JPH04150030A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04150030A JPH04150030A JP27450690A JP27450690A JPH04150030A JP H04150030 A JPH04150030 A JP H04150030A JP 27450690 A JP27450690 A JP 27450690A JP 27450690 A JP27450690 A JP 27450690A JP H04150030 A JPH04150030 A JP H04150030A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- field insulating
- silicon substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＬＯＣＯ５法による素子間分離絶縁膜の形成方法の改善
に関し、 シリコン基板表面の段差を解消させて平坦化することを
目的とし、 ＬＯＣＯＳ法によってシリコン基板表面を選択的に熱酸
化してフィールド絶縁膜を生成する工程と、 次いで、シリコン基板表面より凸状に盛り上がった前記
フィールド絶縁膜をエッチバックして、基板面を平坦に
する工程と、 次いで、ＳＯＧ膜を塗布し固化させた後、該ＳＯＧ膜を
エッチバックして、前記フィールド絶縁膜周縁の凹部に
のみ該ＳＯＧ膜を残存させ、前記フィールド絶縁膜を含
むシリコン基板全面を平坦化する工程とが含まれること
を特徴とする。
に関し、 シリコン基板表面の段差を解消させて平坦化することを
目的とし、 ＬＯＣＯＳ法によってシリコン基板表面を選択的に熱酸
化してフィールド絶縁膜を生成する工程と、 次いで、シリコン基板表面より凸状に盛り上がった前記
フィールド絶縁膜をエッチバックして、基板面を平坦に
する工程と、 次いで、ＳＯＧ膜を塗布し固化させた後、該ＳＯＧ膜を
エッチバックして、前記フィールド絶縁膜周縁の凹部に
のみ該ＳＯＧ膜を残存させ、前記フィールド絶縁膜を含
むシリコン基板全面を平坦化する工程とが含まれること
を特徴とする。
本発明は半導体装置の製造方法のうち、特にＬｏｃｏｓ
法による素子間分離絶縁膜の形成方法の改善に関する。
法による素子間分離絶縁膜の形成方法の改善に関する。
ＬＳＩなどの半導体デバイスの製造方法においては、従
前より素子間分離絶縁膜（フィールド絶縁膜）を形成す
る方法としてＬＯＣＯＳ法と呼ばれる選択酸化法が特に
著名であり、現在もなお汎用されている。
前より素子間分離絶縁膜（フィールド絶縁膜）を形成す
る方法としてＬＯＣＯＳ法と呼ばれる選択酸化法が特に
著名であり、現在もなお汎用されている。
第２図（ａｌ、 （ｂｌはそのＬＯＣＯＳ法による従来
の製造方法の工程順断面図を示しており、その概要を説
明すると、 第２図（ａ）参照；まず、シリコン基板１上に膜厚７０
０人程度の窒化シリコン（ＳｉＮｘ）膜２を化学気相成
長（ＣＶ Ｄ）法で被着し、これをフォトプロセスでパ
ターンニングして選択的に形成する。
の製造方法の工程順断面図を示しており、その概要を説
明すると、 第２図（ａ）参照；まず、シリコン基板１上に膜厚７０
０人程度の窒化シリコン（ＳｉＮｘ）膜２を化学気相成
長（ＣＶ Ｄ）法で被着し、これをフォトプロセスでパ
ターンニングして選択的に形成する。
この５ｉＮＸ膜２の被覆部分が素子形成領域を保護する
マスクとなる。なお、本例はＳ ｉ Ｎ ｘ膜２を直接
シリコン基板１に被着した例で説明しているが、シリコ
ン基板とＳｉＮｘ膜との間にストレスを緩衝するために
膜厚数百人の酸化シリコン（ＳｉＯｚ）膜を介在させて
、ＳｉＣ２膜とＳｉＮｘ膜とを積層したマスクを選択的
に形成する方法も採られている。
マスクとなる。なお、本例はＳ ｉ Ｎ ｘ膜２を直接
シリコン基板１に被着した例で説明しているが、シリコ
ン基板とＳｉＮｘ膜との間にストレスを緩衝するために
膜厚数百人の酸化シリコン（ＳｉＯｚ）膜を介在させて
、ＳｉＣ２膜とＳｉＮｘ膜とを積層したマスクを選択的
に形成する方法も採られている。
第２図（ｂ）参照；次いで、その５ｉＮ）、膜２をマス
クとして酸化雰囲気中で１１００℃程度の高温度で熱酸
化して、露出部分に膜厚６０００人のＳｉＣ２膜からな
るフィールド絶縁膜３を生成する。
クとして酸化雰囲気中で１１００℃程度の高温度で熱酸
化して、露出部分に膜厚６０００人のＳｉＣ２膜からな
るフィールド絶縁膜３を生成する。
しかる後、５ｉＮＸ膜２を除去して、素子を形成するた
めの製造工程に移行する。
めの製造工程に移行する。
しかしながら、上記のような製造方法によればシリコン
基板を熱酸化して５ｉ０ｚ膜に変成した際に、シリコン
が酸化シリコンになって体積が膨張し、そのため、シリ
コン基板表面からＳｉＯ□膜が盛り上がって、平坦な基
板表面に段差が生じる。
基板を熱酸化して５ｉ０ｚ膜に変成した際に、シリコン
が酸化シリコンになって体積が膨張し、そのため、シリ
コン基板表面からＳｉＯ□膜が盛り上がって、平坦な基
板表面に段差が生じる。
例えば、膜厚６０００人の５ｉｎ２膜からなるフィール
ド絶縁膜３を生成すると、５ｉＯｚ膜が２５００〜３０
００人の高さに盛り上がった段差を発生する。
ド絶縁膜３を生成すると、５ｉＯｚ膜が２５００〜３０
００人の高さに盛り上がった段差を発生する。
従来、この程度の段差は余り問題とセずに、素子の製造
工程を実施していたが、半導体素子（チップ）の高集積
化が益々進行して、且つ、ＬＳＩ。
工程を実施していたが、半導体素子（チップ）の高集積
化が益々進行して、且つ、ＬＳＩ。
ＶＬＳ Ｉとチップが大型化してきた現在、上記のよう
なＬＯＣＯＳ法で生じたフィールド絶縁膜３の段差も出
来るだけ小さくすることが要望されている。それはウェ
ハープロセスの初期製造工程に発生した段差は以降の製
造工程にも残存して、高集積化・微細化が進むにつれて
、例えば終了近い工程で被着したアルミニウム配線も輻
較した多層配線になり、且つ、微細化されて、スパツク
したアルミニウム配線はカバーレイジ（被覆性）が良く
ないために、従来よりも一層断線や短絡の危険が増大し
てきたからである。
なＬＯＣＯＳ法で生じたフィールド絶縁膜３の段差も出
来るだけ小さくすることが要望されている。それはウェ
ハープロセスの初期製造工程に発生した段差は以降の製
造工程にも残存して、高集積化・微細化が進むにつれて
、例えば終了近い工程で被着したアルミニウム配線も輻
較した多層配線になり、且つ、微細化されて、スパツク
したアルミニウム配線はカバーレイジ（被覆性）が良く
ないために、従来よりも一層断線や短絡の危険が増大し
てきたからである。
本発明はこのような問題点を低減させ、シリコン基板表
面の段差を解消させて平坦化することを目的とした製造
方法を提案するものである。
面の段差を解消させて平坦化することを目的とした製造
方法を提案するものである。
その課題は、ＬＯＣＯ５法によってシリコン基板表面を
選択的に熱酸化してフィールド絶縁膜を生成する工程と
、 次いで、シリコン基板表面より凸状に盛り上がった前記
フィールド絶縁膜をエッチハックして、基板面を平坦に
する工程と、 次いで、ＳＯＣ膜を塗布し固化させた後、該ＳＯＧ膜を
エッチバンクして、前記フィールド絶縁膜周縁の凹部に
のみ該ＳＯＧ膜を残存させ、前記フィールド絶縁膜を含
むシリコン基板全面を平坦化する工程が含まれる製造方
法によって解決される。
選択的に熱酸化してフィールド絶縁膜を生成する工程と
、 次いで、シリコン基板表面より凸状に盛り上がった前記
フィールド絶縁膜をエッチハックして、基板面を平坦に
する工程と、 次いで、ＳＯＣ膜を塗布し固化させた後、該ＳＯＧ膜を
エッチバンクして、前記フィールド絶縁膜周縁の凹部に
のみ該ＳＯＧ膜を残存させ、前記フィールド絶縁膜を含
むシリコン基板全面を平坦化する工程が含まれる製造方
法によって解決される。
即ち、本発明は、ＬＯＣＯＳ法によって５ｉＯｚ膜（フ
ィールド絶縁膜）を生成した後、基板表面から盛り上が
って形成されたＳｉＯ□膜をエッチバック除去して平坦
にする。その時、フィールド絶縁膜の周縁のバーズビー
ク部分はエッチバンク後はエツチングされて凹部になる
ため、それをＳ○Ｇ膜で埋めて基板全面を一様に平坦化
する。
ィールド絶縁膜）を生成した後、基板表面から盛り上が
って形成されたＳｉＯ□膜をエッチバック除去して平坦
にする。その時、フィールド絶縁膜の周縁のバーズビー
ク部分はエッチバンク後はエツチングされて凹部になる
ため、それをＳ○Ｇ膜で埋めて基板全面を一様に平坦化
する。
そうすれば、フィールド絶縁膜を形成した後のシリコン
基板表面が平坦になり、後工程で形成されるアルミニウ
ム配線のカハーレイジ等が改善されて、高信頼化された
半導体デバイスが得られる。
基板表面が平坦になり、後工程で形成されるアルミニウ
ム配線のカハーレイジ等が改善されて、高信頼化された
半導体デバイスが得られる。
以下、図面を参照して実施例によって詳細に説明すると
、第１図ｆａｌ〜（ｄｌは本発明にかかる製造方法の工
程順断面図を示している。
、第１図ｆａｌ〜（ｄｌは本発明にかかる製造方法の工
程順断面図を示している。
第１図（ａ）参照；周知のＬＯＣＯ５法によってシリコ
ン基板１を熱酸化して膜厚１００００人の５１０２膜か
らなるフィールド絶縁膜３ （従来よりも膜厚の厚い絶
縁膜）を選択的に生成する。そうすると、ＳｉＯ２膜は
体積が膨張するためにシリコン基板表面ＩＳからＳｉＯ
□膜部分が盛り上がって形成されて段差が発生する。
ン基板１を熱酸化して膜厚１００００人の５１０２膜か
らなるフィールド絶縁膜３ （従来よりも膜厚の厚い絶
縁膜）を選択的に生成する。そうすると、ＳｉＯ２膜は
体積が膨張するためにシリコン基板表面ＩＳからＳｉＯ
□膜部分が盛り上がって形成されて段差が発生する。
第１図（１））参照；次いで、これを弗酸と弗化アンモ
ンとの混合液に浸漬し、ＳｉＯ□膜３を厚さ５０００人
程度エソチハックして、５ｉＯｚ膜の表面をシリコン基
板表面ＩＳと同一の高さにする。このエツチング量の調
節はエッチバックの時間制御によっておこなうことがで
きる。
ンとの混合液に浸漬し、ＳｉＯ□膜３を厚さ５０００人
程度エソチハックして、５ｉＯｚ膜の表面をシリコン基
板表面ＩＳと同一の高さにする。このエツチング量の調
節はエッチバックの時間制御によっておこなうことがで
きる。
第１図（Ｃ１参照；次いで、ＳＯＧ膜４を塗布して高温
熱処理（酸素ガス中で９５０℃、３０分程度の処理）し
て固化させ、膜厚１ｓｏｏ人程度のＳＯＧ膜４を被着す
る。ＳＯＧ膜はスピンオンガラス（ＳｐｉｎＯｎ Ｇｌ
ａｓｓ）膜の略で、シラノールをアルコールを主成分と
する有機溶剤に溶解してあり、これを塗布して熱処理す
ると溶剤が飛散してＳｉＯ□膜のみ固着する。このＳＯ
Ｃ膜４を塗布する理由は、上記のＬＯＣＯＳ法によって
フィールド絶縁膜３を生成した際、フィールド絶縁膜３
の周縁にノ＼−ズビーク（鳥の嘴）が生しているが、こ
の部分も同し厚みだけエッチバックされて、その部分が
凹部になるために、そのバーズビーク部分を埋没させる
ものである。
熱処理（酸素ガス中で９５０℃、３０分程度の処理）し
て固化させ、膜厚１ｓｏｏ人程度のＳＯＧ膜４を被着す
る。ＳＯＧ膜はスピンオンガラス（ＳｐｉｎＯｎ Ｇｌ
ａｓｓ）膜の略で、シラノールをアルコールを主成分と
する有機溶剤に溶解してあり、これを塗布して熱処理す
ると溶剤が飛散してＳｉＯ□膜のみ固着する。このＳＯ
Ｃ膜４を塗布する理由は、上記のＬＯＣＯＳ法によって
フィールド絶縁膜３を生成した際、フィールド絶縁膜３
の周縁にノ＼−ズビーク（鳥の嘴）が生しているが、こ
の部分も同し厚みだけエッチバックされて、その部分が
凹部になるために、そのバーズビーク部分を埋没させる
ものである。
第１図（ｄｌ参照；次いで、再び弗酸と弗化アンモンと
の混合液に浸漬してＳＯＧ膜４を厚さ１５００人程度エ
ンチハックしてフィールド絶縁膜３およびシリコン基板
表面ＩＳを露出させ、バーズビーク部分のみをＳＯＧ膜
４で埋めて、シリコン基板全表面を平坦化させる。
の混合液に浸漬してＳＯＧ膜４を厚さ１５００人程度エ
ンチハックしてフィールド絶縁膜３およびシリコン基板
表面ＩＳを露出させ、バーズビーク部分のみをＳＯＧ膜
４で埋めて、シリコン基板全表面を平坦化させる。
このようなフィールド絶縁膜の製造方法を実施すればウ
ェハープロセスにおける初期工程の表面段差をなくする
ことが可能になり、半導体デバイスの高信頼化に役立つ
。
ェハープロセスにおける初期工程の表面段差をなくする
ことが可能になり、半導体デバイスの高信頼化に役立つ
。
なお、上記例はエッチハックをウェットエツチングでお
こなう実施例で説明したが、弗素系ガスを用いるドライ
エツチングでおこなっても構わない。
こなう実施例で説明したが、弗素系ガスを用いるドライ
エツチングでおこなっても構わない。
以上の説明から明らかなように、本発明にかかる製造方
法によればフィールド絶縁膜を形成した後のシリコン基
板表面が平坦化されて、アルミニウム配線のカハーレイ
ジが改善される等、半導体デバイスの信転性向上に顕著
な効果があるものである。
法によればフィールド絶縁膜を形成した後のシリコン基
板表面が平坦化されて、アルミニウム配線のカハーレイ
ジが改善される等、半導体デバイスの信転性向上に顕著
な効果があるものである。
第１図（ａｌ〜（ｄｉは本発明にかかる製造方法の工程
順断面図、 第２図ｔａ＋、 （ｂｌは従来の製造方法の工程順断面
図である。 図において、 １はシリコン基板、 ２は５ｉＮＸ膜、 ３は５ｉＯｚ膜からなるフィールド絶縁膜、４はＳＯＣ
膜、 ＩＳはシリコン基板表面 を示している。 ４ ＳＯＧ鴫菓 ／ 不発朗＋５ｒＦｊ製造籏しぽバｉＬ情の第１ｍ！
順断面図、 第２図ｔａ＋、 （ｂｌは従来の製造方法の工程順断面
図である。 図において、 １はシリコン基板、 ２は５ｉＮＸ膜、 ３は５ｉＯｚ膜からなるフィールド絶縁膜、４はＳＯＣ
膜、 ＩＳはシリコン基板表面 を示している。 ４ ＳＯＧ鴫菓 ／ 不発朗＋５ｒＦｊ製造籏しぽバｉＬ情の第１ｍ！
Claims (1)
- 【特許請求の範囲】 ＬＯＣＯＳ法によってシリコン基板表面を選択的に熱酸
化してフィールド絶縁膜を生成する工程と、 次いで、シリコン基板表面より凸状に盛り上がった前記
フィールド絶縁膜をエッチバックして、基板面を平坦に
する工程と、 次いで、ＳＯＧ膜を塗布し固化させた後、該ＳＯＧ膜を
エッチバックして、前記フィールド絶縁膜周縁の凹部に
のみ該ＳＯＧ膜を残存させ、前記フィールド絶縁膜を含
むシリコン基板全面を平坦化する工程とが含まれてなる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27450690A JPH04150030A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27450690A JPH04150030A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150030A true JPH04150030A (ja) | 1992-05-22 |
Family
ID=17542649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27450690A Pending JPH04150030A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150030A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393694A (en) * | 1994-06-15 | 1995-02-28 | Micron Semiconductor, Inc. | Advanced process for recessed poly buffered locos |
| US5432118A (en) * | 1994-06-28 | 1995-07-11 | Motorola, Inc. | Process for forming field isolation |
| US5672538A (en) * | 1995-12-04 | 1997-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd | Modified locus isolation process in which surface topology of the locos oxide is smoothed |
| US5728622A (en) * | 1996-03-18 | 1998-03-17 | Winbond Electronics Corporation | Process for forming field oxide layers in semiconductor devices |
| US5858860A (en) * | 1996-02-08 | 1999-01-12 | Samsung Electronics Co., Ltd. | Methods of fabricating field isolated semiconductor devices including step reducing regions |
| KR19990004609A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체소자의 소자분리막 형성방법 |
-
1990
- 1990-10-12 JP JP27450690A patent/JPH04150030A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393694A (en) * | 1994-06-15 | 1995-02-28 | Micron Semiconductor, Inc. | Advanced process for recessed poly buffered locos |
| US5432118A (en) * | 1994-06-28 | 1995-07-11 | Motorola, Inc. | Process for forming field isolation |
| US5985736A (en) * | 1994-06-28 | 1999-11-16 | Motorola, Inc. | Process for forming field isolation |
| US5672538A (en) * | 1995-12-04 | 1997-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd | Modified locus isolation process in which surface topology of the locos oxide is smoothed |
| US5858860A (en) * | 1996-02-08 | 1999-01-12 | Samsung Electronics Co., Ltd. | Methods of fabricating field isolated semiconductor devices including step reducing regions |
| US5728622A (en) * | 1996-03-18 | 1998-03-17 | Winbond Electronics Corporation | Process for forming field oxide layers in semiconductor devices |
| KR19990004609A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체소자의 소자분리막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3619597B2 (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH113936A (ja) | 半導体装置の製造方法 | |
| JPH10233351A (ja) | 半導体基板の構造および製造方法 | |
| JPH0216574B2 (ja) | ||
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| US5858860A (en) | Methods of fabricating field isolated semiconductor devices including step reducing regions | |
| JP3021850B2 (ja) | 半導体装置の製造方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH0565049B2 (ja) | ||
| JPH01244635A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| TW490798B (en) | Protection structure and method of shallow trench isolation | |
| KR100782789B1 (ko) | 반도체 소자의 제조 방법 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH02116131A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| JPH0927545A (ja) | 半導体装置の製造方法 | |
| JPH0119255B2 (ja) | ||
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH0582514A (ja) | 半導体装置の製造方法 |