JPH07263987A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH07263987A JPH07263987A JP4692494A JP4692494A JPH07263987A JP H07263987 A JPH07263987 A JP H07263987A JP 4692494 A JP4692494 A JP 4692494A JP 4692494 A JP4692494 A JP 4692494A JP H07263987 A JPH07263987 A JP H07263987A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- amplifier
- differential amplifier
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 カレントミラーを定電流源とした差動増幅器
により増幅動作を行う増幅回路に関し、基準電源として
電池を用いずにＩＣ内で安定化した動作を与える。 【構成】 差動増幅器にはエミッタ抵抗を設けておら
ず、ダイオード（トランジスタ）対の不平衡に設定され
たカソード（エミッタ）電圧を入力して両者が等しくな
るように帰還制御をかけるための利得無限大の演算増幅
器を設けたカレントミラーにより差動増幅器を定電流制
御する。
により増幅動作を行う増幅回路に関し、基準電源として
電池を用いずにＩＣ内で安定化した動作を与える。 【構成】 差動増幅器にはエミッタ抵抗を設けておら
ず、ダイオード（トランジスタ）対の不平衡に設定され
たカソード（エミッタ）電圧を入力して両者が等しくな
るように帰還制御をかけるための利得無限大の演算増幅
器を設けたカレントミラーにより差動増幅器を定電流制
御する。
Description
【０００１】
【産業上の利用分野】本発明は増幅回路に関し、特に差
動増幅器を用いた増幅回路に関するものである。
動増幅器を用いた増幅回路に関するものである。
【０００２】増幅回路をＩＣ化する場合、差動増幅器を
よく用いるが、この差動増幅器の利得のバラツキや変動
を如何に抑えるかが重要な課題である。
よく用いるが、この差動増幅器の利得のバラツキや変動
を如何に抑えるかが重要な課題である。
【０００３】
【従来の技術】図３には従来より知られているカレント
ミラー１と差動増幅器２とを用いた増幅回路が示されて
おり、カレントミラー１はトランジスタＴr1とこのトラ
ンジスタＴr1のエミッタ抵抗ｒ1 及びコレクタ抵抗ｒ2
とで構成されており、トランジスタＴr1のコレクタとベ
ースは短絡されている。
ミラー１と差動増幅器２とを用いた増幅回路が示されて
おり、カレントミラー１はトランジスタＴr1とこのトラ
ンジスタＴr1のエミッタ抵抗ｒ1 及びコレクタ抵抗ｒ2
とで構成されており、トランジスタＴr1のコレクタとベ
ースは短絡されている。
【０００４】また、差動増幅器２は、トランジスタＴr2
とそのエミッタ抵抗ＲE1及びコレクタ抵抗ＲC1とで構成
された第１の回路と、トランジスタＴr3とそのエミッタ
抵抗ＲE2及びコレクタ抵抗ＲC2とで構成された第２の回
路からなる差動対を有している。これらのトランジスタ
Ｔr2，Ｔr3のベース端子に入力信号が与えられ、そのコ
レクタ端子から出力信号が取り出せるようになってい
る。
とそのエミッタ抵抗ＲE1及びコレクタ抵抗ＲC1とで構成
された第１の回路と、トランジスタＴr3とそのエミッタ
抵抗ＲE2及びコレクタ抵抗ＲC2とで構成された第２の回
路からなる差動対を有している。これらのトランジスタ
Ｔr2，Ｔr3のベース端子に入力信号が与えられ、そのコ
レクタ端子から出力信号が取り出せるようになってい
る。
【０００５】また、この差動増幅器２のコレクタ抵抗Ｒ
E1，ＲE2は共通接続されてトランジスタＴr4のコレクタ
に接続されており、このトランジスタＴr4にはエミッタ
抵抗ｒ3 が接続されているとともに、カレントミラー１
のトランジスタＴr1のベース端子とトランジスタＴr4の
ベース端子が共通接続されて、カレントミラー１より差
動増幅器２が定電流制御されるようになっている。
E1，ＲE2は共通接続されてトランジスタＴr4のコレクタ
に接続されており、このトランジスタＴr4にはエミッタ
抵抗ｒ3 が接続されているとともに、カレントミラー１
のトランジスタＴr1のベース端子とトランジスタＴr4の
ベース端子が共通接続されて、カレントミラー１より差
動増幅器２が定電流制御されるようになっている。
【０００６】この様な増幅回路の動作においては、カレ
ントミラー１によって設定された一定の電流Ｉ0 がトラ
ンジスタＴr1に流れると、この定電流Ｉ0 に相当する電
流が差動増幅器２のトランジスタＴr4にも流れる。
ントミラー１によって設定された一定の電流Ｉ0 がトラ
ンジスタＴr1に流れると、この定電流Ｉ0 に相当する電
流が差動増幅器２のトランジスタＴr4にも流れる。
【０００７】従って、差動増幅器２においてはカレント
ミラー１による定電流Ｉ0 に基づき利得の変動が抑えら
れた状態で入力信号を増幅して出力端子に出力する。
ミラー１による定電流Ｉ0 に基づき利得の変動が抑えら
れた状態で入力信号を増幅して出力端子に出力する。
【０００８】また、この差動増幅器２においてはエミッ
タ抵抗ＲE1，ＲE2を設けているため差動増幅器２自体と
しても利得の安定化が図られている。
タ抵抗ＲE1，ＲE2を設けているため差動増幅器２自体と
しても利得の安定化が図られている。
【０００９】しかしながら、この様に差動増幅器２にエ
ミッタ抵抗ＲE1，ＲE2を入れているため、差動増幅器１
段当たりの利得が低下してしまい、より大きな利得を得
るためには例えば５〜６段等の多段構成にする必要があ
る。
ミッタ抵抗ＲE1，ＲE2を入れているため、差動増幅器１
段当たりの利得が低下してしまい、より大きな利得を得
るためには例えば５〜６段等の多段構成にする必要があ
る。
【００１０】また、高域カットオフ周波数も低下してし
まうことから、広帯域・高利得で且つ利得が安定してい
る増幅器を設計する事が難しくなってしまう。
まうことから、広帯域・高利得で且つ利得が安定してい
る増幅器を設計する事が難しくなってしまう。
【００１１】この様に差動増幅器にエミッタ抵抗を用い
る欠点を解消するため、特開平４─８６００８号公報に
おいては、差動増幅器にエミッタ抵抗を用いず、この差
動増幅器を定電流制御するカレントミラーに演算増幅器
を用い、このカレントミラーにおける電圧を帰還制御に
よって制御し定電流制御を安定化させたものが提案され
ている。
る欠点を解消するため、特開平４─８６００８号公報に
おいては、差動増幅器にエミッタ抵抗を用いず、この差
動増幅器を定電流制御するカレントミラーに演算増幅器
を用い、このカレントミラーにおける電圧を帰還制御に
よって制御し定電流制御を安定化させたものが提案され
ている。
【００１２】
【発明が解決しようとする課題】しかしながらこのよう
な特開平４─８６００８号公報においては、基準となる
電圧を電池によって与えているため、この部分がＩＣ内
ではバラツキなどで安定化させるのは非常に困難とな
り、また安定化させるための回路を用いると回路規模は
非常に大きくなってしまう。
な特開平４─８６００８号公報においては、基準となる
電圧を電池によって与えているため、この部分がＩＣ内
ではバラツキなどで安定化させるのは非常に困難とな
り、また安定化させるための回路を用いると回路規模は
非常に大きくなってしまう。
【００１３】また、オフセット等に対しての考慮がない
ため、ラッチに対しては外部からの補正が必要になると
いう問題点があった。
ため、ラッチに対しては外部からの補正が必要になると
いう問題点があった。
【００１４】従って本発明は、カレントミラーを定電流
源とした差動増幅器により増幅動作を行う増幅回路にお
いて、基準電源として電池を用いずＩＣ内で安定化した
動作を与えることを目的とする。
源とした差動増幅器により増幅動作を行う増幅回路にお
いて、基準電源として電池を用いずＩＣ内で安定化した
動作を与えることを目的とする。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る増幅回路は、図１に示すように、差動
増幅器２の各トランジスタがエミッタ抵抗を接続してお
らず、カレントミラー１が、ダイオードとカソード抵抗
で構成された第１回路とダイオードとカソード抵抗とア
ノード抵抗とで構成された第２回路とを含み、両カソー
ド抵抗が該差動増幅器２に定電流制御用トランジスタに
共通接続された差動回路対３と、両ダイオードのカソー
ド電圧を入力して両者が等しくなるように該定電流制御
用トランジスタに帰還制御をかけるための利得無限大の
演算増幅器４とを含んでいることを特徴としたものであ
る。
め、本発明に係る増幅回路は、図１に示すように、差動
増幅器２の各トランジスタがエミッタ抵抗を接続してお
らず、カレントミラー１が、ダイオードとカソード抵抗
で構成された第１回路とダイオードとカソード抵抗とア
ノード抵抗とで構成された第２回路とを含み、両カソー
ド抵抗が該差動増幅器２に定電流制御用トランジスタに
共通接続された差動回路対３と、両ダイオードのカソー
ド電圧を入力して両者が等しくなるように該定電流制御
用トランジスタに帰還制御をかけるための利得無限大の
演算増幅器４とを含んでいることを特徴としたものであ
る。
【００１６】また上記の本発明では、該ダイオードの代
わりに、コレクタとベースとが接続されたトランジスタ
を使用することができる。
わりに、コレクタとベースとが接続されたトランジスタ
を使用することができる。
【００１７】さらに上記の本発明では、該ダイオードの
代わりに、コレクタとベースとが接続されたトランジス
タを使用してもよい。
代わりに、コレクタとベースとが接続されたトランジス
タを使用してもよい。
【００１８】
【作用】本発明に係る増幅回路では、利得安定化回路と
してのカレントミラー１を定電流源とした差動増幅器２
により増幅動作を行うものであるが、差動増幅器２にお
いては差動回路対におけるトランジスタにはエミッタ抵
抗は用いない。
してのカレントミラー１を定電流源とした差動増幅器２
により増幅動作を行うものであるが、差動増幅器２にお
いては差動回路対におけるトランジスタにはエミッタ抵
抗は用いない。
【００１９】その代わりに差動増幅器２には安定性が欠
けてしまうので、カレントミラー１の定電流源としての
安定性をより高め、以て差動増幅器２の段数を増やして
も利得が低下しないようにしている。
けてしまうので、カレントミラー１の定電流源としての
安定性をより高め、以て差動増幅器２の段数を増やして
も利得が低下しないようにしている。
【００２０】以下、カレントミラー１において安定性を
どのようにして得るかを図１を参照して説明する。な
お、図ではＱ1 〜Ｑ2 をコレクタとベースが短絡された
トランジスタで示されているが、これはダイオードの機
能に相当するので、ダイオードを用いても構わない。
どのようにして得るかを図１を参照して説明する。な
お、図ではＱ1 〜Ｑ2 をコレクタとベースが短絡された
トランジスタで示されているが、これはダイオードの機
能に相当するので、ダイオードを用いても構わない。
【００２１】カレントミラー１の差動回路対３の利得Ａ
V（Ｖ0／ＶI）は、次式で表される。
V（Ｖ0／ＶI）は、次式で表される。
【００２２】
【数１】
【００２３】上記の式中のｈ（サーマルボルテージ）は
次式で表される。
次式で表される。
【００２４】
【数２】
【００２５】ここで、
【００２６】
【数３】
【００２７】とし（但し、Ｒe は差動回路対３の各トラ
ンジスタのエミッタ抵抗）、式（３）を式（１）に代入
すると、
ンジスタのエミッタ抵抗）、式（３）を式（１）に代入
すると、
【００２８】
【数４】
【００２９】となり、利得が抵抗比と定数のみで決定で
き、一定値となることが分かる。
き、一定値となることが分かる。
【００３０】ここで、式（３）で表される定電流源を差
動増幅器２の電流源に使えば、相対バラツキの少ないＬ
ＳＩでは、利得は安定化される。
動増幅器２の電流源に使えば、相対バラツキの少ないＬ
ＳＩでは、利得は安定化される。
【００３１】そこで、式（３）を満足する電流源の作り
方について考える。
方について考える。
【００３２】一つのトランジスタのエミッタ電流Ｉe は
次式で表される。
次式で表される。
【００３３】
【数５】
【００３４】この式を変形すると、次式のようになる。
【００３５】
【数６】
【００３６】次にカレントミラー２の差動回路対３を構
成する２つのトランジスタＱ1,Ｑ2のベース−エミッタ
間電圧Ｖbeの差△Ｖbe＝Ｖbe1 −Ｖbe2 を求めると、次
式のようになる。
成する２つのトランジスタＱ1,Ｑ2のベース−エミッタ
間電圧Ｖbeの差△Ｖbe＝Ｖbe1 −Ｖbe2 を求めると、次
式のようになる。
【００３７】
【数７】
【００３８】なお、Ｉe1，Ｉe2は差動回路対３の各トラ
ンジスタＱ1,Ｑ2 のエミッタ電流、ＩS1，ＩS2は逆飽和
電流である。
ンジスタＱ1,Ｑ2 のエミッタ電流、ＩS1，ＩS2は逆飽和
電流である。
【００３９】ＬＳＩ内は相対バラツキが少ないので、Ｉ
S1＝ＩS2と考えると、次式のようになる。
S1＝ＩS2と考えると、次式のようになる。
【００４０】
【数８】
【００４１】Ｉe1とＩe2の比を一定に保つ事ができれ
ば、次のようになる。
ば、次のようになる。
【００４２】
【数９】 △Ｖbe＝ｈ・Ｋ’ （Ｋ’：定数） ・・・式（９）
【００４３】この△Ｖbeを、抵抗Ｒe とこの抵抗に流れ
る電流Ｉ0 とにより、△Ｖbe＝Ｒe・Ｉ0 で表すと、電
流Ｉ0 は、式（３）となり満足する電流が得られる。
る電流Ｉ0 とにより、△Ｖbe＝Ｒe・Ｉ0 で表すと、電
流Ｉ0 は、式（３）となり満足する電流が得られる。
【００４４】このような原理を実現するための回路構成
が図１に示したカレントミラー１である。
が図１に示したカレントミラー１である。
【００４５】このカレントミラー１に設けたＶ／Ｉ変換
器としての演算増幅器４の利得を無限大とすると、Ｖa
＝Ｖb となる。
器としての演算増幅器４の利得を無限大とすると、Ｖa
＝Ｖb となる。
【００４６】従って、Ｉ1 ・Ｒ1 ＝Ｉ2 ・Ｒ2 、つまり
【００４７】
【数１０】
【００４８】となる。なお、Ｉ1 ，Ｉ2 はそれぞれ式
（８）におけるエミッタ電流Ｉe1，Ｉe2に相当する。
（８）におけるエミッタ電流Ｉe1，Ｉe2に相当する。
【００４９】また差動回路対３においては、トランジス
タＱ1 にはエミッタ抵抗Ｒ1 （ダイオードの場合はカソ
ード抵抗）のみを設け、トランジスタＱ2 にはエミッタ
抵抗Ｒ2 に加えてコレクタ抵抗Ｒ3 （ダイオードの場合
はアノード抵抗）を設けている。これは、利得変動の圧
縮率を良くするため、予めオフセットを与えて演算増幅
器４の両入力の大小関係が逆転し難くなる（電圧不平
衡）ようにして安定化を図っている。
タＱ1 にはエミッタ抵抗Ｒ1 （ダイオードの場合はカソ
ード抵抗）のみを設け、トランジスタＱ2 にはエミッタ
抵抗Ｒ2 に加えてコレクタ抵抗Ｒ3 （ダイオードの場合
はアノード抵抗）を設けている。これは、利得変動の圧
縮率を良くするため、予めオフセットを与えて演算増幅
器４の両入力の大小関係が逆転し難くなる（電圧不平
衡）ようにして安定化を図っている。
【００５０】従って、差動回路対３では次式が成立す
る。
る。
【００５１】
【数１１】 Ｖbe1 ＝Ｖbe2 ＋Ｉ2 ・Ｒ3 ・・・式（１１）
【００５２】式（８），式（１０），式（１１）よりＩ
1 ，Ｉ2 を求めると、それぞれ次式のようになる。
1 ，Ｉ2 を求めると、それぞれ次式のようになる。
【００５３】
【数１２】
【００５４】
【数１３】
【００５５】Ｉ0 ＝Ｉ1 ＋Ｉ2 なので、式（１２），
（１３）より、次式のようになる。
（１３）より、次式のようになる。
【００５６】
【数１４】
【００５７】従って、このＩ0 を差動増幅器２の定電流
源として使えば、利得は次式のようにｈを含まない一定
の安定した値になる。
源として使えば、利得は次式のようにｈを含まない一定
の安定した値になる。
【００５８】
【数１５】
【００５９】このようにして、カレントミラー１はエミ
ッタ抵抗を含まない差動増幅器２に対して利得安定化回
路として作用している。
ッタ抵抗を含まない差動増幅器２に対して利得安定化回
路として作用している。
【００６０】
【実施例】図２は本発明に係る増幅回路の実施例を示し
たもので、この実施例では、カレントミラー１の差動回
路対３において図１の場合と同様にダイオード機能を呈
するトランジスタＱ1 ，Ｑ2 を用いている。また、この
差動回路対３と電源端子との間にはそれぞれがコレクタ
─ベース間で短絡された２つのトランジスタＱ12，Ｑ13
が直列接続されている。
たもので、この実施例では、カレントミラー１の差動回
路対３において図１の場合と同様にダイオード機能を呈
するトランジスタＱ1 ，Ｑ2 を用いている。また、この
差動回路対３と電源端子との間にはそれぞれがコレクタ
─ベース間で短絡された２つのトランジスタＱ12，Ｑ13
が直列接続されている。
【００６１】また、演算増幅器（帰還アンプ）４は、大
きく分けて二つの差動増幅回路４１，４２で構成されて
おり、差動増幅回路４１は差動増幅回路４２のコレクタ
電圧を補償するものであり、差動増幅回路４２はカレン
トミラー１に対する制御電圧ＶC を与えるものである。
きく分けて二つの差動増幅回路４１，４２で構成されて
おり、差動増幅回路４１は差動増幅回路４２のコレクタ
電圧を補償するものであり、差動増幅回路４２はカレン
トミラー１に対する制御電圧ＶC を与えるものである。
【００６２】差動増幅回路４１は、トランジスタＱ14，
Ｑ15及び抵抗Ｒ7 ならびにトランジスタＱ16，Ｑ17及び
抵抗Ｒ8 ，Ｒ9 で構成されている。トランジスタＱ14と
Ｑ16の各ベース端子は共通接続されておりさらにトラン
ジスタＱ17のベース端子に接続されている。
Ｑ15及び抵抗Ｒ7 ならびにトランジスタＱ16，Ｑ17及び
抵抗Ｒ8 ，Ｒ9 で構成されている。トランジスタＱ14と
Ｑ16の各ベース端子は共通接続されておりさらにトラン
ジスタＱ17のベース端子に接続されている。
【００６３】また、トランジスタＱ17には抵抗Ｒ9 を介
してトランジスタＱ18及びエミッタ抵抗Ｒ10が直列接続
されている。
してトランジスタＱ18及びエミッタ抵抗Ｒ10が直列接続
されている。
【００６４】上記のトランジスタＱ15はもう一つの差動
増幅回路４２のコレクタに直列接続されており、この差
動増幅回路４２は、カレントミラー１のトランジスタＱ
2 に接続されたトランジスタＱ21，Ｑ22と、トランジス
タＱ1 のエミッタに接続されたトランジスタＱ23，Ｑ24
とで構成されており、これらはそれぞれトランジスタＱ
19及びＱ20に直列接続され、トランジスタＱ20のコレク
タ端子がトランジスタＱ3 及びＱ4 のベース端子に接続
されている。さらに、トランジスタＱ19のコレクタ電流
によりカレントミラーとしてトランジスタＱ20のコレク
タ電流を制御している。
増幅回路４２のコレクタに直列接続されており、この差
動増幅回路４２は、カレントミラー１のトランジスタＱ
2 に接続されたトランジスタＱ21，Ｑ22と、トランジス
タＱ1 のエミッタに接続されたトランジスタＱ23，Ｑ24
とで構成されており、これらはそれぞれトランジスタＱ
19及びＱ20に直列接続され、トランジスタＱ20のコレク
タ端子がトランジスタＱ3 及びＱ4 のベース端子に接続
されている。さらに、トランジスタＱ19のコレクタ電流
によりカレントミラーとしてトランジスタＱ20のコレク
タ電流を制御している。
【００６５】なお、トランジスタＱ14，Ｑ16，Ｑ21，Ｑ
23はＰＮＰトランジスタとなっており、トランジスタＱ
15，Ｑ17，Ｑ22，Ｑ24はＮＰＮトランジスタで構成され
ている。
23はＰＮＰトランジスタとなっており、トランジスタＱ
15，Ｑ17，Ｑ22，Ｑ24はＮＰＮトランジスタで構成され
ている。
【００６６】この実施例においてはさらにスターター回
路５が設けられており、直列接続されたダイオード機能
を呈するトランジスタＱ6 〜Ｑ9 と、これらにさらにト
ランジスタＱ10及びそのエミッタ抵抗Ｒ6 が直列接続さ
れている。
路５が設けられており、直列接続されたダイオード機能
を呈するトランジスタＱ6 〜Ｑ9 と、これらにさらにト
ランジスタＱ10及びそのエミッタ抵抗Ｒ6 が直列接続さ
れている。
【００６７】また、トランジスタＱ10は差動増幅回路４
１のトランジスタＱ18に接続されてカレントミラーを構
成しており、またトランジスタＱ10のコレクタ端子はト
ランジスタＱ11を介してカレントミラー１のトランジス
タＱ3 のコレクタに接続されている。このトランジスタ
Ｑ11もコレクタ端子とベース端子が短絡接続されてい
る。
１のトランジスタＱ18に接続されてカレントミラーを構
成しており、またトランジスタＱ10のコレクタ端子はト
ランジスタＱ11を介してカレントミラー１のトランジス
タＱ3 のコレクタに接続されている。このトランジスタ
Ｑ11もコレクタ端子とベース端子が短絡接続されてい
る。
【００６８】なお、ＣB は負帰還の位相補償用コンデン
サである。
サである。
【００６９】この様な実施例の動作においては、差動増
幅器４はカレントミラー１におけるトランジスタＱ1 ，
Ｑ2 のエミッタ端子電圧、即ち電圧Ｖb ，Ｖa を入力
し、これらの電圧差を差動増幅回路４２において検出
し、この電圧差Ｖa −Ｖb がトランジスタＱ20のコレク
タ端子に電圧ＶC として現れるが、この電圧差Ｖa −Ｖ
bが０となるように動作する。
幅器４はカレントミラー１におけるトランジスタＱ1 ，
Ｑ2 のエミッタ端子電圧、即ち電圧Ｖb ，Ｖa を入力
し、これらの電圧差を差動増幅回路４２において検出
し、この電圧差Ｖa −Ｖb がトランジスタＱ20のコレク
タ端子に電圧ＶC として現れるが、この電圧差Ｖa −Ｖ
bが０となるように動作する。
【００７０】即ち、電圧Ｖa ＞Ｖb のときには、電圧Ｖ
C の電圧が高くなり、カレントミラー１のトランジスタ
Ｑ3 を流れる電流Ｉ0 が増加するように制御する。
C の電圧が高くなり、カレントミラー１のトランジスタ
Ｑ3 を流れる電流Ｉ0 が増加するように制御する。
【００７１】また、この逆の場合、即ちＶa ＜Ｖb のと
きには電圧ＶC の電圧が低くなるため、カレントミラー
１の電流Ｉ0 が減少するように制御する。
きには電圧ＶC の電圧が低くなるため、カレントミラー
１の電流Ｉ0 が減少するように制御する。
【００７２】この様にして、電圧Ｖa ＝Ｖb となると、
回路は安定することとなる。
回路は安定することとなる。
【００７３】但し、この実施例では、トランジスタＱ1
とＱ2 にそれぞれ接続された抵抗がＲ1 とＲ2,Ｒ3 にな
っており差動対がアンバランスに設定されているため、
Ｖa＜Ｖb となり、カレントミラー１の電流Ｉ0 が減少
するように制御されることとなる。
とＱ2 にそれぞれ接続された抵抗がＲ1 とＲ2,Ｒ3 にな
っており差動対がアンバランスに設定されているため、
Ｖa＜Ｖb となり、カレントミラー１の電流Ｉ0 が減少
するように制御されることとなる。
【００７４】この様にＶa ＝Ｖb となると、上記の式
（１０）及び式（１２）が成り立つので、トランジスタ
Ｑ3 ，Ｑ4 のコレクタ電流は上記の式（３）と同等にな
り差動増幅器２の利得は式（４）に示すとおりとなる。
（１０）及び式（１２）が成り立つので、トランジスタ
Ｑ3 ，Ｑ4 のコレクタ電流は上記の式（３）と同等にな
り差動増幅器２の利得は式（４）に示すとおりとなる。
【００７５】この場合、演算増幅器４における差動増幅
回路４１はトランジスタＱ15のエミッタ電圧、即ち差動
増幅回路４２の電源電圧を常に一定に補償するように動
作している。
回路４１はトランジスタＱ15のエミッタ電圧、即ち差動
増幅回路４２の電源電圧を常に一定に補償するように動
作している。
【００７６】また、図２においてカレントミラー１と演
算増幅器４と差動増幅器２だけで構成した場合には、カ
レントミラー１におけるトランジスタＱ1 ，Ｑ2 のオフ
セットのバラツキによってベース─エミッタ電圧が変動
し、例えば電源投入時に回路が安定せず電圧ＶC が接地
電圧になり、トランジスタＱ3 が動作せず帰還制御が働
かなくなる状態（ラッチアップ状態）になってしまう。
算増幅器４と差動増幅器２だけで構成した場合には、カ
レントミラー１におけるトランジスタＱ1 ，Ｑ2 のオフ
セットのバラツキによってベース─エミッタ電圧が変動
し、例えば電源投入時に回路が安定せず電圧ＶC が接地
電圧になり、トランジスタＱ3 が動作せず帰還制御が働
かなくなる状態（ラッチアップ状態）になってしまう。
【００７７】これを防ぐため、スターター回路５が設け
られており、上記のラッチアップ状態になるとトランジ
スタＱ3 のコレクタ電圧が高くなるため、図示の電圧Ｖ
1 より電圧Ｖ2 の方が高くなり、トランジスタＱ11がＯ
Ｎとなってカレントミラー１に電流が流れ、帰還制御が
開始される。
られており、上記のラッチアップ状態になるとトランジ
スタＱ3 のコレクタ電圧が高くなるため、図示の電圧Ｖ
1 より電圧Ｖ2 の方が高くなり、トランジスタＱ11がＯ
Ｎとなってカレントミラー１に電流が流れ、帰還制御が
開始される。
【００７８】これにより、電流Ｉ0 が流れ初めてＶa ＝
Ｖb となるまで制御が続けられるが、このときにはトラ
ンジスタＱ3 のコレクタ電圧が低くなるため、トランジ
スタＱ6 〜Ｑ9 の電圧降下と、トランジスタＱ12，Ｑ
13, Ｑ1 （またはＱ2 ）の電圧降下との所定の関係から
Ｖ1 ＞Ｖ2 となってトランジスタＱ11はＯＦＦとなって
しまい、スターター回路５はカレントミラー１から切り
離されることとなる。
Ｖb となるまで制御が続けられるが、このときにはトラ
ンジスタＱ3 のコレクタ電圧が低くなるため、トランジ
スタＱ6 〜Ｑ9 の電圧降下と、トランジスタＱ12，Ｑ
13, Ｑ1 （またはＱ2 ）の電圧降下との所定の関係から
Ｖ1 ＞Ｖ2 となってトランジスタＱ11はＯＦＦとなって
しまい、スターター回路５はカレントミラー１から切り
離されることとなる。
【００７９】
【発明の効果】以上説明したように本発明に係る増幅回
路によれば、差動増幅器にはエミッタ抵抗を設けておら
ず、ダイオード（トランジスタ）対の不平衡に設定され
たカソード（エミッタ）電圧を入力して両者が等しくな
るように帰還制御をかけるための利得無限大の演算増幅
器を設けたカレントミラーにより差動増幅器を定電流制
御するように構成したので、電源、温度、素子の変動に
対して利得変動が小さくなり、広帯域、高利得の増幅回
路が実現されるとともに、基準電圧をカレントミラーに
おける差動回路対から得ているのでＩＣ化した場合の回
路の安定性を高めることが可能となる。
路によれば、差動増幅器にはエミッタ抵抗を設けておら
ず、ダイオード（トランジスタ）対の不平衡に設定され
たカソード（エミッタ）電圧を入力して両者が等しくな
るように帰還制御をかけるための利得無限大の演算増幅
器を設けたカレントミラーにより差動増幅器を定電流制
御するように構成したので、電源、温度、素子の変動に
対して利得変動が小さくなり、広帯域、高利得の増幅回
路が実現されるとともに、基準電圧をカレントミラーに
おける差動回路対から得ているのでＩＣ化した場合の回
路の安定性を高めることが可能となる。
【図１】本発明に係る増幅回路の構成を示した回路図で
ある。
ある。
【図２】本発明に係る増幅回路の実施例を示した回路図
である。
である。
【図３】従来例を示した回路図である。
１ カレントミラー ２ 差動増幅器 ３ 差動回路対 ４ 演算増幅器（帰還アンプ） ５ スターター回路 図中、同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】 カレントミラー（１）を定電流源とした
差動増幅器（２）により増幅動作を行う増幅回路におい
て、 該差動増幅器（２）の各トランジスタがエミッタ抵抗を
接続しておらず、 該カレントミラー（１）が、ダイオードとカソード抵抗
で構成された第１回路とダイオードとカソード抵抗とア
ノード抵抗とで構成された第２回路とを含み、両カソー
ド抵抗が該差動増幅器（２）に定電流制御用トランジス
タに共通接続された差動回路対（３）と、両ダイオード
のカソード電圧を入力して両者が等しくなるように該定
電流制御用トランジスタに帰還制御をかけるための利得
無限大の演算増幅器（４）とを含んでいることを特徴と
した増幅回路。 - 【請求項２】 該ダイオードの代わりに、コレクタとベ
ースとが接続されたトランジスタを使用することを特徴
とした請求項１に記載の増幅回路。 - 【請求項３】 電源投入時に該演算増幅器（４）の出力
電圧がラッチアップしないように、該カレントミラー
（１）に常に電圧を与えておくスターター回路（５）を
更に設けたことを特徴とした請求項１又は２に記載の増
幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4692494A JPH07263987A (ja) | 1994-03-17 | 1994-03-17 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4692494A JPH07263987A (ja) | 1994-03-17 | 1994-03-17 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263987A true JPH07263987A (ja) | 1995-10-13 |
Family
ID=12760886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4692494A Withdrawn JPH07263987A (ja) | 1994-03-17 | 1994-03-17 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263987A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184719A (ja) * | 2006-01-05 | 2007-07-19 | Furuno Electric Co Ltd | タンク回路付高周波回路モジュール |
| KR100743004B1 (ko) * | 2001-08-30 | 2007-07-27 | 후지쯔 가부시끼가이샤 | 증폭 회로 |
-
1994
- 1994-03-17 JP JP4692494A patent/JPH07263987A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100743004B1 (ko) * | 2001-08-30 | 2007-07-27 | 후지쯔 가부시끼가이샤 | 증폭 회로 |
| JP2007184719A (ja) * | 2006-01-05 | 2007-07-19 | Furuno Electric Co Ltd | タンク回路付高周波回路モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642184B2 (ja) | 電流安定化回路 | |
| JPH0476524B2 (ja) | ||
| JPH08237054A (ja) | 利得可変回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JPH07263987A (ja) | 増幅回路 | |
| JP3340345B2 (ja) | 定電圧発生回路 | |
| JPH0643951A (ja) | 電流制限回路 | |
| JP2721100B2 (ja) | 電流制限装置 | |
| US4230980A (en) | Bias circuit | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPH05119856A (ja) | 半導体定電圧発生回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP2727389B2 (ja) | 温度特性補償回路 | |
| JPS6222284B2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JP2565289B2 (ja) | 指数アンプ | |
| JP4128283B2 (ja) | 差動増幅回路 | |
| JP3323034B2 (ja) | 定電流供給回路 | |
| JPH09204232A (ja) | 定電流回路 | |
| JPH0628325B2 (ja) | 自動利得制御増幅器 | |
| JP2532900Y2 (ja) | リミッタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |