JPH07270825A

JPH07270825A - 液晶表示素子

Info

Publication number: JPH07270825A
Application number: JP8108694A
Authority: JP
Inventors: Katsumi Kitagawa; 克己北川
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1994-03-29
Filing date: 1994-03-29
Publication date: 1995-10-20
Anticipated expiration: 2018-05-19
Also published as: JP3407396B2

Abstract

(57)【要約】【目的】簡単な端子構成で、対向電極の各部の電圧を
均一に維持することができるアクティブマトリクス液晶
表示素子を提供することである。【構成】表示画素基板１０上に、対向電極３３へ供給
される信号が入力される入力端子２０と入力端子２０に
供給された信号を対向電極に伝達するための複数の接続
パッド１７Ａ〜１７Ｄを配置する。表示画素基板１０と
対向電極３０を接合する際、接続パッド１７Ａ〜１７Ｄ
と対向電極３３のパッド３５Ａ〜３５Ｄの間を異方性導
電接着剤等を用いて接続する。接続パッド１７Ａ〜１７
Ｄの数を入力端子２０の数よりも多くし、表示画素基板
１０上で金属配線１６等を用いて相互に接続して、これ
らの電圧を均一にすることにより、対向電極３３の電圧
を均一にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は液晶表示素子に関し、
特に、アクティブマトリクスタイプの液晶表示素子に関
する。

【０００２】

【従来の技術】従来のアクティブマトリクス液晶表示素
子は、図１０（Ａ）に示す表示画素基板１１０と図１０
（Ｂ）に示す対向基板１３０とがスペーサーを挟んでシ
ール材により接合され、これらの基板間に液晶を充填す
ることにより形成されている。表示画素基板１１０は、
図１０（Ａ）に示すように、ガラス基板１１１上に、デ
ータライン１１２、ゲートライン１１３、薄膜トランジ
スタ（ＴＦＴ）１１４、画素電極１１５、補償容量ライ
ン１１６、対向電極接続パッド１１７、データ端子１１
８、ゲート端子１１９、補償容量端子１２０、対向電極
入力端子１２１を配置することにより形成されている。
また、対向基板１３０は、図１０（Ｂ）に示すように、
ガラス基板１３１上に１枚の対向電極１３３を配置して
形成されている。

【０００３】

【発明が解決しようとする課題】この液晶表示素子は、
対向電極１３３がＩＴＯ（インジウム−チン）等の比較
的高い抵抗率を有する透明導電材料で形成されているた
め、表示装置を大型化するために大面積化した場合、対
向電極１３３内で電圧降下が発生し、対向電極１３３上
の各部の電圧が一定にならず、表示むらが発生する。こ
のため、従来では、図１０（Ａ）に示すように、対向電
極入力端子１２１と対向電極接続パッド１１７を複数個
配設し、対向電極１３３と対向電極接続パッド１１７を
複数箇所で接続し、対向電極１３３の各部の電圧が一定
になるようにしている。しかし、このような構成では、
対向電極入力端子１２１の数が多くなって端子構成が複
雑になると共に外部から対向電極入力端子１２１への配
線が煩雑であった。

【０００４】この発明は上記実状に鑑みてなされたもの
で、簡単な端子構成で良好な特性を得ることができるア
クティブマトリクス液晶表示素子を提供することを目的
とする。また、この発明は、簡単な端子構成で対向電極
上の各部の電圧を均一な値に維持することができるアク
ティブマトリクス液晶表示素子を提供することを目的と
する。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる液晶表示素子は、電極が形成され
た第１の基板と、マトリクス状に配置された複数の液晶
駆動用素子と、前記電極と対向し、前記液晶駆動用素子
と接続された画素電極と、前記電極へ供給されるべき信
号が入力される信号入力端子と、前記信号入力端子の個
数よりも多数配置され、前記信号入力端子への入力信号
を前記電極に伝達するための複数の接続パッドと、前記
信号入力端子と前記複数の接続パッド及び接続パッド間
を接続する接続配線が配置された第２の基板と、前記第
１の基板と前記第２の基板を接合し、各前記接続パッド
の電圧を前記電極の対応位置に伝達する接続手段とを備
えることを特徴とする。

【０００６】

【作用】上記構成によれば、第２の基板上で接続パッド
及び入力端子間を接続するので、信号入力端子が接続パ
ッドよりも少ない場合でも、接続パッドを等しい電圧に
設定することが可能となる。従って、簡単な端子構成
で、電極（対向電極）の各部の電圧を均一に維持するこ
とができる。前記接続配線を容量ラインと一体に形成
し、信号入力端子を容量ラインの外部接続端子と一体に
形成することにより、第２の基板の端子及び回路構成を
より簡略化することができる。また、前記接続配線を環
状配線とし、この環状配線とゲートライン及び／又はデ
ータライン等を保護素子を介して接続することにより、
接続配線を静電気等から半導体素子等を保護する保護回
路として機能させることもできる。

【０００７】

【実施例】以下、図面を参照してこの発明の実施例にか
かるアクティブマトリクス液晶表示素子を説明する。（第１実施例）この実施例のアクティブマトリクス液晶
表示素子は、図２に示すように、表示画素基板１０と対
向基板３０とがギャップ材４３を挟んでシール材４１に
より接合され、表示画素基板１０と対向基板３０との間
に、液晶４５を充填し、両側に偏光板４７、４９を配置
することにより形成されている。

【０００８】表示画素基板１０は、図１（Ａ）に示すよ
うに、ガラス基板１１と、ガラス基板１１の上にマトリ
クス状に配置されたデータライン（ドレインライン）１
２とゲートライン１３と、ドレインが対応するデータラ
イン１２に接続され、ゲートが対応するゲートライン１
３に接続された薄膜トランジスタ１４と、薄膜トランジ
スタ１４のソースに接続された画素電極１５と、画素電
極１５に絶縁膜を介して対向する補償容量ライン１６
と、対向基板３０に配置された対向電極３３の接続パッ
ド３５に接続される４つの対向電極接続パッド１７Ａ〜
１７Ｄと、データライン１２と外部の駆動回路を接続す
るデータ端子１８、ゲートライン１２と外部の駆動回路
を接続するゲート端子１９、対向電極／補償容量入力端
子２０から構成されている。

【０００９】一方、対向基板３０は、図１（Ｂ）に示す
ように、ガラス基板３１と、ガラス基板３１上に配置さ
れ、対向電極接続パッド１７Ａ〜１７Ｄに異方性導電接
着剤等を介して接続される４つのパッド３５Ａ〜３５Ｄ
を備える対向電極３３から構成される。

【００１０】図１に示す構成では、対向電極３３の電圧
を設定するための入力端子と補償容量ライン１６の電圧
を設定するための端子が対向電極／補償容量入力端子２
０を共用している。また、４つの対向電極接続パッド１
７Ａ〜１７Ｄがアルミニウム、アルミニウム合金、クロ
ム等の導電率の高い材料からなる補償容量ライン１６に
より相互に接続され、対向電極接続パッド１７Ａ〜１７
Ｄはパッド３５Ａ〜３５Ｄにそれぞれ接続されている。

【００１１】このような構成によれば、補償容量ライン
１６と対向電極３３を所定電位（一般に接地電位）に維
持するために対向電極／補償容量入力端子２０を１つ設
けるだけでよく、表示画素基板１０の端子構成が簡略化
される。また、複数の対向電極接続パッド１７Ａ〜１７
Ｄが補償容量ライン１６で相互に接続されて同一電圧に
維持されるので、対向電極３３の各パッド３５Ａ〜３５
Ｄの電圧も同一値に維持され、対向電極３３上の各部の
電圧も同一値に維持される。

【００１２】上記構成のアクティブマトリクス液晶表示
素子は、例えば、以下のようにして製造される。まず、
ガラス基板１１上にアルミニウム、アルミニウム合金、
クロム等の導電膜をスパッタリング、蒸着等により形成
する。この導電膜をパターンニングし、図３に示すよう
に、薄膜トランジスタ１４のゲート電極ＧＥ（図４）、
ゲート電極ＧＥに接続されたゲートライン１３、ゲート
ライン１３に接続されたゲート端子１９、４つの対向電
極接続パッド１７Ａ〜１７Ｄ、補償容量ライン１６（対
向電極接続パッド１７Ａと１７Ｂを接続するライン１６
Ａを除く）を形成する。

【００１３】次に、図４に示すように、基板全面に絶縁
膜（薄膜トランジスタ１４のゲート絶縁膜）５１を形成
し、絶縁膜５１上にチャネル領域とソース・ドレイン領
域を備える半導体層５３を形成する。絶縁膜５１の対向
電極接続パッド１７Ａ及び１７Ｂ上の部分、各補償容量
ライン１６の左端部上の部分をエッチングし、これらを
露出させる。次に、基板全体に金属膜を堆積し、これを
パターニングして、薄膜トランジスタ１４のソース電極
ＳＥ及びドレイン電極ＤＥ、ドレイン電極ＤＥに接続さ
れたデータライン１２及びデータ端子１８、さらに、補
償容量ライン１６Ａを形成する。

【００１４】その後、ＩＴＯ等の透明導電膜を形成し、
これをパターニングして、ソース電極ＳＥに接続された
画素電極１５を形成する。次に、基板全面に保護膜５５
を形成する。保護膜５５の画素電極１５上の部分及び保
護膜５５と絶縁膜５１の、対向電極接続パッド１７Ａ〜
１７Ｄ、データ端子１８、ゲート端子１９、及び対向電
極／補償容量入力端子２０上の部分をエッチングするこ
とにより、これらを露出させる。

【００１５】一方、対向基板３０は、ガラス基板３１上
にＩＴＯなどの透明導電膜を形成し、これをパターンニ
ングして図１（Ｂ）に示す対向電極３３を形成する。そ
の後、スペーサ４３及びシール材４１を介して両基板を
接合する。この際、対向電極接続パッド１７Ａ〜１７Ｄ
と対向する対向電極のパッド３５Ａ〜３５Ｄに異方性導
電接着材（異方性導電材）５７等を塗布しておき、図５
に示すように、両基板１１、３１を接合する際に異方性
導電接着材５７を圧縮する。圧縮により、接着材に含ま
れた導電材の粒子が拡散し、対向電極接続パッド１７Ａ
〜１７Ｄと対向電極３３のパッド３５Ａ〜３５Ｄ間が電
気的に接続される。

【００１６】次に、ガラス基板１１、３１とシール材４
１に囲まれた部分に、真空注入法等を用いて液晶４５を
注入し、偏光板４７、４９を配置して、第１実施例のア
クティブマトリクス液晶表示素子が完成する。

【００１７】（第２実施例）第１実施例では、対向電極
接続パッド１７Ａ〜１７Ｄを補償容量ライン１６により
相互に接続したが、図６に示すように、補償容量ライン
１６及び補償容量端子７１とは別個に形成された専用ラ
イン７１と対向電極入力端子７３を用いて対向電極接続
パッド１７Ａ〜１７Ｄを相互に接続してもよい。専用ラ
イン７１及び対向電極入力端子７３は、抵抗の小さい材
料、例えば、アルミニウム、アルミニウム合金、クロム
等を用いて形成される。

【００１８】図６の構成によれば、対向電極３３を所定
電位（一般に接地電位）に維持するために対向電極入力
端子７２を１つ設けるだけでよく、端子構成が簡略化さ
れる。しかも、対向電極接続パッド１７Ａ〜１７Ｄが低
抵抗の専用ライン７１により相互に接続されて同一電圧
に維持されるので、対向電極３３の各部も同一電位に維
持される。

【００１９】図６の構成の表示画素基板は、例えば、以
下のようにして形成される。まず、ガラス基板１１上に
金属膜を形成し、これをパターンニングして専用ライン
７１と対向電極入力端子７２を形成する。次に、基板全
面にシリコン窒化膜等からなる透明絶縁膜を形成する。
その後、この透明絶縁膜上に、通常の製造方法を用い
て、データライン１２、ゲートライン１３、薄膜トラン
ジスタ１４、画素電極１５、補償容量ライン１６、デー
タ端子１８、ゲート端子１９、補償容量端子７１等を形
成する。その後、保護膜を基板全面に形成する。画素電
極１５、端子１８、１９、７１、７３、対向電極接続パ
ッド１７Ａ〜１７Ｄ上の絶縁膜及び保護膜をエッチング
して露出することにより、表示画素基板１０が完成す
る。

【００２０】この第２実施例によれば、対向電極接続パ
ッド１７Ａ〜１７Ｄよりも少ない数の対向電極入力端子
７３を用いて対向電極３３の各部の電圧を所望の値に設
定でき、端子構成が簡略化される。また、抵抗率の小さ
い材質の材料、例えば、アルミニウム等を用いて、対向
電極入力端子７２、対向電極接続パッド１７Ａ〜１７
Ｄ、専用ライン７２を同時に形成できる。

【００２１】（第３実施例）第２実施例では、対向電極
接続パッド１７Ａ〜１７Ｄを専用線７１で相互に接続し
たが、専用線７１を液晶表示素子の製造段階で静電気対
策等のために使用するショートラインとして使用するこ
とも可能である。以下、対向電極接続パッド接続用のラ
インをショートラインとして使用した第３実施例を説明
する。

【００２２】図７は製造過程にある表示画素基板１０を
示す。なお、図７において、図６と同一部分には同一符
号を付す。図示するように、この実施例の表示画素基板
１０は、ガラス基板１１上に、データライン１２、ゲー
トライン１３、薄膜トランジスタ１４、画素電極１５
（図示せず）、補償容量ライン１６、対向電極接続パッ
ド１７Ａ〜１７Ｄ、データ端子１８、ゲート端子１９、
補償容量端子７１、対向電極入力端子７２、内部ショー
トライン８１、バリスタ８２、外部ショートライン８３
を配置して形成されている。なお、符号ＣLCは画素電極
１５と対向電極３３とその間の液晶により構成される容
量を意味し、符号ＣSは画素電極１５と補償容量ライン
１６の対向部分により構成される容量を意味する。

【００２３】内部ショートライン８１は金属等から構成
された環状配線であり、４つの対向電極接続パッド１７
Ａ〜１７Ｄを相互に接続すると共に図８に示す特性を有
するバリスタ等の非線形２端子素子８２を介して各デー
タライン１２と各ゲートライン１３に接続されている。
なお、非線形２端子素子８２としては、例えば、図９に
示すように、薄膜トランジスタからゲート電極を取り除
いた構成の素子を採用することができる。図９におい
て、符号９１はデータライン１２及びゲートライン１３
に接続された端子電極、９２は端子電極９１に接続され
た真性半導体層、９３は内部ショートライン８１に接続
された他方の端子電極である。

【００２４】データ端子１８、ゲート端子１９、補償容
量端子７１、対向電極入力端子７２はそれぞれ外部ショ
ートライン８３に接続されている。外部ショートライン
８３はガラス基板１１の辺部に沿って配置された環状配
線である。

【００２５】このような構成によれば、液晶表示素子を
形成する過程で、静電気が発生しても、この静電気がシ
ョートライン８１と外部ショートライン８３を含む各配
線を循環して消費される。従って、薄膜トランジスタ１
４に異常高電圧が印加されて素子が破壊される等の事態
が防止され。

【００２６】液晶表示素子の製造が終了すると、ガラス
基板１１の周辺部を切断して、外部ショートライン８３
を除去する。一方、内部ショートライン８１は、そのま
ま残され、第２実施例の専用ライン７２と同様に、４つ
の対向電極接続パッド１７Ａ〜１７Ｄを相互に接続する
配線として機能する。

【００２７】このような構成によれば、液晶表示素子の
製造段階においては、内部ショートライン８１は静電気
対策用の構成として機能として、製造終了後は４つの対
向電極接続パッド１７Ａ〜１７Ｄを相互に接続する配線
として機能する。従って、簡単な構成で静電気対策を施
すことができると共に対向電極の電圧を一定値に維持す
ることができる。

【００２８】なお、この発明は上記第１〜第３実施例に
限定されず、種々の応用及び変更が可能である。例え
ば、第１〜第３実施例では、対向電極接続パッド１７Ａ
〜１７Ｄ及び対向電極３３のパッド数を４つとしたが、
パッド数は３、５、６・・・のいずれでもよい。また、対
向電極入力端子の数も１つに限定されず、２、３でもよ
い。但し、端子構成の簡略化のためには、２個程度で抑
えることが望ましい。また、第３実施例では、補償容量
端子７１と対向電極入力端子７２を個別に配置したが、
第１実施例と同様に共通としてもよい。また、実施例で
示した材質、製造方法等は、例示であり、他の材質、他
の製造方法を使用してもよい。例えば、半導体層と電極
層の間にオーミックコンタクトを確保するための高濃度
半導体層等を配置してもよい。また、薄膜トランジスタ
の構造も、スタガ、逆スタガ、コプラナー等任意の構成
を採用しうる。

【００２９】

【発明の効果】以上説明したように、この発明の液晶表
示素子によれば、対向電極接続パッドよりも少ない数の
対向電極入力端子が基板に配置される。従って、端子構
成が簡単になり、しかも、対向電極入力端子と接続パッ
ドが接続されているので、対向電極上の各部の電圧を一
定値に維持できる。

【図面の簡単な説明】

【図１】（Ａ）は、この発明の第１実施例にかかるアク
ティブマトリクス液晶表示素子の表示画素基板の構成を
示す平面図である。（Ｂ）は、この発明の第１実施例に
かかるアクティブマトリクス液晶表示素子の対向基板の
構成を示す平面図である。

【図２】図１（Ａ）と図１（Ｂ）に示す基板を接合した
状態を示す断面図である。

【図３】図１（Ａ）に示す表示画素基板の製造方法の一
例を説明するための過程図である。

【図４】図１（Ａ）に示す表示画素基板の製造方法の一
例を説明するための過程図である。

【図５】図１（Ａ）と図１（Ｂ）に示す基板を接合する
方法を説明するための断面図である。

【図６】この発明の第２実施例にかかるアクティブマト
リクス液晶表示素子の表示画素基板の構成を示す平面図
である。

【図７】この発明の第３実施例にかかるアクティブマト
リクス液晶表示素子の表示画素基板の構成を示す平面図
である。

【図８】図７に示す保護素子の特性の一例を示す図であ
る。

【図９】図７に示す保護素子の構造の一例を示す図であ
る。

【図１０】（Ａ）は、従来のアクティブマトリクス液晶
表示素子の表示画素基板の構成を示す平面図である。
（Ｂ）は、従来のアクティブマトリクス液晶表示素子の
対向基板の構成を示す平面図である。

【符号の説明】

１０・・・表示画素基板、１１・・・ガラス基板、１２・・・デ
ータライン、１３・・・ゲートライン、１４・・・薄膜トラン
ジスタ、１５・・・画素電極、１６・・・補償容量ライン、１
７・・・対向電極接続パッド、１８・・・データ端子、１９・・
・ゲート端子、２０・・・対向電極／補償容量入力端子、３
０・・・対向基板３１・・・ガラス基板、３３・・・対向電
極、３５・・・パッド、４１・・・シール材、４３・・・スペー
サ、４５・・・液晶、４７、４９・・・偏光板、５１・・・絶縁
膜、５３・・・半導体層、５５・・・保護膜、５７・・・異方性
導電接着材（異方性導電材）、７１・・・補償容量端子、
７１・・・専用ライン、７２・・・対向電極入力端子、８１・・
・内部ショートライン、８２・・・非線形２端子素子、８３
・・・外部ショートライン、１１０・・・表示画素基板、１３
０・・・対向基板、１１１・・・ガラス基板、１１２・・・デー
タライン、１１３・・・ゲートライン、１１４・・・薄膜トラ
ンジスタ、１１５・・・画素電極、１１６・・・補償容量ライ
ン、１１７・・・対向電極接続パッド、１１８・・・データ端
子、１１９・・・ゲート端子、１２０・・・補償容量端子、１
２１・・・対向電極入力端子、１３０・・・対向基板、１３１
・・・ガラス基板、１３３・・・対向電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/78 29/786

Claims

【特許請求の範囲】

【請求項１】電極が形成された第１の基板と、マトリクス状に配置された複数の液晶駆動用素子と、前
記電極と対向し、前記液晶駆動用素子と接続された画素
電極と、前記電極へ供給されるべき信号が入力される信
号入力端子と、前記信号入力端子の個数よりも多数配置
され、前記信号入力端子への入力信号を前記電極に伝達
するための複数の接続パッドと、前記信号入力端子と前
記複数の接続パッド及び接続パッド間を接続する接続配
線が配置された第２の基板と、前記第１の基板と前記第２の基板を接合し、各前記接続
パッドの電圧を前記電極の対応位置に伝達する接続手段
とを備えることを特徴とする液晶表示素子。
【請求項２】前記第２の基板は容量ラインをさらに備
え、前記接続配線は前記容量ラインと一体に形成され、前記容量ラインの外部接続端子と前記信号入力端子は一
体に形成されていることを特徴とする請求項１に記載の
液晶表示素子。
【請求項３】前記接続配線は環状配線から構成され、前記第２の基板は、前記液晶駆動用素子に接続されたゲ
ートラインとデータラインと、前記ゲートラインとデー
タラインの少なくとも一方と前記環状配線を接続する保
護素子とをさらに備えることを特徴とする請求項１又は
２に記載の液晶表示素子。
【請求項４】アクティブ素子と該アクティブ素子に接続
された画素電極を備える表示画素基板と前記画素電極に
対向する対向電極が形成された対向基板とを接合して形
成し、前記対向電極の入力端子と該入力端子に接続され
た接続パッドを前記表示画素基板に配置し、前記入力端
子に供給された信号を該接続パッドから前記対向電極に
伝達するアクティブマトリクス液晶表示素子において、前記接続パッドの数を前記入力端子の数よりも多くした
ことを特徴とする液晶表示素子。