JPH07273622A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH07273622A JPH07273622A JP6079522A JP7952294A JPH07273622A JP H07273622 A JPH07273622 A JP H07273622A JP 6079522 A JP6079522 A JP 6079522A JP 7952294 A JP7952294 A JP 7952294A JP H07273622 A JPH07273622 A JP H07273622A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- circuit
- switch
- load line
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 230000000694 effects Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 半導体スイッチを用いた、定電圧源または定
電流源を、負荷ラインに断続するためのスイッチ回路に
おいて、オフ時に、端子間容量を小さくして、負荷ライ
ンの波形への影響をなくし、オン時には、直列抵抗成分
を小さくして、負荷ラインの負荷変動や、電圧・電流設
定値の変化に対し応答速度を上げるスイッチ回路。 【構成】 半導体スイッチSW1・5とSW2・6並びに、
互いに逆方向に配置したダイオードD1・10とD2・11よ
りなるシリーズ回路を、並列接続し、接続する場合は、
SW1・5とSW2・6をオンとする。切り離す場合には、
SW1・5とSW2・6をオフすると同時に、シリーズ回路
の半導体スイッチとダイオードの中点を、ダイオードが
逆バイアスとなるように別電源に接続した半導体スイッ
チSW3・8とSW4・9とを、オンすることで、ダイオー
ドD1・10とD2・11をオフする。
電流源を、負荷ラインに断続するためのスイッチ回路に
おいて、オフ時に、端子間容量を小さくして、負荷ライ
ンの波形への影響をなくし、オン時には、直列抵抗成分
を小さくして、負荷ラインの負荷変動や、電圧・電流設
定値の変化に対し応答速度を上げるスイッチ回路。 【構成】 半導体スイッチSW1・5とSW2・6並びに、
互いに逆方向に配置したダイオードD1・10とD2・11よ
りなるシリーズ回路を、並列接続し、接続する場合は、
SW1・5とSW2・6をオンとする。切り離す場合には、
SW1・5とSW2・6をオフすると同時に、シリーズ回路
の半導体スイッチとダイオードの中点を、ダイオードが
逆バイアスとなるように別電源に接続した半導体スイッ
チSW3・8とSW4・9とを、オンすることで、ダイオー
ドD1・10とD2・11をオフする。
Description
【0001】
【産業上の利用分野】本発明は、定電圧源又は定電流源
を、負荷ラインに断続するためのスイッチ回路に関す
る。
を、負荷ラインに断続するためのスイッチ回路に関す
る。
【0002】
【従来の技術】図4は、半導体スイッチを用いて、定電
圧源又は定電流源を、負荷ライン7に断続するためのス
イッチ回路を示し、半導体スイッチSW1・5及びSW2・
6を用いた従来技術による構成回路の方法である。しか
し、負荷ライン7の特性はシビアに維持されねばならな
いが、オペアンプA0・2などを含む回路網を負荷ライ
ン7に接続したり、切り離したりする場合には、半導体
SW1・5及びSW2・6が持つ端子間容量や、SW1・5の
直列抵抗成分が小さいことが要求される。
圧源又は定電流源を、負荷ライン7に断続するためのス
イッチ回路を示し、半導体スイッチSW1・5及びSW2・
6を用いた従来技術による構成回路の方法である。しか
し、負荷ライン7の特性はシビアに維持されねばならな
いが、オペアンプA0・2などを含む回路網を負荷ライ
ン7に接続したり、切り離したりする場合には、半導体
SW1・5及びSW2・6が持つ端子間容量や、SW1・5の
直列抵抗成分が小さいことが要求される。
【0003】ところが、従来技術によって、例えば、図
4に示すように、定電圧源を負荷ライン7に断続するた
めに、半導体スイッチSW1・5及びSW2・6を用いた場
合には、以下に記載する2つの特性を同時に両立させる
ことは困難であった。すなわち、 (1) SW1・5及びSW2・6で切り離すとき、つまり、オ
フ時に定電圧源の負荷ライン7への影響を減らすためSW
1・5及びSW2・6の端子間容量を小さくすること。 (2) SW1・5及びSW2・6で接続するとき、つまり、オ
ン時に定電圧源が、負荷ライン7に供給すべき電圧の変
化に応答する速度を落とさないために、SW1・5の直列
抵抗成分を小さくすることがそれである。
4に示すように、定電圧源を負荷ライン7に断続するた
めに、半導体スイッチSW1・5及びSW2・6を用いた場
合には、以下に記載する2つの特性を同時に両立させる
ことは困難であった。すなわち、 (1) SW1・5及びSW2・6で切り離すとき、つまり、オ
フ時に定電圧源の負荷ライン7への影響を減らすためSW
1・5及びSW2・6の端子間容量を小さくすること。 (2) SW1・5及びSW2・6で接続するとき、つまり、オ
ン時に定電圧源が、負荷ライン7に供給すべき電圧の変
化に応答する速度を落とさないために、SW1・5の直列
抵抗成分を小さくすることがそれである。
【0004】
【発明が解決しようとする課題】半導体スイッチを用い
て、定電圧源の設定電圧を、あるいは、定電流源の設定
電流を、フォースライン及びセンスラインを通じて、負
荷ラインに接続したり、切り離したりする場合に、接続
時には、負荷ラインの変動に対し応答を速くするため
に、直列抵抗成分が小さいことが必要であり、また、切
り離し時には、負荷ラインへの影響を少なくするため
に、端子間容量も小さくすることが必要である。ところ
が、半導体スイッチにおいては、直列抵抗成分が小さく
て、端子間容量も小さい、という両方の特性を同時に満
足するものは存在せず、いずれか一方の特性のみを満足
するものしか存在せず、半導体スイッチを用いた、より
高機能なスイッチ回路の構成ができなかった。
て、定電圧源の設定電圧を、あるいは、定電流源の設定
電流を、フォースライン及びセンスラインを通じて、負
荷ラインに接続したり、切り離したりする場合に、接続
時には、負荷ラインの変動に対し応答を速くするため
に、直列抵抗成分が小さいことが必要であり、また、切
り離し時には、負荷ラインへの影響を少なくするため
に、端子間容量も小さくすることが必要である。ところ
が、半導体スイッチにおいては、直列抵抗成分が小さく
て、端子間容量も小さい、という両方の特性を同時に満
足するものは存在せず、いずれか一方の特性のみを満足
するものしか存在せず、半導体スイッチを用いた、より
高機能なスイッチ回路の構成ができなかった。
【0005】そこで、本発明においては、現存する半導
体スイッチの特性であっても、それらを用いて、定電圧
電源又は定電流源を、負荷ラインに断続するためのスイ
ッチ回路を構成するに際し、(1) 切り離し時には、被接
続ラインである負荷ラインに対する端子間容量を小さく
し、負荷ラインの波形への影響を少なくする。 (2) また、接続時には、直列抵抗成分を小さくし、負荷
の変動に対する応答速度を上げる。また、電圧及び電流
設定値の変化に対応する応答速度を上げることを可能と
する半導体スイッチを用いたスイッチ回路を実現するこ
とを目的とした。
体スイッチの特性であっても、それらを用いて、定電圧
電源又は定電流源を、負荷ラインに断続するためのスイ
ッチ回路を構成するに際し、(1) 切り離し時には、被接
続ラインである負荷ラインに対する端子間容量を小さく
し、負荷ラインの波形への影響を少なくする。 (2) また、接続時には、直列抵抗成分を小さくし、負荷
の変動に対する応答速度を上げる。また、電圧及び電流
設定値の変化に対応する応答速度を上げることを可能と
する半導体スイッチを用いたスイッチ回路を実現するこ
とを目的とした。
【0006】
【課題を解決するための手段】前記目的を達成するため
に、オペアンプによる帰還ループを持つ、すなわち、電
圧をセンシングして入力へ帰還させる定電圧源や、定電
流源を、負荷ラインに断続するスイッチ回路を並列に接
続して設けることとした。このとき、2ヶのダイオード
は互いに逆方向とし、当該スイッチ回路全体で機能する
フォースラインの断続スイッチとした。
に、オペアンプによる帰還ループを持つ、すなわち、電
圧をセンシングして入力へ帰還させる定電圧源や、定電
流源を、負荷ラインに断続するスイッチ回路を並列に接
続して設けることとした。このとき、2ヶのダイオード
は互いに逆方向とし、当該スイッチ回路全体で機能する
フォースラインの断続スイッチとした。
【0007】そして、 (1) 定電圧源又は定電流源を、負荷ラインに接続すると
きは、半導体スイッチをオンとする。また、センスライ
ンも別個の半導体スイッチでオンとする。 (2) また、定電圧源又は定電流源を、負荷ラインから切
り離すときは、当該半導体スイッチをオフとする。そし
て、同時に、別に設けた半導体スイッチにより、上記2
ヶのダイオードをオフとする。すなわち、シリーズ回路
として並列に接続した上記半導体スイッチをダイオード
が逆バイアスとなるように、別電源に接続する。
きは、半導体スイッチをオンとする。また、センスライ
ンも別個の半導体スイッチでオンとする。 (2) また、定電圧源又は定電流源を、負荷ラインから切
り離すときは、当該半導体スイッチをオフとする。そし
て、同時に、別に設けた半導体スイッチにより、上記2
ヶのダイオードをオフとする。すなわち、シリーズ回路
として並列に接続した上記半導体スイッチをダイオード
が逆バイアスとなるように、別電源に接続する。
【0008】
【作用】本発明の断続スイッチ回路を構成する各素子に
は、それぞれに必要な特性があり、また、回路条件が必
要である。 (1) 先ず、現存する半導体スイッチでは、端子間容量が
小さく、直列抵抗成分も小さいという両方の特性を、同
時に満足するものはない。いずれか一方の満足なら可能
なので、当該スイッチ回路を構成する上で、直列抵抗成
分の小さい特性を必要とする部分への素子と、端子間容
量が小さい特性を必要とする部分への素子とを、選択し
て充当し、組み合わせた上で、スイッチ回路として機能
させることとした。 (2) また、ダイオードにおいては、端子間容量が小さい
ものが選択される。 (3) また、シリーズに接続した半導体スイッチとダイオ
ードの中点に接続する別電源からの電圧は、一方には負
荷ラインの電圧より高いもの、もう一方にはそれより低
いものを加える。
は、それぞれに必要な特性があり、また、回路条件が必
要である。 (1) 先ず、現存する半導体スイッチでは、端子間容量が
小さく、直列抵抗成分も小さいという両方の特性を、同
時に満足するものはない。いずれか一方の満足なら可能
なので、当該スイッチ回路を構成する上で、直列抵抗成
分の小さい特性を必要とする部分への素子と、端子間容
量が小さい特性を必要とする部分への素子とを、選択し
て充当し、組み合わせた上で、スイッチ回路として機能
させることとした。 (2) また、ダイオードにおいては、端子間容量が小さい
ものが選択される。 (3) また、シリーズに接続した半導体スイッチとダイオ
ードの中点に接続する別電源からの電圧は、一方には負
荷ラインの電圧より高いもの、もう一方にはそれより低
いものを加える。
【0009】
【実施例】図1は、本発明による実施例で、定電圧源の
設定電圧 V1・1を、負荷ライン7へ接続したり、切り
離したりする場合のスイッチ回路の概念を示すブロック
図である。 (1)設定電圧V1・1を負荷ライン7に接続するときは、
各スイッチは、図1に示す状態とする。半導体スイッチ
SW1・5及びSW2・6は、直列抵抗成分の小さいもので
構成し、設定電圧 V1・1をフォースライン3を通じて
負荷ライン7にオンする。このとき、オペアンプ A0・
2出力と負荷ライン7との間の電位差は、ダイオードD
1・10及びD2・11の順方向電圧分であるため、負荷ラ
イン7の変動に対する応答は十分に速いものとすること
ができる。なお、センスライン4も同時にオンされる。
この半導体スイッチSW5・12は、端子間容量の小さいも
ので構成されるが、電流が流れないので直列抵抗成分が
大きいことでの悪影響はない。
設定電圧 V1・1を、負荷ライン7へ接続したり、切り
離したりする場合のスイッチ回路の概念を示すブロック
図である。 (1)設定電圧V1・1を負荷ライン7に接続するときは、
各スイッチは、図1に示す状態とする。半導体スイッチ
SW1・5及びSW2・6は、直列抵抗成分の小さいもので
構成し、設定電圧 V1・1をフォースライン3を通じて
負荷ライン7にオンする。このとき、オペアンプ A0・
2出力と負荷ライン7との間の電位差は、ダイオードD
1・10及びD2・11の順方向電圧分であるため、負荷ラ
イン7の変動に対する応答は十分に速いものとすること
ができる。なお、センスライン4も同時にオンされる。
この半導体スイッチSW5・12は、端子間容量の小さいも
ので構成されるが、電流が流れないので直列抵抗成分が
大きいことでの悪影響はない。
【0010】(2)また、設定電圧V1・1を負荷ライン7
から切り離すときは、各スイッチは、図1中に( )内
に示す状態とする。すなわち、半導体スイッチSW3・8
及びSW4・9をオンし、他の半導体スイッチはオフの状
態となる。端子間容量が小さいSW3・8及びSW4・9が
オンされることで、ダイオードD1・10とD2・11には逆
バイアスが加えられオフされる。そして、センスライン
4のSW5・12と共に、いずれも端子間容量の小さなもの
によってオフとなって、負荷ライン7から切り離される
ので、負荷ライン7の波形には悪影響を与えない。
から切り離すときは、各スイッチは、図1中に( )内
に示す状態とする。すなわち、半導体スイッチSW3・8
及びSW4・9をオンし、他の半導体スイッチはオフの状
態となる。端子間容量が小さいSW3・8及びSW4・9が
オンされることで、ダイオードD1・10とD2・11には逆
バイアスが加えられオフされる。そして、センスライン
4のSW5・12と共に、いずれも端子間容量の小さなもの
によってオフとなって、負荷ライン7から切り離される
ので、負荷ライン7の波形には悪影響を与えない。
【0011】(3) 図2は、本発明による実施例で、定電
流源の設定電流13が、オペアンプA1・14及びオペアン
プA2・15から出力され、フォースライン3を通じて負
荷ライン7へ接続されたり、切り離されたりする場合の
スイッチ回路の概念を示すブロック図である。図2に示
すように、センスライン4はないが、フォースライン3
を断続するスイッチ回路としては、定電圧源の場合と全
く同じ構成であり、オン、オフ時における動作原理は変
わらない。
流源の設定電流13が、オペアンプA1・14及びオペアン
プA2・15から出力され、フォースライン3を通じて負
荷ライン7へ接続されたり、切り離されたりする場合の
スイッチ回路の概念を示すブロック図である。図2に示
すように、センスライン4はないが、フォースライン3
を断続するスイッチ回路としては、定電圧源の場合と全
く同じ構成であり、オン、オフ時における動作原理は変
わらない。
【0012】(4) 図3は、本発明による他の実施例の概
念を示すスイッチ回路の構成である。本発明のスイッチ
回路がオンのとき、フォースライン3の電流が少ないと
き、ダイオードD1・10及びD2・11のインピーダンスが
上昇してしまうのを防止するため、図3に示すように、
フォースライン3のスイッチ回路内に並列に、半導体ス
イッチSW6・16を追加した。SW6・16は、定電圧源及び
定電流源を負荷ライン7へ接続するときにオンとする。
SW6 16は端子間容量が小さく、例えば約1PFであり、
直列抵抗成分は大きく、例えば約100Ωであるが、上昇
するD1・10及びD2・11のインピーダンスに比べれば十
分に小さく、しかも、電流が少ないので目的が十分に達
せられる。
念を示すスイッチ回路の構成である。本発明のスイッチ
回路がオンのとき、フォースライン3の電流が少ないと
き、ダイオードD1・10及びD2・11のインピーダンスが
上昇してしまうのを防止するため、図3に示すように、
フォースライン3のスイッチ回路内に並列に、半導体ス
イッチSW6・16を追加した。SW6・16は、定電圧源及び
定電流源を負荷ライン7へ接続するときにオンとする。
SW6 16は端子間容量が小さく、例えば約1PFであり、
直列抵抗成分は大きく、例えば約100Ωであるが、上昇
するD1・10及びD2・11のインピーダンスに比べれば十
分に小さく、しかも、電流が少ないので目的が十分に達
せられる。
【0013】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。 (1) 負荷ラインに、定電圧源や定電流源を接続すると
き、すなわちスイッチオン時に、高速動作であっても、
直列抵抗成分が小さいスイッチング回路として動作する
ので、負荷ラインの負荷変動に対し応答速度を上げるこ
とができ、また、設定電圧・電流値の変化に対し応答速
度を上げることができた。 (2) また、切り離しするとき、すなわち、スイッチオフ
時には、端子間容量の小さいスイッチング回路として動
作するので、負荷ラインの波形への影響を減少させるこ
とができた。
ているので、以下に記載されるような効果を奏する。 (1) 負荷ラインに、定電圧源や定電流源を接続すると
き、すなわちスイッチオン時に、高速動作であっても、
直列抵抗成分が小さいスイッチング回路として動作する
ので、負荷ラインの負荷変動に対し応答速度を上げるこ
とができ、また、設定電圧・電流値の変化に対し応答速
度を上げることができた。 (2) また、切り離しするとき、すなわち、スイッチオフ
時には、端子間容量の小さいスイッチング回路として動
作するので、負荷ラインの波形への影響を減少させるこ
とができた。
【0014】(3) 本発明においては、直列抵抗成分が小
さいことと、端子間容量が小さいこととの、どちらか一
方しか満足しないという現存する半導体スイッチ使用上
の欠点が見えなくなるように、長所だけを組み合わせる
方法で実現できたので、半導体スイッチの小型・高速・
高機能・高信頼性・長寿命という優れた特性を持つ、断
続スイッチ回路が得られた。
さいことと、端子間容量が小さいこととの、どちらか一
方しか満足しないという現存する半導体スイッチ使用上
の欠点が見えなくなるように、長所だけを組み合わせる
方法で実現できたので、半導体スイッチの小型・高速・
高機能・高信頼性・長寿命という優れた特性を持つ、断
続スイッチ回路が得られた。
【図1】本発明の実施例による、定電圧源に対応する断
続スイッチ回路の概念を示すブロック図である。
続スイッチ回路の概念を示すブロック図である。
【図2】本発明の実施例による、定電流源に対応する断
続スイッチ回路の概念を示すブロック図である。
続スイッチ回路の概念を示すブロック図である。
【図3】本発明の実施例による、フォースラインの電流
が少ないときに対応できる断続スイッチ回路の概念を示
すブロック図である。
が少ないときに対応できる断続スイッチ回路の概念を示
すブロック図である。
【図4】従来技術による断続スイッチ回路の概念を示す
ブロック図である。
ブロック図である。
1 設定電圧V1 2 オペアンプA0 3 フォースライン 4 センスライン 5 SW1 6 SW2 7 負荷ライン 8 SW3 9 SW4 10 D1 11 D2 12 SW5 13 設定電流 14 オペアンプA1 15 オペアンプA2 16 SW6
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03K 17/74 Z
Claims (2)
- 【請求項1】 定電圧源又は定電流源を、負荷ライン
(7)へ断続するスイッチ回路において、オペアンプの
フォースライン出力(3)と、負荷ライン(7)との間
に、 (A)直列接続した、半導体スイッチであるSW1(5)
とダイオードであるD1(10)とを設け、 (B)直列接続した、半導体スイッチであるSW2(6)
と、当該ダイオードD1(10)とは逆極性のダイオー
ドであるD2(11)とを設け、 (C)当該SW1(5)と当該ダイオードD1(10)と
の中点に、逆バイアス電源に接続した半導体スイッチで
あるSW3(8)を設け、 (D)当該SW2(6)と当該ダイオードD2(11)と
の中点に、逆バイアス電源に接続した半導体スイッチで
あるSW4(9)を設け、 以上の構成を具備することを特徴とする、スイッチ回
路。 - 【請求項2】 オペアンプのフォースライン出力(3)
と、負荷ライン(7)との間に、半導体スイッチSW6
(16)をも接続して設けた請求項1記載のスイッチ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6079522A JPH07273622A (ja) | 1994-03-25 | 1994-03-25 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6079522A JPH07273622A (ja) | 1994-03-25 | 1994-03-25 | スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273622A true JPH07273622A (ja) | 1995-10-20 |
Family
ID=13692323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6079522A Withdrawn JPH07273622A (ja) | 1994-03-25 | 1994-03-25 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273622A (ja) |
-
1994
- 1994-03-25 JP JP6079522A patent/JPH07273622A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07105803B2 (ja) | 同時双方向トランシーバ | |
| US5394080A (en) | Universal signal converter using multiple current mirrors | |
| US3872439A (en) | Electronic switching circuit for bidirectional transfer | |
| JP3466717B2 (ja) | ラインドライバ‐スイッチング段 | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH04268810A (ja) | 遅延回路 | |
| JPH0519323B2 (ja) | ||
| JPS60236509A (ja) | 差動可変増幅回路 | |
| US4816773A (en) | Non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| US4337440A (en) | Electronic cascade circuit comprising a circuit having controllable transfer characteristics and a two-port | |
| JP2536311B2 (ja) | インタ−フェ−ス回路 | |
| US5614865A (en) | Differential amplifier with improved operational range | |
| JP2000101392A (ja) | 多入力バッファアンプおよびこれを用いた回路 | |
| JPH04906A (ja) | 可変抵抗器 | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| US20010015671A1 (en) | Switching element, stage and system | |
| JPS6121877Y2 (ja) | ||
| JPH03113610A (ja) | 極性切換え電源装置 | |
| JPH029729B2 (ja) | ||
| JPS60137127A (ja) | スイツチ回路 | |
| JPH07105710B2 (ja) | 論理回路 | |
| EP0120125A1 (en) | Bias circuit which is independent of output device voltage characteristics for biassing an amplifier in class AB operation | |
| JPH04150310A (ja) | アナログスイッチ回路 | |
| JPH0417566B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |