JPH0727572B2 - 比較を行い信号を発生する装置およびその方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、グラフイツク表示サブシステムにより表示す
る映像をクリツプする効率を高くするために、テストウ
インドウを用いる装置および方法に関するものである。
とくに、本発明に従つて、その中にグラフイツク映像を
表示することを望むウインドウ（クリツプウインドウ）
を囲むテストウインドウが形成される。それから、物体
の頂点がテストウインドウの外側にあるかどうかが調べ
られる。テストウインドウを用いることにより、クリツ
プされた物体の処理の間で、本発明を含むハードウエア
をベースとするグラフイツクスサブシステムにより、ま
たはグラフイツクス表示器に対してインターフエイスす
る汎用CPUにより実行されるグラフイツクスソフトウエ
アにより、性能を最適にできる。クリツプウインドウに
対してテストウインドウの寸法を正しく定めることによ
り、テストウインドウの中に完全に入つている物体は、
クリツプされており、かつ数多くの見えない画像を処理
することを潜在的に必要とはするが、物体をグラフイツ
クスソフトウエアにまかせるのではなくて、グラフイツ
クスサブシステムにより一層速く表示される。そのグラ
フイツクスソフトウエアは、この分野において周知のア
ルゴリズムと方法により、処理される画像を見えるもの
だけに限定し、最終的にはビデオ表示器へ出力される。
頂点がテストウインドウの外側に出ている物体は表示を
グラフイツクスソフトウエアにまかされる。その理由
は、物体の見える部分を表示する時間が、グラフイツク
スサブシステムが物体を取扱う場合よりも短いからであ
る。特殊化されたグラフイツクスハードウエアがクリツ
プされた物体を取扱うべき時、およびそのハードウエア
が取扱うべきでない時に、その最適化はグラフイツクス
装置の全体の性能に大きな影響を及ぼすことがある。

クリツプを行うために必要な比較をハードウエアにおい
て行うグラフイツクスサブシステムについて本発明を説
明する。比較の副産物により、物体の頂点と、物体をそ
の中で描くことができるウインドウとの間の関係を決定
するために必要なある情報を利用できるようにされる。

本発明は、ビデオ表示器で表示する映像を、可能であれ
ば常にハードウエアでクリツプし、本発明のグラフイツ
クスサブシステムを用いて確実に、または、性能上の理
由から、最適に、クリツプできない映像または映像部分
だけをソフトウエアのために残すような装置の部分を構
成する。

〔実施例〕

本発明は、エンジニヤリングワークステーシヨンのグラ
フイツクスサブシステムと、とくに、定められているウ
インドウ内に表示すべき図形情報処理をハードウエアで
実現することに向けられる。比較ハードウエアにより利
用できるようにされる情報を用いることにより、物体の
頂点が、ウインドウを囲んでいるテストウインドウの外
側にあるかどうかを判定することが可能である。そのよ
うな情報を利用できると、実際のウインドウの完全に外
側に物体があることを判定し、それにより物体を描くた
めに必要な計算を行う必要性をなくすことがしばしば可
能である。

とくに、本発明は、テストウインドウとよばれる２番目
のクリッピング境界をサポートする。クリップされ（隠
され）た幾つかの部分を有する物体をハードウエアで処
理すること、または、ハードウエアに物体についての処
理を拒否させること（これは、CPUソフトウエアがその
物体の描出を取り扱うことを示唆する）の二者択一の選
択を判定する手段が、テストウインドウにより提供され
る。従来のソフトウエアにおいて用いられている手法
は、物体とクリッピング境界との交差を見いだすため
に、ある算術計算を行う。これは時間がかかる（多くの
クロックサイクルを要する）タスクであるから、多くの
場合には、物体の隠された部分の処理に多くのサイクル
を費やすことがあるとしても、ハードウエアで物体を取
り扱う方が実際には高速である。ハードウエアが任意に
与えられたクリツプされた物体を取扱うべきか否かを決
定するために用いられる判定基準は、定義によりクリツ
プウインドウを完全に常に囲んでいるテストウインドウ
の内側と外側のいずれにその物体があるかを基にして定
められる。交差を計算し、物体の可視部分を表現する時
のハードウエアの性能とホストCPUの性能についての従
前の知識を基にして、テストウインドウの大きさは定め
られる。テストウインドウのサポートと、それに関連す
る判定とにおいて、座標比較論理は、各頂点と、適切な
（ＸまたはＹ）最小および最大のテストウインドウ境界
との比較も行う。後で詳しく説明するように、物体の表
現をグラフイツクスサブシステムまたはソフトウエアで
取扱うべきかをそれぞれ定める信号HWとSWを発生するた
めに、その情報は状態発生論理51により用いられる。

クリツピングを伴う任意の四辺形表現と、クリツピング
を伴うブロツク映像転送（BLIT）をサポートするために
必要な蓄積および比較情報を供給するために、座標ステ
ージング論理ブロツクおよび座標比較論理ブロツク（第
１図）が設けられる。四辺形表現とブロツク映像転送に
おいては、４つのX/Y座標対を指定し、クリツピングウ
インドウの境界を指定する必要がある。

四辺形の表現をサポートすることは、その四辺形を決定
する４つの頂点を利用できることを意味する。本発明の
ここで説明する実施例はそれらの頂点に非常に少い制約
を課すだけである。それらの頂点は４つのレジスタ対
（Ｘ座標に対する１つのレジスタと、Ｙ座標に対する１
つのレジスタとで構成されるレジスタ対）に格納され、
頂点番号０〜３がつけられる。頂点０は頂点１へ連結さ
れ、頂点１は頂点２へ連結され、頂点２は頂点３へ連結
され、頂点３は頂点０へ連結される。たとえば頂点０と
２、１と３は連結しない。座標ステージングロジツクと
座標比較ロジツクは、表示器メモリへの指定された四辺
形の供給を最終的に行うパイプラインの初段を形成す
る。パイプラインの次の段は、各隣接する頂点の、それ
の近くの頂点（たとえば、頂点１の場合には、X1対X0、
Y1対Y0、X1対X2、およびY1対Y2）に対する関係について
の情報を要する。構成される時に元の四辺形を正確に表
す一連の台形を機能アドレツシングブロツクへ正しく供
給するために、その情報は必要とされる。座標シーケン
シングロジツクにより任意の四辺形が分解される。

また、以後のパイプライン段においてクリッピング境界
で四辺形をクリッピングすることをサポートするため
に、クリッピング境界と頂点との関係が必要とされる。
これは、例えば全てのＸ頂点が、最小Ｘクリップ境界と
最大Ｘクリップ境界に対して比較されることを意味す
る。Ｙ頂点についても同様の比較が必要とされる。ある
場合には、それらの比較は、物体が任意の（クリップさ
れていない）可視部分を有するか否かを示す。見えない
物体を前もって識別することにより、見えない画素が表
示メモリへの書込み用に特定されることがなくなるか
ら、以後のパイプライン段の使用を避けることができ
る。このことは、クリッピング情報が分析された時に、
すぐ、四辺形の描出が生じたと考えることができる、と
いう性能上の利点を表す。

ここで説明しているグラフイツクス装置の好適な実施例
は、線分に組合わされた画素を決定する時に、16ビツト
の２の補数の数学を利用する。この数学は、線分の２つ
のＸ頂点と２つのＹ頂点の差をとることを含む。数学的
なあふれを避けるために、ＸとＹの頂点の値の数値範囲
を15ビツト、すなわち、-2¹⁴と（2¹⁴−１）の間で表す
ことができるように制限せねばならない。これのサポー
トにおいては、頂点の数値範囲は座標比較ロジツクによ
り調べられる。

BLITのサポートは４つの頂点も必要とする。そのうちの
２つの頂点はソース（SRC）長方形の向き合う隅を指定
し、他の２つは宛先（DEST）長方形の向き合う隅を指定
する。BLITオペレーシヨンの意図は、SRC長方形に含ま
れている画素をDEST長方形へコピーすることである。こ
こで説明している実施例においては、SRCの左上隅は頂
点０に格納され、SRCの右下隅は頂点１に格納される。
同様に、DESTの左上隅は頂点２に格納され、DESTの右下
隅は頂点３に格納される。SRCをDESTへ正しくコピーす
るためには、２つの長方形が重なり合う場合に注意を払
わねばならない。２つの長方形が重なり合うと、正しい
結果を得るものとすれば、画素をコピーする順序が制約
される。これは当業者に周知の問題である。画素のコピ
ーにおける制約（すなわち、画素をコピーする順序）を
正しく決定するために要する情報には、SRC長方形の境
界とDEST長方形の境界とについての、重なり合いを見つ
けるための比較結果が含まれる。これは含まれているＸ
とＹの座標に対して必要とされる。

また、以後のパイプライン段においてSRC長方形とDEST
長方形のクリツピングをサポートするために、適切なク
リツピング境界に対するSRC頂点およびDEST頂点の関係
が求められる。また再び、これは、SRCまたはDESTの長
方形が完全に隠されている（見えない）ことを指示する
ことがあり、かつ以後のパイプライン段を利用する必要
をなくすことがある。これは、BLITの実行が、クリツピ
ング情報が分析されると直ちに起きたと考えることがで
きることで、性能上の利点を表す。

座標ステージング制御論理は、獲得すべき座標値に対す
る多数のやり方をサポートする。したがつて、座標値を
供給するやり方とは無関係に、座標比較論理は必要な比
較情報を維持する。座標獲得のための種々の方法は、絶
対ローディング法、指標付きローディング法、相対ロー
ディング法として要約できる。用いる特定のローディン
グ法は、CPUがロードするレジスタの特定に用いるレジ
スタ・アドレスにより、決定される。第１の絶対ローデ
ィング法ではアドレスされたレジスタへCPUにより供給
される実際の値を格納することにより絶対座標値がロー
ドされる。後で説明するようにクリツピング境界レジス
タとラスタオフセツトレジスタと、個々の座標レジスタ
とのローデイングのためにそのローデイング法が用いら
れる。第２の方法、指標付きローデイング法では、多数
の座標に同じ値を効率的にロードするために用いられ
る。この場合には、CPUが供給した値が、１つまたは複
数の座標レジスタに格納するために利用できるようにさ
れる前に、適切なラスタオフセツトレジスタ（ラスタオ
フセツトＸまたはＹ）へ初めに加えられる。ラスタオフ
セツトを加えることにより、表示メモリの異なる領域へ
CPUにより供給されるX/Yアドレス空間をオフセツトする
手段が与えられる。

指標付きローデイング機構は２ビツト指標を用いて、そ
れ自身を案内し、かつ、与えられた任意のサイクル中に
どれだけの数のどの座標レジスタにロードするかを識別
する。変質四辺形−点、線のための二対のX/Y対、また
は三角形のための三対のX/Y対、を識別するためにただ
１つのX/Y対をCPUが指定できるようにするのはその機構
である。上記変質四辺形の１つが４つの頂点レジスタに
ロードされると、１つまたは複数の頂点を繰返えすこと
ができる。以後のパイプライン段が、四辺形（変質して
いるが）として定められた物体を常に解釈できるよう
に、かつ全ての下位物体（すなわち、点、線、三角形）
を特殊なケースとして処理されないように、それは必要
である。指標付きローデイングのやり方により、長方形
の向き合う隅だけを入れ対応する四辺形の４つの隅の全
てを正しく定めることができるようにもされる。

最後の相対ローデイング法は最後に入れられた座標と意
図する新しい座標値の間の差をCPUがちようど指定でき
るようにするために用いられる。この場合には、１つま
たは複数のレジスタにローデイングされる前に、CPUが
供給したデルタすなわちオフセツトが以前にロードされ
た座標に加えられる。必要な加算のために最後に入れら
れた座標〔頂点（指標−１）mod4〕を識別し、指標付き
ローデイングの場合のようにどのレジスタにロードする
必要があるかを識別するために２ビツト指標が用いられ
る。

最後の結果においては、支持される任意のやり方で座標
レジスタにロードするためにCPUは自由に選択される。
四辺形表現またはBLITのいずれかである、オペレーシヨ
ンが実際に要求されると（座標が既にロードされた後
で）、４つの頂点がどのようにして得られたかを顧慮す
ることなしに、それらの頂点の現在の状態が直接利用さ
れる。これによりCPUの融通性が最大限に得られる。

第１図は本発明を利用できるグラフイツクスサブシステ
ムの概観を示す。バスインターフエイス論理11はアドレ
スバスと、データバスとを介して中央処理装置（図示せ
ず）へ接続される。このグラフイツクスサブシステムの
機能部品はデータ路およびメモリインターフエイス13
と、座標ステージング部15と、座標シーケンシング部17
と、機能アドレツシングブロツク19と、マスク発生ブロ
ツク21と、直線アドレス発生器23とである。

データ路およびメモリインターフエイス13はフレームバ
ツフア（図示せず）を更新する。そのフレームバツフア
は、CRTのようなビデオ表示器で表示すべき図形情報を
格納するメモリである。すなわち、フレームバツフアに
ロードされるデータが、ビデオ表示の個々の画素をオン
・オフさせる適切な電気信号へデータを変換するビデオ
回路によりアクセスされる。バスインターフエイス論理
からのデータは、座標ステージング部15と、座標シーケ
ンシング部17および機能アドレツシング段19により実行
される処理を基にして、マスク発生ブロツク21と直線ア
ドレス発生器23により修正される。機能アドレツシング
段19は、特定のグラフイツクス物体を表示するクリツプ
ウインドウにそれらの物体を適合させるために必要なク
リツピングの一部も行い、かつ信号をマスク発生段21へ
転送する。マスク発生段は、各走査線ごとに、可視物体
の始めから終りまで拡がる16個の画素部分に情報を配置
する。それらの画素部分はデータ路およびメモリインタ
ーフエイス段13をアドレスするために用いられる。

マスク発生信号は直線アドレス発生器23へも供給され
る。この直線アドレス発生器はマスク発生段21により供
給されたアドレスを、出力表示器へ転送するためにフレ
ームバツフアを直線的にアドレツシングする信号に変え
る。データ路およびメモリインターフエイスブロツク13
の一例が、1988年10月14日付の出願に係る米国特許第4,
980,780号に開示されている。座標シーケンシング論理1
7の一例が、1988年12月20日の出願に係る米国特許第5,0
20,002号に開示されている。直線アドレス発生器23の一
例が、1988年12月20日付の出願に係る米国特許第4,945,
497号に開示されている。本発明は、座標ステージング
ブロツク15において、それの入力を基にしてある動作を
行う回路に関するものである。それらの入力の特定のも
のについては、クリツピング付きで任意の四辺形表示
と、クリツピング付きのブロツク映像転送（BLIT）とを
グラフイツクスサブシステムが実行可能にするために、
制御信号の性質で情報を発生する第２図乃至第14図を参
照して後で説明する。したがつて、本発明は座標ステー
ジング部15内の特定の回路に関するものである。

ビデオ表示サブシステムを含む前記機能ブロツクを正し
く動作せるために必要な各種のタイミング信号と制御信
号を発生させることは当業者に周知であるから、本発明
を正しく理解するために必要な場合を除いて説明は省略
する。

次に、座標ステージング部15のブロツク図が示されてい
る第２図を参照する。座標ステージング部15は加算器31
と、ローデイング制御状態マシン33と、マルチプレクサ
35と、XY座標レジスタ37と、クリツプ座標レジスタ39
と、ラスタオフセツトレジスタ41と、指標論理43と、テ
ストウインドウ制御論理45と、比較論理および結果記憶
装置47と、比較制御状態マシン49と、状態発生論理51と
を有する。

本発明の特定の例について説明する前に、本発明を実現
するやり方を理解する助けのために、物体をどのように
して表すかについて簡単に説明する。

頂点のXY対がビデオ表示座標を表す。典型的な表示のた
めに、Ｘは０〜1151の範囲、Ｙは０〜899の範囲にあ
る。各Ｘ座標と各Ｙ座標は別々の32ビツトレジスタ、ま
たは一対の16ビツトレジスタに格納される。16ビツトは
最大のスクリーン座標（すなわち、65535まで、すなわ
ち−32768〜＋32767）を格納するのに適切以上のもので
あるが、32ビツトの情報はグラフイツクスソフトウエア
において最も普通のデータ種類であり、かつビデオ表示
よりはるかに広い面積に拡がることがある最も実際的な
物体を取扱うために十分広い範囲を提供するから、32ビ
ツトの情報は格納される。

四辺形物体は四対の頂点（X₀,Y₀）、（X₁,Y₁）、（X₂,Y
₂）、（X₃,Y₃）の組合わせとして表される。物体が点で
あると、四対の頂点は全て同じである、すなわち、３個
の点が反復される。物体が線であると、四対のうちの二
対（または四対のうちの三対）の頂点が折り返えされ
る。物体が三角形であると、四対の頂点からの一対の頂
点が折り返えされる。物体が四辺形であれば四対の頂点
は全て異なる。物体（すなわち、点、線、三角形または
四辺形）は、物体を完全に定めるために必要な最少数の
独特の頂点、すなわち、点の場合は１、線の場合は２、
三角形の場合には３、四辺形の場合には４、長方形の場
合には２（向き合う隅）を用いて最も効率的に定められ
る。

ブロツク映像転送（BLIT）動作を行うものとすると、４
つのX/Yレジスタが下記のような意味を持ち、それに従
つてロードされる。

X0−ソースブロツクの左上隅のＸ座標 Y0−ソースブロツクの左上隅のＹ座標 X1−ソースブロツクの右下隅のＸ座標 Y1−ソースブロツクの右下隅のＹ座標 X2−宛先ブロツクの左上隅のＸ座標 Y2−宛先ブロツクの左上隅のＹ座標 X3−宛先ブロツクの右下隅のＸ座標 Y3−宛先ブロツクの右下隅のＹ座標 CRTのような表示器で表示する映像は個々の画素として
形成される。画素はフレームバツフアとして知られてい
るランダムアクセスメモリ（RAM）に１つまたは複数の
プレーン（すなわちビツト）で格納される。プレーンの
数は、カラー装置の場合には、典型的には８である。フ
レームバツフアに格納されているデータは一対の座標Ｘ
とＹによりアドレスされる。ここに、X,Y対は全てのプ
レーンにおける特定の画素を識別し、Ｘは行、Ｙは列で
ある。画素は各プレーンからの１つのビツトにより定め
られる。したがつて、８つのプレーンが利用されるもの
とすると、表示される各画素はフレームバツフア内の８
ビツトにより定められる。このようにして、ある画素の
１ビツトを用いてそれがオンであるか、オフであるかを
指定でき、残りの７ビツトは画素の色を指定する。また
は、８個の画素の全てを用いて色を指定できる。画素を
ターンオフするために色の１つは表示の背景の色と同じ
である。

本発明は、テストウインドウ制御論理45と状態発生論理
51の実現に主としてある。これに関連して、第２図に示
されている他の機能ブロツクの動作と実現については、
本発明を正しく理解するために必要な部分についてのみ
説明することにする。

加算器31とMUX35 加算器31は16ビツトまたは32ビツトの２の補数２進加算
器であつて、CPUからの入来データを表すインターフエ
イス論理11からのDataIn入力と、ラスタオフセツトレジ
スタ47、X/Y座標レジスタ37、またはクリツプ座標レジ
スタ39からの１組の入力のうちの１つを選択するマルチ
プレクサであるMUX35からの入力との２つの入力を有す
る。下記のように、ローデイング制御状態マシン33によ
り発生される信号によりMUX35からの入力が選択され
る。

次に、加算器31とマルチプレクサ35を第３図を参照して
詳しく説明する。第３図においては加算器31は16ビツト
加算器として示されている。これに関して、好適な実施
例においてはDataInは32ビツトであるから32ビツト加算
器を使用できるが、本発明を実施する集積回路上のスペ
ースを節約するためと、本発明によつて利用されるパイ
プラインのタイミング要求が２ステツプ加算で満たされ
ることから、以下の説明は16ビツト加算器について行
う。32ビツト加算器を用いる場合との違いは当業者には
明らかであろうから、それについての説明は省略する。

マルチプレクサ35は、実際には一対のマルチプレクサ35
a,35bと、DataInからの上位の16ビツトと下位の16ビツ
トを入力するために用いる第３のマルチプレクサ36とで
ある。マルチプレクサ35aと35bは７つの32ビツト入力か
ら上位16ビツトと下位16ビツトを次のようにしてそれぞ
れ受ける。１つの16ビツト入力（32ビツトまで符号拡張
される）がラスタオフセツトレジスタ41から、４つの32
ビツト入力をX/Y座標レジスタ37から、２つの16ビツト
入力（32ビツトまで符号拡張される）がクリツプ座標レ
ジスタ39から。マルチプレクサ35aと35bからの出力が組
合わされて信号DataOut（それらのレジスタ値に対する
読出しアクセスをCPUに対して行うため）を形成し、か
つそれらの出力は第４のマルチプレクサ40へも入力され
る。このマルチプレクサは、X₀-X₃またはY₀-Y₃からの上
位ビツトがアクセスされている時にはマルチプレクサ35
aからの出力を常に通し、他の時にはマルチプレクサ40
はマルチプレクサ35bからの出力を選択する。マルチプ
レクサ40からの出力は論理ゲート42への１つの入力であ
る。この論理ゲートはマルチプレクサ40からの16ビツト
出力またはゼロの16ビツトを通す。これに関連して、Da
taInのビツトがマルチプレクサ36を通されてラスタオフ
セツトレジスタ47内のレジスタ、X/Y座標レジスタ37内
のレジスタ、またはクリツプ座標レジスタ39内のレジス
タへ直接ローデイング（絶対ローデイング）される時
に、ゼロが論理ゲート42により常に強制される。第３図
には、次の機能を行う論理回路44,46も示されている。
下位の16ビツト加算が行われると、アンドゲート44の出
力が低くされて、加算器31へ「０」の桁上げ入力を行
う。この加算の桁上げ出力はフリツプフロツプ46に保持
される。上位16ビツトの加算中は、フリツプフロツプ46
の出力は、加算器31の桁上げ入力に対してアンドゲート
44によりゲートされる。この組合わせにより、１サイク
ル32ビツト加算に等しい２サイクル32ビツト加算が行わ
れる。

加算器31と、ラスタオフセツトレジスタ41と、X/Y座標
レジスタ37と、クリツプ座標レジスタ39と、テストウイ
ンドウ制御器45と、比較論理および結果記憶装置47との
動作は、ローデイング制御状態マシン33と比較論理状態
マシン49により調整される。比較論理状態マシン49はデ
ータがパイプライン内を流れるようにそれらの機能ブロ
ツクを動作させる。したがつて、ローデイング制御状態
マシン33と比較論理状態マシン49からの制御線の全てを
示しているわけではないが、ローデイング制御状態マシ
ン33と比較論理状態マシン49について以下に行う説明か
ら、詳細は当業者にとつて明らかであろう。

X/Y座標レジスタ37 第４図を参照して、X/Y座標レジスタ37は、表示すべき
物体の（X₀-Y₀）−（X₃,Y₃）頂点を格納する１組の16ビ
ツトレジスタである。各Ｘ座標の上位16ビツトを格納す
るために１つの16ビツトレジスタが用いられ、各Ｘ座標
の下位16ビツトを格納するために別の16ビツトレジスタ
が用いられる。同様に、Ｙ座標の上位と下位16ビツトが
それぞれ別の16ビツトレジスタに格納される。それらの
レジスタは、X₀座標の下位16ビツトを表すX0Lとして、
およびX₀座標の上位16ビツトを表すX0Uとして、第４図
に示されている。レジスタX1L〜X3LとX1U〜X3UはX₁〜X₃
座標の下位と上位の16ビツトをそれぞれ表す。同様に、
レジスタY0L〜Y3LとY0U〜Y3Uは物体のY₀〜Y₃座標の下位
と上位の16ビツトをそれぞれ格納する。X0,Y0等は対応
するレジスタ対すなわちX0U,X0L,とY0U,Y0Lに格納され
る32ビツト値を意味する。

各レジスタ対（X0L,Y0L）〜（X3L,Y3L）は、対応するＸ
レジスタまたはＹレジスタを選択するために用いられる
マルチプレクサ対へ結合される。たとえば、レジスタX0
LとY0Lはマルチプレクサ61aと61bへ結合される。ローデ
イング制御状態マシン33は、Ｘ座標について操作する
か、Ｙ座標について操作するかに応じて、レジスタX0L
またはY0Lからの入力を選択することをマルチプレクサ6
1aに指令する信号を発生する。各マルチプレクサ62aと6
2b〜64aと64bは、レジスタ対（X1L,Y1L）〜（X3L,Y3L）
からのデータに対してそれぞれ同じように動作する。マ
ルチプレクサ61a〜64aからの出力はマルチプレクサ35b
へ供給され、マルチプレクサ61b〜64bからの出力は比較
論理および結果記憶装置47へ供給される。

全て０全て１と記されているブロツク67,69,71,73は、
それの対応するX,Y座標対の上位18ビツトが全て０であ
るか、全て１であるかを調べる論理回路である。18ビツ
トのうちの16ビツトはレジスタ（X0U,Y0U）〜（X3U,Y3
U）から供給され、17番目と18番目のビツトはレジスタ
群（X0L,Y0L〜X3L,Y3L）中の対応するレジスタの上位２
ビツトから供給される。図示を不必要に複雑にしないよ
うにするために、17番目と18番目のビツトの入力は第４
図には示されていない。マルチプレクサ対61a,61b〜64
a,64bと同様にＸ座標またはＹ座標を選択するマルチプ
レクサ75〜78へレジスタ対（X0U,Y0U）〜（X3U,Y3U）が
それぞれ入力される。マルチプレクサ75〜78からの出力
がマルチプレクサ35aへ供給される。各論理ブロツク67
〜73に対応するレジスタの上位18ビツトが全て０または
全て１であれば、各論理ブロツク67〜73からの４ビツト
出力の１つはおのおの「１」であり、その他の場合には
各４ビツトは０である。ブロツク67〜73からの４個の４
ビツト出力が状態発生論理51へ入力される。

クリツプ座標レジスタ39 第５図に示すように、クリツプ座標レジスタは４つのレ
ジスタXClipMin,XClipMax,YClipMin,YClipMaxとマルチ
プレクサ81a,81b,83a,83bとを有する。前記レジスタに
同じ名称で格納される値XClipMin,XClipMax,YClipMin,Y
ClipMaxは現在活動しているウインドの左、右、上、下
をそれぞれ定める。それらの値はCPUにより発生されて
加算器31へ入力される。この加算器は、レジスタXClipM
in,XClipMax,YClipMin,YClipMaxへ上記のようにロード
するためのそれらの値に１を加える。ローデイング制御
状態マシン33と比較制御状態マシンによりそれぞれ発生
される制御信号に応じて、一方ではマルチプレクサ81a
と83a、他方ではマルチプレクサ81bと83bは、XClipMin
とXClipMax、またはYClipMinとYClipMaxを選択する。マ
ルチプレクサ81a,83aからの値はマルチプレクサ35へ送
られ、マルチプレクサ81bと83bからの値は比較論理およ
び結果記憶装置47とテストウインドウ制御器45へ送られ
る。

ラスタオフセツトレジスタ41 第６図に示すように、ラスタオフセツトレジスタ41は２
つのレジスタXRasOff,YRasOffとマルチプレクサ53を有
する。前記レジスタに同じ名で格納される値XRasOffとY
RasOffは、X/Y座標レジスタ37内の４組の各X,Y座標に格
納する前に、（希望時に）DataInへ加えるＸとＹのオフ
セツトをそれぞれ定める。それらの値は、XRasOffとYRa
sOffに格納するために、CPUにより発生される。ローデ
インク制御状態マシン33により発生された制御信号に応
じてマルチプレクサ53はXRasOffまたはYRasOffを選択す
る。マルチプレクサ53により選択された値はマルチプレ
クサ35へ送られる。

テストウインドウ制御器45 次に、第７図を参照してテストウインドウ制御器45につ
いて説明する。CPUは値testXValとtestYValを発生す
る。それらの値は所定の距離だけ、すなわち、画素数だ
け、現在活動中のクリツピングウインドウの上と下（te
stYValに対して）、および右と左（testXValに対して）
にずれている。すなわち、表示器上の与えられたウイン
ドウに対して、実際のクリツプウインドウを囲むテスト
ウインドウを定めるΔＸとΔＹがある。このテストウイ
ンドウの目的は、そうすることが有利である時に、クリ
ツピングウインドウの外側にある物体の場所または物体
の部分を計算するためのハードウエアの必要性をなくす
ことである。

４ビツト値testXValとtestYValは４ビツトレジスタtest
XとtestYにそれぞれ格納される。ローデイング制御状態
マシン33により発生された信号MUX Enableにより決定さ
れるように、Ｘ座標とＹ座標のいずれが操作されるかに
応じて、レジスタtestXとtestYの一方をマルチプレクサ
91が選択する。マルチプレクサ91の出力は減少器93と増
加器95へ入力される。減少器93は第２の入力として値XC
lipMinまたはYClipMinを有し、増加器95は第２の入力と
して値XClipMaxまたはYClipMaxを有する。減少器と増加
器が第２の入力として上記値XClipMinまたはYClipMin、
YClipMaxまたはYClipMaxのいずれを有するかは、ローデ
イング制御状態マシン33により発生された信号MUX Enab
leにより決定されて、Ｘ座標とＹ座標のいずれが操作さ
れるかに依存する。減少器93と増加器95により発生され
た出力はそれぞれXTestMin,YTestMinおよびXTestMax,YT
estMaxと呼ばれる。減少器93は、２の（testX−１）乗
と２の（testY−１）乗に等しい値をXClipMinとYClipMi
nからそれぞれ差し引くことにより、値XTestMinとYTest
Minを形成する。同様に、増加器95は、２の（testX−
１）乗と２の（testY−１）乗に等しい値をXClipMaxとY
ClipMaxにそれぞれ加えることにより、値XTestMaxとYTe
stMaxを形成する。

ローデイング制御状態マシン33および指標論理43 ローデイング制御状態マシン33は制御信号MUX Enable
と、Indexと、Register Enableを発生する。MUX Enable
は１組の制御信号であつて、そのうちの１つは、ラスタ
オフセツトレジスタ41と、X/Y座標レジスタ37と、クリ
ツプ座標レジスタ39とに含まれている各種のマルチプレ
クサにそれぞれのＸ入力またはＹ入力を選択させる。第
２の制御信号は、ラスタオフセツトレジスタ41、X/Y座
標レジスタ37、またはクリツプ座標レジスタ39からの入
力の１つをマルチプレクサ35に選択させる。Indexは、
指標論理43内の指標レジスタを、各値0,1,2の間で１だ
け増加させ、値が３であるとすると、０（モジュロ４）
にリセツトする。Register Enableは１組の制御信号で
あつて、ラスタオフセツトレジスタ41と、X/Y座標レジ
スタ37と、クリツプ座標レジスタ39とに含まれている各
レジスタに１つの制御信号が対応する。各制御信号は各
レジスタが16ビツト値を加算器31からの線へロードでき
るようにする。

次に、ロード制御状態マシン33および指標論理43の動作
を例について説明することにする。この例の説明から実
施の詳細が明らかである。先に述べたように、描くべき
映像は、四対の頂点（X₀,Y₀）〜（X₃,Y₃）を有する１つ
または複数の物体で構成されるものと定義される。物体
というのは点、線、三角形、長方形すなわち四辺形とす
ることができる。点の場合には四対の頂点は等しい。直
線では独特の頂点が二対ある。四辺形は４個の独特の頂
点を有する。長方形は四辺形の特殊な場合であつて、た
だ２つの独特のＸ座標とＹ座標がある（長方形は対角線
上で向き合う隅を定める一対の頂点により定めることが
できる。三角形では三対の独特の頂点があるだけであ
る。

指標値は、定められる物体の種類を基にしてどのレジス
タを動作可能とするかを指定する。正しい動作を行わせ
るためにはＹの値がＸの値に先行する。長方形を除き、
Ｘ値が適切なレジスタにロードされた後で指標レジスタ
が増加させられる。長方形では、Ｘ値とＹ値の後で指標
レジスタが増加させられる。これに関連して、下の表は
各種類の物体について、各指標レジスタ値に対して動作
可能状態にされるＸレジスタを示す。示していないが、
動作可能状態にされたＹレジスタは動作可能状態にされ
たＸレジスタに対応する。

第Ｉ表からわかる重要な点は、指標レジスタにより示さ
れた座標が常に書かれることである。書込みの種類
（点、線、三角形等）はどれだけの数の以後のレジスタ
（モジユロ４）も書込まれるかを示す。たとえば、線Ｘ
書込みが受けられる時に指示が２であるとすると、３つ
のレジスタが書込まれる、すなわち、X2,（X2＋１）モ
ジユロ４および（X2＋２）モジユロ４またはX2,X3,X0で
ある。Ｙへの四辺形書込みはY2に影響を及ぼすだけであ
る。

下記の例１〜３は物体を定める時の指標レジスタの役割
を説明するものである。この例の各線は意図する書込み
オペレーシヨンと、座標レジスタのローデイングを支配
するためにローデイング制御状態マシンにより利用され
る指標レジスタ値と、書込みの後で座標レジスタに格納
されている値と、書込みサイクルが終つた後の指標値と
を示す。書込み指令のためのニモニツクは点書込みを示
すためのPntXまたはPntYと、線書込みのためのLineXま
たはLineYと、三角形書込みのためのTriXおよびTriY
と、四辺形書込みのためのQuadXおよびOuadYと、長方形
書込み動作のためのRectXおよびRectYである。各書込み
指令により識別される実際の書込み動作は、後で説明す
るように、実際にはマルチクロツクサイクル動作であ
る。しかし、それらの例に対しては、指令の実行時間は
関連しない。

それらの例の解釈を明らかにする手段として、最初のも
のについて説明する。この説明から例２と３の解釈が明
らかである。

PntY（６）指令を受けた時に、全ての座標レジスタは値
「０」を含み、指標は「１」に等しい。PntY（６）指令
は、値６の点をＹ座標レジスタにロードすべきであるこ
とを述べる。指標は１であるから、入来値（６）をY1,Y
2,Y3,Y0に格納すべきことを第Ｉ表は示す。それから、
次に受けた指令は、点３をX1,X2,X3,X0にロードするこ
とを述べる。このように、指標された全てのＸ座標を書
込んだ後で、書込みサイクルが終つた時に指標が増加さ
せられる（モジユロ４）。次の書込み指令はLineY
（９）である。このロードに対する指標は２で、第Ｉ表
はY2,Y3,Y0への９のローデイングを示す。この例に対す
る最後の書込み指令はLineX（７）である。第Ｉ表はX2,
X3,X0への７のローデイングを示し、その後で指標レジ
スタが再び増加させられる。座標レジスタの最後の状態
は２つの独特の頂点（（7,9）における３個の頂点およ
び（3,6）における１個の頂点）を識別する。幾何学的
には、これは、意図したように端点が（7,9）と（3,6）
である線である。

例１線（3,6）（7,9）を指定する。

例２三角形（1,5）（9,3）（4,6）を指定する 例３長方形（0,7）（8,7）（8,1）（0,1）を指定する 例１においては、初めの座標を受けた時には指標レジス
タは任意に１であるが、指標論理43中の指標レジスタ
を、CPUにより指令された時にDataInに置かれた値を基
にして初期化できる。（しかし、本発明の正しい動作
は、ローデイングシーケンスが開始された時に指標レジ
スタの初期値とは完全に独立していることに注目する値
打がある。）この例においては、この回路の動作をあい
まいにしないようにXRasOffとYRasOffは値０を含むと仮
定もする。

ローデイング制御状態マシン33は比較状態マシン49とと
もにパイプライニング動作を制御する。このパイプライ
ニング動作は、上記の種々のレジスタにローデイングす
ることに加えて、比較論理および結果記憶装置47と状態
発生論理51を正しく動作させるために必要なレジスタと
対応するマルチプレクサの選択の制御も行う。また、本
発明のラスタオフセツト性能を利用しないことを希望す
る時は、比較論理および結果記憶装置47により比較を行
う前に、ＸとＹの座標レジスタに格納するために０を入
来データに加えさせる必要がある。

これに関連して、ローデング制御状態マシン33と比較論
理状態マシン49により発生されたMUX Enable制御信号と
Register Enable制御信号を、第９図に示されているタ
イミング順序表と、入れられた各Ｙ座標に対して座標ス
テージング部15により行われる処理の順序を示す下のリ
ストとから確かめることができる。

1.Y座標をDataInに受ける 2.a）YRasOff（下位16ビツト） 又はｂ）（指標−１）により指されたY0L〜Y3Lの下位16
ビツト又はｃ）０ に受けたＹ座標の下位16ビツトを加える。

3.a）YRasOff（上位16ビツトまで符号が拡張された） 又はｂ）（指標−１）により指されたY0H〜Y3Hの上位16
ビツト 又はｃ）０ に受けたＹ座標の上位16ビツトを加え、ステツプ２の結
果を他のＹ座標と比較する 4.ステツプ２の結果をYClipMin,YTestMin,YClipMax,YTe
stMaxと比較し、ステツプ２と３の結果の上位18ビツト
が全部１および全部０であるかを調べる。

上のステツプ２と３において、選択ａ）,b）またはｃ）
は次のようにして行われる。指標レジスタへの非相対的
書込み（PNT,LINE,TRI,QUAD,RECT）に対しては選択ａ）
が選択される。指標レジスタへの相対的に書込み（RELP
NT,RELINE,RELTRI,RELQUAD,RELRECT）に対しては選択
ｂ）が選択される。他の全ての書込みは選択ｃ）を選択
する。Ｘ座標のローデイングは同じ流れをたどる。

前記の諸制約と諸定義を心に留めて、指標論理43内の指
標レジスタ値が「01」で、第４図を参照して先に述べた
レジスタ（X0,Y0）〜（X3,Y3）が全て０であると仮定す
ると、例１におけるようにＸとＹの座標が（3,6）（7,
9）である端部点を持つ線を定めるようにレジスタにロ
ードするために下記の事象系列が起る。

クロツクサイクル０においては、指令書込みPntY（６）
が値６をDataInに置き、レジスタアドレスをローデイン
グ制御状態マシン33に入力させて、入来データがＹ点で
あることを示す値を含ませる。クロツクサイクル１にお
いては（第３図を参照して）、マルチプレクサ36がData
In上の下位16ビツトを選択することを命令され、マルチ
プレケクサ35（すなわち、マルチプレクサ35aと35b）と
40および論理ゲート42がYRasOffの下位16ビツトを通す
ことを指令される。したがつて、クロツクサイクル１の
間は、加算器31がマルチプレクサ36と論理ゲート42から
の出力を加え合わせて、それの結果をそれの出力端子に
置く。クロツクサイクル１が終ると、レジスタY0L〜Y3L
が動作可能状態にされ、加算器31からの値、すなわち、
DataInの上にあつた値６の下位ビツトを表す６がロード
される。クロツクサイクル２においては、マルチプレク
サ36がDataIn上の上位16ビツトを選択することを命令さ
れ、マルチプレクサ35,40と論理ゲート42がYRasOffの符
号が拡張された上位16ビツトを通すことを命令される。
このように、クロツクサイクル２の間は、加算器31はマ
ルチプレクサ36と論理ゲート42からの出力を加え合わせ
て、その和をそれの出力端子に置く。クロツクサイクル
２が終ると、レジスタY0H〜Y3Hが動作可能状態にされ、
加算器31の出力端子からの値がロードされる。サイクル
３においては、指令書込みPntX（３）が値３をDataInに
置いて、レジスタアドレスをローデイング制御状態マシ
ン33に入力させて、入来データがＸ点であることを示す
値を含ませる。また、クロツクサイクル３においては、
マイクロプロセツサ36はDataIn上の下位16ビツトを選択
することを命令され、マルチプレクサ35と40および論理
ゲート42はXRasOffの下位16ビツトを通すことを命令さ
れる。クロツクサイクル３の間は、加算器31はマルチプ
レクサ36と論理ゲート42からの出力を加え合わせ、その
和をそれの出力端子に置く。クロツクサイクルが終る
と、レジスタX0L〜X3Lが動作可能状態にされ、加算器31
からの値、すなわち、DataInの上にあつた値３の下位ビ
ツトを表す３がロードされる。クロツクサイクル４にお
いては、マルチプレクサ36はDataIn上の上位16ビツトを
選択することを命令され、マルチプレクサ35,40と論理
ゲート42はXRasOffの符号に拡張された上位16ビツトを
通すことを命令される。クロツクサイクル４において
は、加算器11はマルチプレクサ36と論理ゲート42からの
出力を加え合わせ、その和をそれの出力端子に置く。ク
ロツクサイクル４の間は、レジスタX0H〜X3Hが動作可能
状態にされ、加算器31の出力端子から値がロードされ、
指標レジスタが増加させられる。クロツクサイクル５に
おいては、指令書込みLineY（９）が値９をDataInに置
き、レジスタアドレスをローデイング制御状態マシン33
に入力させて、入来データがＹ線であることを示す値を
含ませる。クロツクサイクル５においては、マルチプレ
クサ36はDataIn上の下位16ビツトを選択することを命令
され、マルチプレクサ35,40と論理ゲート42はYRasOffの
下位16ビツトを通すことを命令される。クロツクサイク
ル５の間は、加算器31はマルチプレクサ36と論理ゲート
42の出力を加え合わせ、その和をそれの出力端子に置
く。クロツクサイクル５が終わると、レジスタY2L,Y3L,
Y0Lが動作可能状態にされて、加算器31からの値、すな
わち、DataIn上にあつた値９の下位ビツトを表す９をロ
ードされる。クロツクサイクル６においては、マルチプ
レクサ36はDataIn上の上位16ビツトを選択することを命
令され、マルチプレクサ35,40と論理ゲート42はYRasOff
の符号拡張された上位16ビツトを通すことを命令され
る。クロツクサイクル６においては、加算器31はマルチ
プレクサ36と論理ゲート42からの出力を加え合わせ、そ
の和をそれの出力端子に置く。クロツクサイクル６の間
は、レジスタY2H,Y3H,Y0Hが動作可能状態にされ、加算
器31の出力端子から値がロードされる。クロツクサイク
ル７においては、指令書込みLineX（７）が値７をDataI
nに置き、レジスタアドレスをローデイング制御状態マ
シン33へ入力させて、入来データがＸ線（すなわち、線
の書き込み指令用のＸ座標値）であることを示す値を含
ませる。同様にして、レジスタX2L,X3L,X0Lが最終的に
動作可能にされて値７をロードする。この後で、先に述
べたように、指標レジスタが２から３へ増加させられ
る。他の物体に対してX/Y座標レジスタへのローデイン
グは上記と同じパイプライン計画に従う。三角形と四辺
形についての例が先の例２と３に与えられている。同様
にして、四辺形物体もロードされる。

ラスタオフセツトレジスタ41とクリツプ座標レジスタ39
が先に述べたX/Y座標レジスタ37と同様にしてロードさ
れるが、論理ゲート42は各加算サイクルに対して０をロ
ードすることを強制される（すなわち、絶対ローデイン
グ）。

本発明は、指標論理43内の指標レジスタを用いることに
より、物体の写しを表示する効率的な機構を提供する相
対アドレツシングも行う。相対アドレツシングは次の例
により最もよく説明される。三角形の３つの頂点を
（X₀,Y₀），（X₁,Y₁），（X₂,Y₂）と定めることができ
る。表示器上の種々の場所にその物体を50回複製するた
めには、150対のX,Y座標を格納する必要がある。相対ア
ドレツシングを用いて、１つの頂点が原点（X₀,Y₀）と
して定められ、第２の頂点と第３の頂点が前の頂点から
のずれとして定義される。すなわち、ΔX₀₁，ΔY₀₁，Δ
X₂₃，ΔY₂₃。物体を50回複製するために、格納する必要
がある全ては、各複製に対して２つのオフセツト対と新
しいX₀,Y₀である（すなわち、全部で物体の50個の原点
プラス２つのオフセツト対）。

これは、本発明においては、X/Y座標レジスタ37の中の
レジスタ対の１つに、索引されたローデイングスタイル
（すなわち、PntY,PntX）を用いて原点座標対頂点をま
ず格納することにより行うことができる。次に２つのオ
フセツト頂点が、指標レジスタの現在の値により指され
ている頂点に対して格納される。これは、レジスタのロ
ーデイングの前にDataInへ加える（指標−１）により指
された頂点を選択することにより行われる。（指標−
１）により表されている頂点は、書込みの種類（PNT,LI
NE等）とは無関係に、以前に索引された書込みにロード
されることを保障され、したがつてその頂点は、それか
ら相対的なオフセツトが適用される頂点である。

比較論理および結果格納論理47 次に、比較論理および結果格納論理47を第７図と第８図
を参照して説明する。比較論理および結果格納論理47は
マルチプレクサ101,103,105,107,109（第７図）と、比
較器121〜124と、マルチプレクサ131〜146と、レジスタ
R1〜R44（第８図）とを有する。

レジスタR1〜R44は、第II表に示すように、比較器121〜
124の動作結果を格納する。

第II表 R1 X0:XClipMin R23Y0:YClipMin R2 X0:XTestMin R24Y0:YTestMin R3 X0:XClipMax R25Y0:YClipMax R4 X0:XTestMax R26Y0:YTestMax R5 X1:XClipMin R27Y1:YClipMin R6 X1:XTestMin R28Y1:YTestMin R7 X1:XClipMax R29Y1:YClipMax R8 X1:XTestMax R30Y1:YTestMax R9 X2:XClipMin R31Y2:YClipMin R10X2:XTestMin R32Y2:YTestMin R11X2:XClipMax R33Y2:YClipMax R12X2:XTestMax R34Y2:YTestMax R13X3:XClipMin R35Y3:YClipMin R14X3:XTestMin R36Y3:YTestMin R15X3:XClipMax R37Y3:YClipMax R16X3:XTestMax R38Y3:YTestMax R17X0:X1 R39Y0:Y1 R18X0:X2 R40Y0:Y2 R19X0:X3 R41Y0:Y3 R20X1:X2 R42Y1:Y2 R21X1:X3 R43Y1:Y3 R22X2:X3 R44Y2:Y3 第II表において、１ビツト結果を格納するXClipMin/Ma
x,YClipMin/Max,XTestMin/Max,YTestMin/Maxを含む比較
を除き、指示されたレジスタは、指示された２つの値の
間の比較の２ビツト結果を格納する。コロンの左側の値
がコロンの右側の値より大きいとすると、対応するレジ
スタに格納されている２進値は「10」であり、コロンの
左側の値がコロンの右側の値より大きいとすると、対応
するレジスタに格納されている２進値は「01」であり、
２つの値が等しければ、対応するレジスタに格納されて
いる２進値は「00」である。XClipMin,YClipMin,XTestM
in,YTestMinに対しては、比較された座標が小さいと
「１」が格納され、他の場合には「０」が格納される。
XClipMax,YClipMax,XTestMax,YTestMaxに対しては、比
較された値が大きいと「１」が格納され、他の場合には
「０」が格納される。

マルチプレクサ101,103,105,107,109への入力はX/Y座標
レジスタ、すなわち、X0L,Y0L〜X3L,Y3Lと、クリツプ座
標レジスタ39、すなわち、XClipMin,YClipMinおよびXCl
ipMax,YClipMaxと、テストウインドウ制御器45、すなわ
ち、XTestMin,YTestMin,XTestMax,YTestMaxとからであ
る。もちろん、任意の時刻においては、前記したよう
に、マルチプレクサ101,103,105,107への入力は、比較
制御状態マシン49により発生されたMUX Enable信号を基
にして、Ｘ値またはＹ値である。

比較器121はマルチプレクサ101の出力とマルチプレクサ
109の出力を比較する。同様に、比較器122〜124は、一
方ではマルチプレクサ103,105,107の出力を比較し、他
方ではマルチプレクサ109の出力を比較する。比較器121
〜124の出力はマルチプレクサ131〜146へ入力される。
それらのマルチプレクサは適切なデータをレジスタへ送
つて下記のようにロードさせる。

比較器121の出力端子はマルチプレクサ131〜135,139,14
3へ接続される。それらのマルチプレクサは、第８図と
下の第III表に示すように、Ｘ値に対してはレジスタR1,
R2,R3,R4,R5,R9,R13,R17,R18,R19をロードするために用
いられ、Ｙ値に対してはレジスタR23,R24,R25,R26,R27,
R31,R35,R39,R40,R41をロードするために用いられる。
第III表において、A,B,C,Dはそれぞれ比較器121,122,12
3,124を指す。

比較器122の出力端子はマルチプレクサ132,135,136,13
7,138,140,144へ接続される。それらのマルチプレクサ
は、第８図と下の第III表に示すように、Ｘ値に対して
はレジスタR2,R5,R6,R7,R8,R10,R14,R17,R20,R21をロー
ドするために用いられ、Ｙ値に対してはレジスタR24,R2
7,R28,R29,R30,R32,R36,R39,R42,R43のために用いられ
る。

比較器123の出力端子はマルチプレクサ133,137,139,14
0,142,145へ接続される。それらのマルチプレクサは、
第８図と下の第III表に示すように、Ｘ値に対してはレ
ジスタR3,R7,R9,R10,R12,R15,R18,R20,R22をロードする
ために用いられ、Ｙ値に対してはレジスタR25,R29,R31,
R37,R40,R42,R44をロードするために用いられる。

比較器124の出力端子はマルチプレクサ134,138,142,14
3,144,145,146へ接続される。それらのマルチプレクサ
は、第８図と下の第III表に示すように、Ｘ値に対して
はレジスタR2,R8,R12,R13,R14,R15,R16,R19,R21,R22を
ロードするために用いられ、Ｙ値に対してはレジスタR2
6,R30,R34,R35,R36,R37,R38,R41,R43,R44をロードする
ために用いられる。

行われて、格納された比較は、サポートされている動作
（DRAW、四辺形表示、またはBLITとしても知られてい
る）を正しく実行し、かつ正しいクリツピングを行うた
めに、座標シーケンシングブロツク17と機能アドレツシ
ングブロツク19により求められているものである。

比較制御状態マシン49 比較制御状態マシン49は、比較論理および結果記憶装置
内の各種の比較器、マルチプレクサおよびレジスタを動
作可能状態にする論理である。比較制御状態マシン49に
よる座標レジスタとクリツピングレジスタの絶対ローデ
イングのための真理値表が、クロツクサイクル０と１に
対して第III表に示されている。比較器121〜124には記
号A,B,Cがそれぞれ付けられている。第III表は各入力X0
L〜X3L,XClipMin,XClipMax,XTestMin,XTestMaxに対する
各比較器121〜124の出力を示すものである。これに関連
して、第８図はマルチプレクサ101,103,105,107の出力
が比較器121〜124の一方の側へ入力され、比較器109の
出力が他の側へ入力されることを示す。矛盾がないよう
にするためには、他の順序（たとえばX1Lの比較をX0Lに
格納する）ではなく、X0Lの比較をX1Lへ、X1Lの比較をX
2Lへ、X2Lの比較をX3Lへ格納する等の必要がある。この
理由から、「逆」欄が「YES」の時には、比較器121〜12
4からの出力が逆にされる。これはマルチプレクサ131〜
146の右側入力により取扱われる。指示された比較器121
〜124の出力が指示されているマルチプレクサ131〜146
の左側へ直接入力される。マルチプレクサの右側の入力
端子は指示されている比較器からの２ビツト出力を逆の
ビツト順で受ける。したがつて、「逆」欄は、絶対座標
ロードのためのマルチプレクサ131〜146に対するMUX選
択線についての真理値表となる。

第III表の結果がY0L〜Y3L,YClipMin,YClipMax,YTestMi
n,YTestMaxに対して同様なやり方で繰返えされる。第９
図はDataInにおける信号の相対的なタイミングと、ラス
トオフセツトレジスタ41,X/Y座標レジスタ37,クリツプ
座標レジスタ39および比較論理および結果記憶装置によ
り行われるレジスタローデイングとを示す。

比較制御状態マシンは、先に説明したように、書込みサ
イクルに関連する指標レジスタ値と第IV表を用いて、指
標づけられたローデイングを支持する。指標レジスタ値
により指されたレジスタは、指標づけられた書込みの種
類とは無関係に常に書込まれるから、その座標への単一
レジスタ書込みを仮定して、MUX101,103,105,107に対す
る適切なMUX Enableが比較制御状態マシンにより選択さ
れる。たとえば、指標が３であるＸへの長方形書込みを
受けたとすると、比較論理はX3への明らかな書込みが受
けられたかのように動作し、要求に応じてX3と（X0L,X1
L,X2L,XClipMin,XClipMax,XTestMin,XTestMax）との比
較を行う。レジスタの絶対ローデイングと指標づけられ
た（または相対的に指標づけられた）ロードの間の違い
は、指標づけられる場合には、比較論理および結果記憶
装置47内の２つ以上の座標記憶装置レジスタを、比較結
果を受けることができるようにでき、マルチプレクサ13
1〜146のためのマルチプレクサ選択が、第III表ではな
くて第IV表に従つて発生される。

指標が３である長方形Ｘ書込みの以前の例においては、
比較レジスタ（第II表または第８図参照）R1〜R3,R13〜
R16,R17〜R19,R21〜R22が書込まれる。次のレジスタ対
が同じ個々の比較結果を格納する：（R17,R21），（R1
8,R22），（R1,R13），（R2,R14），（R3,R15），（R4,
R16）。

状態発生論理51 状態発生論理51は制御信号HW/SW,UP/R−to−L,HID/VIS
を発生する。HW/SWは、動作を本発明のハードウエアに
より、またはソフトウエアにより行うことを示す２ビツ
ト信号である。UP/R−to−Ｌは、動作を上から下へ、下
から上へ、右から左へ、左から右へのいずれで処理すべ
きかを示す２ビツト信号である。HID/VISは、描くべき
物体が隠されているかどうか、すなわち、活動状態にあ
るクリツプウインドウのうしろにあるか、見えるかを示
す２ビツト信号である。それらの信号を発生するため
に、状態発生論理51が、Ｘ座標に対するレジスタR1〜R2
2と、Ｙ座標に対するレジスタR23〜R44と、X/Y座標レジ
スタ37からの上位18ビツトが全て１および全て０である
ことを示す４個の４ビツト信号とを入力として受ける。
次に、状態発生論理51により行われる論理動作について
の真理値表である第10図乃至第14図を参照して、状態発
生論理51が前記制御信号をどのようにして発生するかに
ついて説明する。第10図乃至第14図に示す真理値表を実
現するために必要な論理回路は当業者にとつては周知で
ある。

第10図はX0座標（X0LとX0H）のための比較結果を用いる
真理値表である。X1〜X3とY0〜Y3の座標に対する比較結
果を利用する真理値表は、それらの座標を置き換え、Ｙ
座標に対して、XClipMin,XClipMax,XTestMin,XTestMax
の代りに、YClipMin,YClipMax,YTestMin,YTestMaxを用
いる。表の右側は入力、左側は出力である。表におい
て、記号「−」はなし、０と!0は、それぞれ、バスビツ
ト値が全て１、または全てが１でないことを意味する
（X/Y座標レジスタ37から）、Ｚと!Zは、それぞれ、バ
スビツト値が全て０、または全てが０でないことを意味
する（X/Y座標レジスタ37から）。「X0 inside2¹⁴」
は、32ビツトX0座標を15ビツトで表現できることを意味
する。「X0 inside Clip」は、X0がクリツプウインドウ
の境界の上または内側にあることを意味する。「X0 ins
ide test」は、X0がテストウインドウＸの境界の上また
は内側にあることを意味する。出力「X0＜XClipMin」，
「X0＜XTestMin」，「X0＞XClipMax」，「X0＞XTestMa
x」は帰還され、入力として用いられる。出力を形成す
るために、水平行上の入力が一緒に論理積をとられ、列
における出力が一緒に論理和をとられる。したがつて、
たとえば第10図の初めの２行を参照して、X0〔31〕（す
なわち、それの符号ビツト）is 0 AND X0〔30:14〕（す
なわち、それの上位ビツト14−30）が全て０で、0R X0
〔31〕is 1 AND X0〔30:14〕が全て１であると、X0は2
¹⁴の内側である。同様に、第10図の最後の行を参照し
て、X0＜XTestMin is 0（すなわち、誤り）AND X0＞XTe
stMax is 0であれば、X0はテストウインドウの内側であ
る。

第11a図と第11b図は、４つの各Ｘ頂点と４つの各Ｙ頂点
の間の比較を利用する真理値表である。第10図の場合と
同様に、水平入力行上の値が一緒に論理積をとられ、そ
れの結果は論理１（真）または０（偽）であり、指示さ
れた出力（上、下、右、左を除く）がそれの対応する列
の論理和をとることによつて形成される。0,1,2,3とし
てそれぞれ示されている出力上、下、右、左は次のよう
に解釈される。値0,1,2または３はX0〜X3またはY0〜Y3
のどの座標が最大（上）、最小（下）、最も右側（右）
および最も左側（左）であるかを指定する。入力側の記
号＜，＞,E,L,Gは、指定された結果が、それぞれ、より
小さい、より大きい、等しい、より小さいか等しい、お
よびより大きいか等しい、ことを示す。

出力の意味は表により定められるが、以下に、指示され
ている出力が何を意味するかを言葉で述べる。

illegal−四対の頂点により定められている物体を通つ
て水平線が引かれるとすると、その線は２つまたはそれ
以上の縁部と交差することを意味する。蝶ネクタイを形
成する物体はillegalを真にする物体の例である。

horiz−４つの頂点の全てが同じＹ値を有することを意
味する。

vert−４つの頂点の全てが同じＸ値を有することを意味
する。

rect−４つの座標で定められる物体が長方形を形成する
ことを意味する。

line−４つの座標で定められた物体が線を形成すること
を意味する。

EQ_01 頂点０が頂点１に等しいことを意味する（同じ
点を定める）。

EQ_12 頂点１が頂点２に等しいことを意味する（同じ
点を定める）。

EQ_23 頂点２が頂点３に等しいことを意味する（同じ
点を定める）。

EQ_3 頂点３は頂点０に等しいことを意味する（同
じ点を定める）。

第12a図乃至第12d図は、４個のＸ頂点および４個のＹ頂
点とクリツピング境界の間の比較を利用する真理値表を
示す。入力である上、下、右、左は第11a図と第11b図の
真理値表からである。出力である、上が見える、下が見
える、右が見える、左が見えるは１（すなわち、真）で
あり、４つの座標対により定められる物体はクリツプウ
インドウの内側である。囲みクリツプが１であると、物
体は外側であるが、クリツプウインドウを囲む。隠すは
四辺形だけに適用でき、４個の頂点の全てがクリツプウ
インドウの右、左、上または下であることを示す。hidd
en_01（BLIT SRC長方形を指す）とhidden_23（BLIT DES
T長方形を指す）はBLITに対して同様な意味を持つ。

第13図は４つのＸ頂点および４つのＹ頂点とテストウイ
ンドウ境界の間の比較を利用する真理値表を示す。出力
「テスト内の上」と「テスト内の下」は、真の時は、物
体の縁部がテストウインドウの上と下の境界内にそれぞ
れあることを示す。

第14図は、信号blit r−to−1,blit upと、draw r−to
−１およびdraw upを発生することにより、ページ交差
と、クリツプされた画素の処理とを最少にするために、
物体を描く向きまたはBLITを行う向きを示す真理値表で
ある。それらの信号は第２図に示す信号である描く向き
を含む。本発明のこの面についてのこれ以上の詳細につ
いては、1989年１月13日付の出願に係る米国特許第5,07
9,545号を参照されたい。

第10図乃至第14図に示す真理値表を基にして、状態発生
論理51は第１図に示す信号HW,SW,HID,VISを次のように
して発生する。

ここに、BLIT_SRC_CHKはCPUからの２ビツト値であつ
て、元の長方形とクリツピングウインドウの関係を考え
たい時に「10」へセットされる。これが必要な理由は、
本発明を利用できる各種のグラフイツクスソフトウエア
が、SRC長方形とクリツピング境界の処理について一貫
しているからである。この理由から、BLIT SRC長方形ク
リツプ検査をソフトウエアが選択可能なオプシヨンとし
て残した（BLIT−SRT−CHK＝01がSRCクリツプ検査を不
能にし、BLIT−SRC−CHK＝10がSRCクリツプ検査を不能
にする）。

SW＝NOT HW HID＝hid_23 VIS＝NOT hid_23 四辺形物体についてのHW式から確めることができるよう
に、ここで説明しているグラフイツクサブシステムの好
適な実施例におけるテストウインドウ検査の結果を高め
るためにある最適化手法が適用される。

四辺形物体についてのHWの式が反映するように、ここで
説明しているグラフイツクスサブシステムの好適な実施
例にテストウインドウ検査の利用を最適にして、有利で
ある時にはサブシステムを常に最大限に利用してきた。

隠されている（すなわち、見えない、またはクリツプさ
れた）画素の処理を必要としないように、座標シーケン
シング論理17と、機能アドレツシング論理19とはある種
のクリツプされた物体を処理する能力を有する。それら
の場合には、テストウインドウ最適化の利用は不要であ
るから、それらの物体におけるHW対SWの判定を行うこと
が禁止される。他の場合には、いくつかの頂点がテスト
ウインドウの外側にあつても、ハードウエアが物体を効
果的に取扱えるようにするある種の特徴を物体は持つこ
とができる。

それらの種類に含まれる物体の例を、グラフイツクスサ
ブシステムがそれらの物体をどのようにして取扱うかと
いうこととともに以下に示す。

１）クリツプウインドウを囲む物体−それらの物体の頂
点を、処理前に、クリツプの境界と直接交換できる。こ
れは座標シーケンシング論理17で行われる。

２）テストウインドウの中と外に頂点を１つずつ有する
線−それらの線の処理はテストウインドウ内の頂点から
始り、他の頂点へ向つて続けられるように制約される。
線の見える部分が処理されると、テストウインドウの外
の画素を処理する必要なしに処理はされる。処理の向き
の拘束は状態発生論理51により決定される。線の見える
部分が取扱われた後の処理の終了は機能アドレツシング
論理19により行われる。

３）Ｘ方向の全ての頂点をテストウインドウの中に有
し、Ｙ方向の下頂点または上頂点をテストウインドウ内
に有する任意の四辺形−されらの物体の処理は、物体の
どの側がテストウインドウの中にあるかに応じて、物体
の上または下から行われるように拘束される。それか
ら、物体の処理は、テストウインドウの外側にある頂点
へ向かう向きで、他の側（上または下）へ向つて進む。
物体の可視部分が処理されると、テストウインドウの外
の画素を処理する必要なしに処理は終らされる。処理の
向きの拘束は状態発生論理51により決定される。物体の
可視部分が取扱われた後の処理は機能アドレツシングブ
ロツクにより終らされる。

【図面の簡単な説明】

第１図は本発明のワースステーシヨン用のグラフイツク
スサブシステムのブロツク図、第２図は本発明のグラフ
イツクスサブシステムの座標ステージング部のブロツク
図、第３図は加算器とマルチプレクサの詳しいブロツク
図、第４図はX/Y座標レジスタの詳しいブロツク図、第
５図はクリツプ座標レジスタの詳しいブロツク図、第６
図はラスタオフセツトレジスタの詳しいブロツク図、第
７図はテストウインドウ制御器の詳しいブロツク図、第
８図は比較論理および結果記憶装置の詳しいブロツク
図、第９図は制御状態マシンをロードするための相対的
なタイミングと、比較論理および結果記憶装置により行
われる比較を示す表、第10図はX0座標の比較結果を利用
する真理値表、第11a図と第11b図はＸとＹの各４つの頂
点の間の比較を利用する真理値表、第12a〜12d図は４つ
のX,Y頂点とクリツピング境界の間の比較を利用する真
理値表、第13図は４つのX,Y頂点とテストウインドウ境
界の間の比較を利用する真理値表、第14図は物体を描く
向きまたはblitsを行う向きを示す真理値表である。 15……座標ステージング部、19……機能アドレツシング
部、21……マスク発生器、23……直線アドレス発生器、
31……加算器、33……ローデイング制御状態マシン、35
……マルチプレクサ、37……X/Y座標レジスタ、39……
クリツプ座標レジスタ、41……ラスタオフセツトレジス
タ、43……指標レジスタ、45……テストウインドウ制御
器、47……比較論理および結果記憶装置、49……比較制
御状態マシン、51……状態発生器、67,69,71,73……全
て１、全て０論理回路、93……減少器、95……増加器、
121〜124……比較器。

Claims (2)

【特許請求の範囲】
1. 【請求項１】描くべき四辺形と動かすべきブロック画像
   の１つである物体にして、グラフィックサブシステムに
   より表示する物体についての複数のＸ・Ｙ座標対のＸ座
   標と、所定の複数のクリップ座標対のＸ座標と、所定の
   複数のＸ・Ｙオフセット対のＸオフセットとの間での比
   較を行うこと、および、複数のＸ・Ｙ座標対のＹ座標
   と、所定の複数のクリップ座標対のＹ座標と、所定の複
   数のＸ・Ｙオフセット対のＹオフセットとの間での比較
   を行うことによって、比較結果を示す複数の信号を発生
   する、比較を行い信号を発生する装置であって、所定の
   上下左右のクリップ座標を有するクリップウインドウを
   具備しており、 （ａ）複数の物体座標レジスタを備え、 （ｂ）複数のクリップ座標レジスタを備え、 （ｃ）複数のオフセットレジスタを備え、 （ｄ）前記複数の物体座標レジスタ、前記複数のクリッ
   プ座標レジスタおよび前記複数のオフセットレジスタに
   接続された第１のマルチプレクサを有し、さらに、前記
   複数の物体座標レジスタにＸ・Ｙ座標対を、前記複数の
   クリップ座標レジスタにクリップ座標対を、前記複数の
   オフセットレジスタに所定のＸおよびＹのオフセットの
   対をそれぞれローディングするよう、前記第１のマルチ
   プレクサの動作を制御するローディング制御手段を有す
   るローディング手段を備え、 Ｘ・Ｙ座標対とクリップ座標対およびオフセット対は、
   物体のクリッピングを表示前に行う計算に使用され、前
   記所定のＸおよびＹのオフセットによりテストウインド
   ウが定まり、 （ｅ）前記ローディング手段に接続されていて、Ｘ・Ｙ
   座標対と、所定の複数のクリップ座標対と、所定の複数
   のオフセット対との間での前記比較を行う比較手段を備
   え、 （ｆ）前記クリップウインドウの境界に対する前記テス
   トウインドウの境界を計算するために前記オフセットレ
   ジスタと前記クリップ座標レジスタとに接続された計算
   手段を備え、 （ｇ）前記各比較結果の所定のものを選択するために前
   記比較手段に接続されたマルチプレクサを備え、 （ｈ）前記各比較結果から選択された所定のものを格納
   するために前記マルチプレクサに接続された少なくとも
   １つの比較レジスタを備え、 （ｉ）前記比較手段、前記マルチプレクサおよび前記比
   較レジスタの動作を制御する比較制御手段を備え、 （ｊ）前記比較レジスタに接続された状態発生手段であ
   って、 前記各Ｘ・Ｙ座標対のＸ座標が前記所定の左クリップ座
   標より小さいか、 前記各Ｘ・Ｙ座標対のＸ座標が前記所定の右クリップ座
   標より大きいか、 前記各Ｘ・Ｙ座標対のＸ座標が、前記所定の左クリップ
   座標から前記Ｘオフセットを減じたものより小さいか、 前記各Ｘ・Ｙ座標対のＸ座標が、前記所定の右クリップ
   座標にＸオフセットを加えたものより大きいか、 前記各Ｘ・Ｙ座標対のＸ座標が、15ビットで表される
   か、 前記各Ｘ・Ｙ座標対のＸ座標が、前記左クリップ座標と
   前記右クリップ座標との間にあるか、 前記各Ｘ・Ｙ座標対のＸ座標が、前記左クリップ座標か
   らＸオフセットを減じたものと前記右クリップ座標にＸ
   オフセットを加えたものとの間にあるか、を特定し、そ
   して、 前記各Ｘ・Ｙ座標対のＹ座標が前記所定の下クリップ座
   標より小さいか、 前記各Ｘ・Ｙ座標対のＹ座標が前記所定の上クリップ座
   標より大きいか、 前記各Ｘ・Ｙ座標対のＹ座標が、前記所定の下クリップ
   座標から前記Ｙオフセットを減じたものより小さいか、 前記各Ｘ・Ｙ座標対のＹ座標が、前記所定の上クリップ
   座標にＹオフセットを加えたものより大きいか、 前記各Ｘ・Ｙ座標対のＹ座標が、15ビットで表される
   か、 前記各Ｘ・Ｙ座標対のＹ座標が、前記下クリップ座標と
   前記上クリップ座標との間にあるか、 前記各Ｘ・Ｙ座標対のＹ座標が、前記下クリップ座標か
   らＹオフセットを減じたものと前記上クリップ座標にＹ
   オフセットを加えたものとの間にあるか、を特定する前
   記複数の信号を、前記比較結果の選択した所定のものか
   ら発生する状態発生手段を備える、 比較を行い信号を発生する装置。
2. 【請求項２】描くべき四辺形と動かすべきブロック画像
   の１つである物体にして、グラフィックサブシステムに
   より表示する物体についての複数のＸ・Ｙ座標対のＸ座
   標と、所定の複数のクリップ座標対のＸ座標と、所定の
   複数のＸ・Ｙオフセット対のＸオフセットとの間での比
   較を行うこと、および、複数のＸ・Ｙ座標対のＹ座標
   と、所定の複数のクリップ座標対のＹ座標と、所定の複
   数のＸ・Ｙオフセット対のＹオフセットとの間での比較
   を行うことによって、比較結果を示す複数の状態信号を
   発生する、比較を行い状態信号を発生する方法であっ
   て、所定の上下左右のクリップ座標を有するクリップウ
   インドウを用いており、 複数の物体座標レジスタと、複数のクリップ座標レジス
   タと、複数のオフセットレジスタとを準備し、 前記複数の物体座標レジスタにＸ・Ｙ座標対を、前記複
   数のクリップ座標レジスタにクリップ座標対を、前記複
   数のオフセットレジスタに所定のＸおよびＹのオフセッ
   トの対をそれぞれローディングし、 前記複数の物体座標レジスタにロードされたＸ・Ｙ座標
   対と、前記複数のクリップ座標レジスタにロードされた
   クリップ座標対と、前記複数のオフセットレジスタにロ
   ードされた所定のＸおよびＹのオフセットの対との間で
   前記比較を行い、 前記クリップウインドウの境界に対してテストウインド
   ウの境界を、前記オフセットレジスタにロードされたオ
   フセットと、前記クリップ座標レジスタにロードされた
   クリップ座標とから決定し、 前記各比較結果の所定のものを選択し、 前記各比較結果から選択された所定のものを少なくとも
   １つの比較レジスタに格納し、 この少なくとも１つの比較レジスタに格納された比較結
   果のあるものに基づいて、 前記各Ｘ・Ｙ座標対のＸ座標が前記所定の左クリップ座
   標より小さいか、 前記各Ｘ・Ｙ座標対のＸ座標が前記所定の右クリップ座
   標より大きいか、 前記各Ｘ・Ｙ座標対のＸ座標が、前記所定の左クリップ
   座標から前記Ｘオフセットを減じたものより小さいか、 前記各Ｘ・Ｙ座標対のＸ座標が、前記所定の右クリップ
   座標にＸオフセットを加えたものより大きいか、 前記各Ｘ・Ｙ座標対のＸ座標が、15ビットで表される
   か、 前記各Ｘ・Ｙ座標対のＸ座標が、前記左クリップ座標と
   前記右クリップ座標との間にあるか、 前記各Ｘ・Ｙ座標対のＸ座標が、前記左クリップ座標か
   らＸオフセットを減じたものと前記右クリップ座標にＸ
   オフセットを加えたものとの間にあるか、 を特定し、そして、 前記各Ｘ・Ｙ座標対のＹ座標が前記所定の下クリップ座
   標より小さいか、 前記各Ｘ・Ｙ座標対のＹ座標が前記所定の上クリップ座
   標より大きいか、 前記各Ｘ・Ｙ座標対のＹ座標が、前記所定の下クリップ
   座標から前記Ｙオフセットを減じたものより小さいか、 前記各Ｘ・Ｙ座標対のＹ座標が、前記所定の上クリップ
   座標にＹオフセットを加えたものより大きいか、 前記各Ｘ・Ｙ座標対のＹ座標が、15ビットで表される
   か、 前記各Ｘ・Ｙ座標対のＹ座標が、前記下クリップ座標と
   前記上クリップ座標との間にあるか、 前記各Ｘ・Ｙ座標対のＹ座標が、前記下クリップ座標か
   らＹオフセットを減じたものと前記上クリップ座標にＹ
   オフセットを加えたものとの間にあるか、 を特定する複数の状態信号を、物体表示用に発生する、
   比較を行い状態信号を発生する方法。