JPH0727617Y2 - 積層チップインダクタ - Google Patents
積層チップインダクタInfo
- Publication number
- JPH0727617Y2 JPH0727617Y2 JP10662090U JP10662090U JPH0727617Y2 JP H0727617 Y2 JPH0727617 Y2 JP H0727617Y2 JP 10662090 U JP10662090 U JP 10662090U JP 10662090 U JP10662090 U JP 10662090U JP H0727617 Y2 JPH0727617 Y2 JP H0727617Y2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- turns
- chip inductor
- multilayer chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、積層チップインダクタに関する。
［従来の技術］ 積層チップインダクタは積層技術を利用して重畳された
フェライト磁性体の中に１本のコイル導体がらせん状に
形成されており、その始端と終端がそれぞれ別の外部電
極端子に接続するようにして一体化されたチップ形状の
インダクタである。
フェライト磁性体の中に１本のコイル導体がらせん状に
形成されており、その始端と終端がそれぞれ別の外部電
極端子に接続するようにして一体化されたチップ形状の
インダクタである。
同一外寸の積層チップインダクタにおいて、異なるイン
ダクタンス値を持つものを得たい場合、従来は（１）材
料組成を変えて素材の透磁率を変化させるか、または
（２）チップ内部の導体コイルの巻数を変化させるかの
いずれかによって行われていた。
ダクタンス値を持つものを得たい場合、従来は（１）材
料組成を変えて素材の透磁率を変化させるか、または
（２）チップ内部の導体コイルの巻数を変化させるかの
いずれかによって行われていた。
［考案が解決しようとする課題］ しかしながら、上記チップ内部のコイル巻数を変化させ
る方法をとる場合、インダクタンス値は巻数の２乗に比
例（実測値では巻数のおよそ1.6乗に比例）して変化す
るため、より小刻みに異なるインダクタンス値が求めら
れる場合には対応し切れない。一方、巻数の調節で対応
できないインダクタンス値の谷間を、異なる透磁率の材
料を使用して補おうとした場合、取り揃える材料の種類
が増加するため、生産性が低下し、コスト面で不利とな
るという課題があった。
る方法をとる場合、インダクタンス値は巻数の２乗に比
例（実測値では巻数のおよそ1.6乗に比例）して変化す
るため、より小刻みに異なるインダクタンス値が求めら
れる場合には対応し切れない。一方、巻数の調節で対応
できないインダクタンス値の谷間を、異なる透磁率の材
料を使用して補おうとした場合、取り揃える材料の種類
が増加するため、生産性が低下し、コスト面で不利とな
るという課題があった。
そこで、本考案の目的は、上記課題を解消して、チップ
内のコイル巻数の変更では対応し切れないため従来はつ
くれなかった、微小なインダクタンス値のコントロール
まで自在に達成された積層チップインダクタを提供する
ことにある。
内のコイル巻数の変更では対応し切れないため従来はつ
くれなかった、微小なインダクタンス値のコントロール
まで自在に達成された積層チップインダクタを提供する
ことにある。
［課題を解決するための手段および作用］ 本考案者は、上記目的を達成すべく研究の結果、チップ
に内蔵されたコイルを構成する導体パターンの任意の位
置の少なくとも１ターン分を他の部分と異なった線幅と
すれば得られるインダクタンス値において微小なコント
ロールができることを見い出し、本考案に到達した。
に内蔵されたコイルを構成する導体パターンの任意の位
置の少なくとも１ターン分を他の部分と異なった線幅と
すれば得られるインダクタンス値において微小なコント
ロールができることを見い出し、本考案に到達した。
したがって本考案は、フェライト磁性体の内部に、積層
状に配置され、かつスルーホールで連結された薄層状導
体パターンによってらせん状に形成されたコイルが含ま
れており、該コイルの始端と終端とが上記磁性体末端に
設けられたそれぞれ別の外部電極端子に接続されている
構造の積層体チップインダクタであって、上記らせん状
コイルの任意の位置でその一部を構成している少なくと
も１ターン分の導体が他の部分と異なったコイル線幅を
有していることを特徴とする積層チップインダクタを提
供するものである。
状に配置され、かつスルーホールで連結された薄層状導
体パターンによってらせん状に形成されたコイルが含ま
れており、該コイルの始端と終端とが上記磁性体末端に
設けられたそれぞれ別の外部電極端子に接続されている
構造の積層体チップインダクタであって、上記らせん状
コイルの任意の位置でその一部を構成している少なくと
も１ターン分の導体が他の部分と異なったコイル線幅を
有していることを特徴とする積層チップインダクタを提
供するものである。
閉磁路のインダクタにおいて、インダクタンス値ＬはＬ
∝S/lの関係にある。ここでＳは磁路の断面積であり、
ｌは磁路の長さである。一方外形寸法一定のチップにお
いてはＳはコイルの線幅で決定されるため、チップのイ
ンダクタンス値はコイルの線幅でコントロールできる。
∝S/lの関係にある。ここでＳは磁路の断面積であり、
ｌは磁路の長さである。一方外形寸法一定のチップにお
いてはＳはコイルの線幅で決定されるため、チップのイ
ンダクタンス値はコイルの線幅でコントロールできる。
第２図（ａ）および（ｂ）はチップ素子の長手方向に垂
直な断面におけるいずれも巻数５の内部導体コイルの状
況を示す図であって、同図（ａ）は従来のコイル、同図
（ｂ）は本考案に基づいて例えば２ターン分の線幅を大
きくしたコイルを示す断面図である。
直な断面におけるいずれも巻数５の内部導体コイルの状
況を示す図であって、同図（ａ）は従来のコイル、同図
（ｂ）は本考案に基づいて例えば２ターン分の線幅を大
きくしたコイルを示す断面図である。
すなわち、同図（ｂ）の如く、フェライト磁性体１に内
蔵されている内部導体コイル２の線幅を大きく（または
小さく）すると、磁路の断面積が小さく（または大き
く）なり、それだけインダクタンス値が小さく（または
大きく）なる。したがって、巻数の変更で対応できない
微小なインダクタンス値の変更を求められた場合でも、
線幅のコントロールおよび線幅を変更したコイルのター
ン数の増減によって容易に対応可能である。
蔵されている内部導体コイル２の線幅を大きく（または
小さく）すると、磁路の断面積が小さく（または大き
く）なり、それだけインダクタンス値が小さく（または
大きく）なる。したがって、巻数の変更で対応できない
微小なインダクタンス値の変更を求められた場合でも、
線幅のコントロールおよび線幅を変更したコイルのター
ン数の増減によって容易に対応可能である。
なお、インダクタンス値のコントロールのため設ける幅
広（または幅狭）のコイルの位置は任意の個所のいずれ
に設けてもその効果は変わらない。
広（または幅狭）のコイルの位置は任意の個所のいずれ
に設けてもその効果は変わらない。
以下、実施例および比較例を挙げて本考案をさらに説明
する。
する。
［実施例］ 第１図（ａ）および（ｂ）は、本考案の一実施例におけ
る積層チップインダクタの製作工程を説明するための斜
視図であって、これらを参照して以下説明する。
る積層チップインダクタの製作工程を説明するための斜
視図であって、これらを参照して以下説明する。
（１）Fe2O348モル％、ZnO24モル％、NiO18モル％、CuO
10モル％の比率で計量したフェライト磁性体用の原材料
をボールミルにて15時間湿式混合を行う。
10モル％の比率で計量したフェライト磁性体用の原材料
をボールミルにて15時間湿式混合を行う。
（２）得られた混合物を乾燥、粉砕後、700〜800−にて
１時間仮焼する。
１時間仮焼する。
（３）上記仮焼材をボールミルにて15時間湿式粉砕後、
乾燥、粉砕する。
乾燥、粉砕する。
（４）得られた材料末に対してバインダー10〜15重量
％、トルエン20重量％、エタノール20重量％およびブタ
ノール40重量％を添加し、ボールミルで15時間混合を行
う。
％、トルエン20重量％、エタノール20重量％およびブタ
ノール40重量％を添加し、ボールミルで15時間混合を行
う。
（５）得られたスラリーをドクターブレード法を用いて
膜厚50〜80μｍの長尺なグリーンシートとする。
膜厚50〜80μｍの長尺なグリーンシートとする。
（６）次いで適当な大きさに切断したグリーンシート片
３の必要な場所にスルーホール４を設けた後、Agペース
ト５をスクリーン印刷法によって塗布し、内部コイル用
のパターンを形成する。この際第１図（ａ）に示すよう
に一部のコイルの線幅を増したパターンを印刷する。通
常は多数のインダクタが同時につくれるように複数のパ
ターンが各層のシートに印刷されているが、説明を簡単
にするため１つのインダクタについて図示した。
３の必要な場所にスルーホール４を設けた後、Agペース
ト５をスクリーン印刷法によって塗布し、内部コイル用
のパターンを形成する。この際第１図（ａ）に示すよう
に一部のコイルの線幅を増したパターンを印刷する。通
常は多数のインダクタが同時につくれるように複数のパ
ターンが各層のシートに印刷されているが、説明を簡単
にするため１つのインダクタについて図示した。
（７）得られたパターン印刷済みのシートを、希望の巻
数が得られる枚数（図面では６ターンで、その中２ター
ン分は線幅が大きい）積み重ね、0.5t/cm2の圧力で成形
体６を得る（同図（ｂ）参照）。
数が得られる枚数（図面では６ターンで、その中２ター
ン分は線幅が大きい）積み重ね、0.5t/cm2の圧力で成形
体６を得る（同図（ｂ）参照）。
（８）成形体を裁断してチップごとに分離し、500℃に
て１時間脱バインダー処理後、850〜900℃で１時間焼成
する。
て１時間脱バインダー処理後、850〜900℃で１時間焼成
する。
（９）得られた焼成体にAgペーストで浸漬法により外部
電極を塗布し、150℃にて15分間乾燥後、600℃にて10分
間焼成を行い積層チップインダクタを得る。
電極を塗布し、150℃にて15分間乾燥後、600℃にて10分
間焼成を行い積層チップインダクタを得る。
上記のようにして、全ターン数が６〜10でコイルの線幅
を一部0.40mmまたは0.50mmに変更した製品を試作し、こ
れらのインダクタンス値を測定して第１表に示した。
を一部0.40mmまたは0.50mmに変更した製品を試作し、こ
れらのインダクタンス値を測定して第１表に示した。
第３図はチップ素子の断面におけるコイルの状況を示す
断面図で、同図（ｂ）〜（ｄ）は実施例に示す本発明の
インダクタにおいて（ｂ）はコイル線幅がw1＝0.30mmで
５ターン、w2＝0.40mmで２ターンの例を示し、（ｃ）は
w1＝0.30mmで５ターン、w3＝0.50mmで２ターンの例を示
し、（ｄ）はw1＝0.30mmで３ターン、w2＝0.40mmで４タ
ーンの例を示している。同図（ａ）は全ターンのコイル
線幅がw1＝0.30mmである従来例を示している。
断面図で、同図（ｂ）〜（ｄ）は実施例に示す本発明の
インダクタにおいて（ｂ）はコイル線幅がw1＝0.30mmで
５ターン、w2＝0.40mmで２ターンの例を示し、（ｃ）は
w1＝0.30mmで５ターン、w3＝0.50mmで２ターンの例を示
し、（ｄ）はw1＝0.30mmで３ターン、w2＝0.40mmで４タ
ーンの例を示している。同図（ａ）は全ターンのコイル
線幅がw1＝0.30mmである従来例を示している。
［比較例］ 実施例で示した要領に従って、フェライト磁性体用の材
料を調整してグリーンシートを作製し、得られたグリー
ンシート片３に第４図（ａ）に示すように、内部コイル
用Agペースト５を印刷した。但しこの際、コイルパター
ンの一部に線幅を変えたパターンを設けずすべて同一の
線幅とした。以下実施例の場合と同様にして同図（ｂ）
に示すような成形体６を得、さらにチップ素子に裁断
後、これに外部電極を塗布、形成し、焼付けて積層チッ
プインダクタを得た。なお、この際にも、全ターン数６
〜10で線幅0.30mmのチップを試作してそのインダクタン
ス値を求め、結果を第１表に併記した。
料を調整してグリーンシートを作製し、得られたグリー
ンシート片３に第４図（ａ）に示すように、内部コイル
用Agペースト５を印刷した。但しこの際、コイルパター
ンの一部に線幅を変えたパターンを設けずすべて同一の
線幅とした。以下実施例の場合と同様にして同図（ｂ）
に示すような成形体６を得、さらにチップ素子に裁断
後、これに外部電極を塗布、形成し、焼付けて積層チッ
プインダクタを得た。なお、この際にも、全ターン数６
〜10で線幅0.30mmのチップを試作してそのインダクタン
ス値を求め、結果を第１表に併記した。
［考案の効果］ 以上説明したように、本考案の積層チップインダクタに
よれば、従来同一形状、同一材質（すなわち同一の透磁
率を有する）、同じ巻数では巻数の２乗に比例したイン
ダクタンス値しか得られなかったのに対し、巻数の変更
で対応し切れない微小なインダクタンス値のコントロー
ルが可能となった。
よれば、従来同一形状、同一材質（すなわち同一の透磁
率を有する）、同じ巻数では巻数の２乗に比例したイン
ダクタンス値しか得られなかったのに対し、巻数の変更
で対応し切れない微小なインダクタンス値のコントロー
ルが可能となった。
第１図（ａ）および（ｂ）は、本考案の一実施例におけ
る積層チップインダクタの製作工程を説明するための斜
視図である。 第２図（ａ）および（ｂ）はチップ素子のコイル線幅と
インダクタンス値の関係を説明するための断面図であっ
て、同図（ａ）は従来のコイル、同図（ｂ）は本考案に
基づくコイルを示す。 第３図は第２図と同様の断面図であって、同図（ａ）は
線幅0.30mmのコイルを用いた従来例、同図（ｂ）〜
（ｄ）は本考案の実施例に用いられた一部線幅0.40mmま
たは0.50mmを有するコイルを示す。 第４図（ａ）および（ｂ）は従来の積層チップインダク
タの製作工程を説明するための斜視図である。 符号の説明 １……フェライト磁性体 ２……コイル ３……グリーンシート片 ４……スルーホール ５……Agペースト ６……成形体 w1……コイル線幅（0.30mm） w2……コイル線幅（0.40mm） w3……コイル線幅（0.50mm）
る積層チップインダクタの製作工程を説明するための斜
視図である。 第２図（ａ）および（ｂ）はチップ素子のコイル線幅と
インダクタンス値の関係を説明するための断面図であっ
て、同図（ａ）は従来のコイル、同図（ｂ）は本考案に
基づくコイルを示す。 第３図は第２図と同様の断面図であって、同図（ａ）は
線幅0.30mmのコイルを用いた従来例、同図（ｂ）〜
（ｄ）は本考案の実施例に用いられた一部線幅0.40mmま
たは0.50mmを有するコイルを示す。 第４図（ａ）および（ｂ）は従来の積層チップインダク
タの製作工程を説明するための斜視図である。 符号の説明 １……フェライト磁性体 ２……コイル ３……グリーンシート片 ４……スルーホール ５……Agペースト ６……成形体 w1……コイル線幅（0.30mm） w2……コイル線幅（0.40mm） w3……コイル線幅（0.50mm）
Claims (1)
- 【請求項１】フェライト磁性体の内部に、積層状に配置
され、かつスルーホールで連結された薄層状導体パター
ンによってらせん状に形成されたコイルが含まれてお
り、該コイルの始端と終端とが上記磁性体末端に設けら
れたそれぞれ別の外部電極端子に接続されている構造の
積層体チップインダクタであって、上記らせん状コイル
の任意の位置でその一部を構成している少なくとも１タ
ーン分の導体が他の部分と異なったコイル線幅を有して
いることを特徴とする積層チップインダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10662090U JPH0727617Y2 (ja) | 1990-10-11 | 1990-10-11 | 積層チップインダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10662090U JPH0727617Y2 (ja) | 1990-10-11 | 1990-10-11 | 積層チップインダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0463618U JPH0463618U (ja) | 1992-05-29 |
| JPH0727617Y2 true JPH0727617Y2 (ja) | 1995-06-21 |
Family
ID=31852780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10662090U Expired - Lifetime JPH0727617Y2 (ja) | 1990-10-11 | 1990-10-11 | 積層チップインダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727617Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7367713B2 (ja) | 2021-02-24 | 2023-10-24 | 株式会社村田製作所 | インダクタ部品 |
-
1990
- 1990-10-11 JP JP10662090U patent/JPH0727617Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0463618U (ja) | 1992-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103608876B (zh) | 层叠线圈部件及该层叠线圈部件的制造方法 | |
| JP3364174B2 (ja) | チップフェライト部品およびその製造方法 | |
| JP3423569B2 (ja) | 積層電子部品とその特性調整方法 | |
| JPH0797525B2 (ja) | 銅導体一体焼成型フェライト素子 | |
| JPH0557817U (ja) | 積層チップインダクタ | |
| JP3680758B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP3040689B2 (ja) | 積層チップインダクタおよびその製造方法 | |
| JP2520622Y2 (ja) | 積層型チップインダクタ | |
| JPS59132604A (ja) | 積層型インダクタ | |
| JPH0696953A (ja) | 積層インダクタ素子とその製造方法 | |
| JPH0630297B2 (ja) | フェライト焼結体およびチップ部品 | |
| JP2005259774A (ja) | 開磁路型積層コイル部品 | |
| JP3174398B2 (ja) | フェライト焼結体、チップインダクタ部品、複合積層部品および磁心 | |
| JP2518757B2 (ja) | 積層インダクタンス素子の製造方法 | |
| JPH0669039A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JPH05326241A (ja) | フェライト焼結体、チップインダクタ部品、複合積層部品および磁心 | |
| JPH0210606A (ja) | 導電性ペーストおよびそれを用いた厚膜部品 | |
| JP2542842Y2 (ja) | 積層複合部品 | |
| JP2607248Y2 (ja) | 積層チップインダクタ | |
| JP2921594B2 (ja) | 積層チップ・インダクタの製造方法 | |
| JP2606363Y2 (ja) | 積層ｌｃフィルタ | |
| JPS5928304A (ja) | インダクタンス素子の製造方法 | |
| JPH09180938A (ja) | 積層インダクタおよびその製造方法 | |
| JPH0650312U (ja) | 高周波用積層セラミックインダクタ | |
| JPH05258937A (ja) | セラミックインダクタ部品および複合積層部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |