JPH0727694B2 - クロツク再生位相同期回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は回転ヘッド型デジタルオーディオテープレコー
ダ（以下、Ｒ−DATと言う）に用いる好適なクロック信
号の再生を行うクロック再生位相同期回路に関する。

従来の技術 デジタルデータのより高効率な記録再生のために、ベー
スバンドでの各種の変調方式が開発されてきた。Ｒ−DA
Tでは８−10変換という変調方式が用いられている。８
−10変換された信号のランレングスは最小反転周期をＴ
として1T,2T,3T,4Tの４種類である。このような信号で
はクロック信号とデータ信号が混在しており、データ信
号の抽出をするためにクロック信号の再生が必要であ
る。クロック信号再生の方法としては位相同期回路を用
いるのが一般的であり、例えば第５図に示すようなもの
がある。同図において１は入力信号例えば８−10変調信
号が供給される入力端子であって、この入力端子１から
の８−10変調信号は、遅延回路201へ入力される。遅延
回路201は入力信号を一定時間だけ遅延して出力するも
のであり、ここでは入力信号の最小反転同期Ｔの半分す
なわちT/2だけ遅延する。202はイクスクルーシブオア回
路（以下、EXOR回路という）であり、入力端子１から８
−１変調信号は遅延回路201を介するものと直接のもの
がEXOR回路202の入力端子へそれぞれ供給される。従っ
てEXOR回路202の出力には８−10変調信号のエッジで立
上がり一定期間（T/2）後に立下がる一定時間幅のパル
スが得られる。３はEXOR回路であり位相比較回路として
動作する。EXOR回路202の出力はEXOR回路３の一方の入
力端子供給され、その出力は５のローパスフィルタ（以
下、LPFという）へ供給される。LPF5の出力は６の電圧
制御発振回路（以下、VCOという）の制御入力端子へ供
給され、VCO6の発振周波数を制御する。VCO6の出力は出
力端子７から出力される。これと同時にVCO6の出力はEX
OR回路３のもう一方の入力端子へ供給される。このよう
にして位相同期回路が構成される。

いま入力端子１に第６図Ａに示すような信号Saが供給さ
れると遅延回路201の出力にはT/2だけ遅延した第６図Ｂ
のような信号Sbが得られる。これらの信号Saおよび信号
SbはEXOR回路202へ供給され、その出力端子から第６図
Ｃに示すような信号Scが取り出される。この信号Scは入
力端子１の信号の変移点（エッジ）によって起動されT/
2のパルス幅を持つ信号である。信号ScはEXOR回路３の
一方の入力端子へ供給される。ここで同期が安定である
とし、VCO6の出力に第６図Ｄのようなデューティ比50パ
ーセントの信号Sdが得られているとする。入力端子１の
入力信号がVCO6の出力信号Sdに対して丁度90度進んだ場
合である。この信号SdはEXOR回路３の他方の入力端子へ
供給され、EXOR回路３の出力端子からは第６図Ｅのよう
な信号Seが取り出される。この信号SeはLPF5の入力端子
へ供給され高周波数成分を除去してLPF5の出力端子より
出力される。この信号はVCO6の周波数制御入力端子へ供
給されVCO6の発振周波数を制御する。VCO6の出力の一部
は出力端子７より取り出されるが、同時に位相比較回路
であるEXOR回路３の一方の入力端子へ供給されて位相同
期ループを形成する。

次に入力端子１の入力信号SaとVCO6の出力信号Sdの位相
がずれて以前と変化した状態を考える。例えば入力信号
がずれて結果としてEXOR回路202の出力信号が第６図Ｆ
のような信号Sc1に変化したとする。入力端子１の入力
信号SaがVCO6の出力信号Sdに対して90度以上進んだ場合
である。そうするとEXOR回路３から第６図Ｇのような信
号Se1が出力される。この信号Se1は入力信号の変移点の
近傍区間でデューティ比が変化しており、直流成分に着
目すると以前と比較して直流レベルが高くなっている。
LPF5を通して得られる出力信号も同様に直流レベルが高
くなりVCO6の周波数制御入力端子へ供給される。VCO6の
制御電圧対発振周波数特性が正であれば、発振周波数は
より高くなろうとして発振出力信号Sdの位相を進めるよ
うに作用する。そうして発振出力信号Sdの位相が進むこ
とにより相対的に入力端子１の入力信号SaとVCO6の出力
信号Sdの位相差が小さくなり以前の状態にもどって平衡
する。

次に例えば入力信号が逆にずれて結果としてEXOR回路20
2の出力信号が第６図Ｈのような信号Sc2に変化したとす
る。入力端子１の入力信号SaがVCO6の出力信号Sdに対し
て90度以下進んだ場合である。そうするとEXOR回路３か
ら第６図Ｉのような信号Se2が出力される。この信号Se2
の直流成分に着目すると以前と比較して直流レベルが低
くなっている。LPF5を通して得られる出力信号も同様に
直流レベルが低くなり、発振周波数はより低くなろうと
して発振出力信号Sdの位相を遅らせるように作用する。
このようにして入力端子１の入力信号SaとVCO6の出力信
号Sdの位相差が相対的に小さくなり以前の状態にもどっ
て平衡する。

このように、入力端子１の入力信号SaとVCO6の出力信号
Sdの位相がどちらにずれた場合でも位相誤差情報による
位相同期ループ制御が働いて、VCO6の出力信号Sdは入力
端子１の入力信号Saに対して常に一定の位相差を保つよ
う作用する。このようにしてクロック信号を再生してい
た。

発明が解決しようとする問題点 Ｒ−DATでは、再生時にはテープに記録された信号を回
転ヘッドで拾い、ヘッドの信号を増幅および波形等化し
レベルコンパレータで２値信号にしてから位相同期回路
へ供給する。Ｒ−DATの標準規格に準拠するとすれば、
直径30mmのシリンダーに２個のヘッドを対向させて配置
し、シリンダーへのテープ巻付け角度を90度にし、毎分
2000回転で回すように設計できる。この場合には、シリ
ンダーの回転に伴ってヘッドとテープが対接する状態と
対接しない状態の２つの状態があり、再生時にはそれら
は7.5mS毎に交互に現れることになる。従ってヘッド信
号は7.5mSの間欠信号となる。

また、Ｒ−DATはテープ上のトラックがななめ記録であ
ることを活かして、早送り又は巻戻し時にもテープ上の
データ信号の一部を読み取ることが出来る。この場合に
信号処理の容易さを考慮すると、読み取り信号のビット
速度は一定であることが望ましく、再生時と同じにでき
れば好適となる。そのためにはテープ走行速度に合わせ
てシリンダー回転速度を加減すればよいが、テープ走行
負荷変動のために走行速度が一定ではないので、幾分か
の誤差を常に生ずる。特にテープ走行の加減速時にはこ
のようなビット速度のずれが顕著である。

以上述べたように、位相同期回路に供給される信号は間
欠信号であり、ビット速度変動を有するものである。ま
たテープ上の欠陥やヘッドのよごれあるいは摩耗による
性能劣化で信号のS/N比は必ずしもよくない。従って位
相同期回路としては、ビット速度変動に対するカバーレ
ンジが広く、同期引き込み時間が短かく、かつ入力信号
が再生できるものでなければならない。

これに対して従来の位相同期回路は、位相誤差情報を出
力するのは全体の時間の中で入力信号エッジの1Tの時間
だけであり、それ以外の時間にはVCO6出力信号のデュー
ティ比で決まる一定の電圧源が出力される。従って位相
誤差情報の時間密度が小さくなって位相同期回路のルー
プゲインが低い欠点と、入力信号によって位相誤差情報
の時間密度が変化して不安定になり、再生クロック信号
のジッタが大きくなる欠点があった。またヘッドとテー
プが対接しない区間では全体に渡ってVCO6出力信号のデ
ューティ比が決まる一定の電圧源が出力されるがこの電
圧と、間欠的に供給される入力信号のビット速度に対応
する位相誤差情報に隔たりがあると、フリーラン周波数
と入力のビット周波数がずれたことになるのでこの差が
大きい場合は同期引き込みが出来なくなる問題があっ
た。

問題点を解決するための手段 本発明のクロック再生位相同期回路は入力信号のエッジ
によって起動されT/2（Ｔは最小反転周期）のパルスを
発生する回路と、制御信号により周波数が制御されるVC
O回路と、位相比較回路と、ループフィルタとして作用
するローパスフィルタと、入力信号のエッジによって起
動されるT/2パルスの時間だけ位相比較回路の出力信号
をローパスフィルタへ供給するアナログゲート回路を備
えて構成したものである。

また本発明のクロック再生位相同期回路のローパスフィ
ルタは受動フィルタとインピーダンスバッファとで構成
したものである。

作用 本発明は上述した構成により、アナログゲート回路によ
って位相誤差情報のある時間だけ位相誤差情報をLPFに
供給し、それ以外の時間には位相同期回路の出力をハイ
インピーダンスにするので後段のLPF回路とともにサン
プルホールド回路を形成し、位相誤差情報の無い区間を
直前の情報で補間するよう動作する。これによりループ
ゲインを高めると同時に位相誤差信号を平滑化する作用
を生む。またヘッドとテープの対接しないデータの欠落
した区間にも同様に補間できるので、同期引き込み時間
を速くするとともに、入力のビット周波数の同期引き込
み範囲を拡大する作用を生む。

実施例 以下に本発明のクロック再生位相同期回路の一実施例に
ついて、図面を参照しながら説明する。

第１図は本発明のクロック再生位相同期回路の基本概念
を示すブロック図である。第１図において第５図と同一
部には簡単のために同一番号を付した。以下第１図とと
もに説明する。同図において第５図と異なるのは、４の
アナログゲート回路を追加挿入している所である。アナ
ログゲート回路は位相比較回路３の出力端子とLPF5の間
に介挿し、T/2パルス発生回路の出力でアナログゲート
回路の制御をするようにしている。第２図は本発明のよ
り具体的な一実施例を示す回路図である。第２図におい
て第１図および第５図と同一部には簡単のために同一番
号を付した。第２図においてLPF5は抵抗501、コンデン
サ502、抵抗503およびコンデンサ504とからなるラグリ
ード型の受動フィルタを形成している。508は演算増幅
器でボルテージフォロワ回路として動作する。これによ
り受動フィルタ部とVCO6の入力端子の間のインピーダン
ス変換を行なうインピーダンスバッファとして動作す
る。受動フィルタとインピーダンスバッファの構成とし
たのは、ミラー積分回路では高域で信号がつつぬけにな
り減衰度が高くとれないことがあって使用できなかった
ためである。アナログゲート回路４は抵抗501とコンデ
ンサ502の間に介挿している。このようにしたのはアナ
ログゲート回路４の入力端子に寄生するストレー容量特
に対地容量の影響を防止するためである。また、抵抗50
5、抵抗506および抵抗507による分圧回路はアナログゲ
ート回路が開いている時にVCO6へ供給する信号が不定に
ならないよう、DCオフセットバイアスを供給するための
ものである。

いま入力端子１に第６図Ａのような信号Saが供給される
と、同図Sb,Sc,SdおよびSeは従来例と同様になる。T/2
パルス信号Scがハイの時には信号Seは位相誤差情報であ
るのでこれはLPF5へ供給する。T/2パルス信号Scがロー
の時にはゲートを開いてハイインピーダンスにするの
で、フィルタを構成するコンデンサ502等にチャージさ
れた電荷をほとんど保持してホールド回路の働きをす
る。第３図はＲ−DATのシリンダーの回転に伴うヘッド
の信号波形図、第４図はVCOの発振周波数を示す概念図
であり時間軸は同一である。第４図ａ、第４図ｂおよび
第４図ｃはそれぞれ入力信号ビット周波数が高いほう、
中心および低いほうへずれた時のVCOの発振周波数と同
期状態を示すものである。実線は本発明の実施例の特性
を表し、点線は従来例のものである。入力信号ビット周
波数が中心からずれた時に、ヘッド信号の欠落区間にお
いてフリーラン周波数が以前の状態を保持することによ
り、次の信号区間の頭での同期引き込み時間が従来例に
比して格段に速くなっていることがわかる。

発明の効果 本発明のクロック再生位相同期回路は入力信号のエッジ
によって起動されT/2のパルスを発生する回路と、VCO回
路と、位相比較回路と、ローパルスフィルタと、入力信
号のエッジによって起動されるT/2パルスの時間だけ位
相比較回路の出力信号をローパスフィルタへ供給するア
ナログゲート回路を備えているのでアナログゲート回路
によって位相誤差情報のある時間にだけ位相誤差情報を
LPFに供給することが出来、それ以外の時間には位相同
期回路の出力をハイインピーダンスにして後段のLPF回
路とともにサンプルホールド回路を形成し、位相誤差情
報の無い区間を直前の情報で補間することが出来る。こ
れによりループゲインを高めるとともに位相誤差信号を
平滑にして動作を安定にする効果を生む。またヘッドと
テープの対接しないデータの欠落した区間にも補間して
直前の情報を保持するので、同期引き込み時間を速く出
来るとともに、入力信号ビット速度のカバーレンジを拡
大する効果を生じる。

また本発明のクロック再生位相同期回路のローパスフィ
ルタを受動フィルタとインピーダンスバッファとで構成
することにより高域でき減衰度を充分高く取ることが出
来、出力のジッタを少なくし動作を安定化できる。

【図面の簡単な説明】 第１図は本発明のクロック再生位相同期回路の基本概念
を示すブロック図、第２図は本発明のより具体的な一実
施例を示す回路図、第３図はＲ−DATのシリンダーの回
転に伴うヘッドの信号波形図、第４図はVCOの発振周波
数を示す概念図、第５図は従来例の構成を示すブロック
図、第６図は従来例のクロック再生位相同期回路のタイ
ミング波形図である。 ２……T/2パルス発生回路、３……位相比較回路、４…
…アナログゲート回路、５……ローパスフィルタ、６…
…VCO回路、508……演算増幅器。

Claims (2)

【特許請求の範囲】
1. 【請求項１】入力信号のエッジによって起動されT/2
   （Ｔは最小反転周期）のパルスを発生する回路と、制御
   信号により周波数が制御されるVCO回路と、位相比較回
   路と、ループフィルタとして作用するローパスフィルタ
   と、入力信号のエッジによって起動されるT/2パルスの
   時間だけ位相比較回路の出力信号をローパスフィルタへ
   供給するアナログゲート回路を具備したとこを特徴とす
   るクロック再生位相同期回路。
2. 【請求項２】ローパスフィルタは受動フィルタとインピ
   ーダンスバッファからなる特許請求の範囲第（１）項記
   載のクロック再生位相同期回路。