JPH0727711Y2 - スペクトラム拡散通信機 - Google Patents
スペクトラム拡散通信機Info
- Publication number
- JPH0727711Y2 JPH0727711Y2 JP1986170730U JP17073086U JPH0727711Y2 JP H0727711 Y2 JPH0727711 Y2 JP H0727711Y2 JP 1986170730 U JP1986170730 U JP 1986170730U JP 17073086 U JP17073086 U JP 17073086U JP H0727711 Y2 JPH0727711 Y2 JP H0727711Y2
- Authority
- JP
- Japan
- Prior art keywords
- code generator
- spread spectrum
- microcomputer
- supplied
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、データ通信等に用いられるスペクトラム拡散
通信機に関する。
通信機に関する。
本考案はスペクトラム拡散通信機に関し、拡散用のPN符
号発生器の出力をマイクロコンピュータに入力し演算に
よって求められた正値と比較してPN符号発生器の不正動
作の検出が行われるようにしたものである。
号発生器の出力をマイクロコンピュータに入力し演算に
よって求められた正値と比較してPN符号発生器の不正動
作の検出が行われるようにしたものである。
例えばデータ伝送に用いられる通信方式としていわゆる
スペクトラム拡散通信方式が提案されている。
スペクトラム拡散通信方式が提案されている。
すなわち第３図はそのための送信機（Ａ）及び受信機
（Ｂ）の一例を示す。この図のＡにおいて、例えばキー
ボード（31）から入力されたデータが処理回路（32）に
供給されて送信用のデータが形成され、この送信データ
が混合器（33）に供給されると共に発生器（34）からの
所定のPN符号がこの混合器（33）に供給されて、スペク
トラム拡散（SS）信号が形成される。このSS信号が混合
器（35）に供給され、発振器（36）からの搬送波が混合
され、形成された送信信号がアンプ（37）を通じてアン
テナ（38）から送信される。
（Ｂ）の一例を示す。この図のＡにおいて、例えばキー
ボード（31）から入力されたデータが処理回路（32）に
供給されて送信用のデータが形成され、この送信データ
が混合器（33）に供給されると共に発生器（34）からの
所定のPN符号がこの混合器（33）に供給されて、スペク
トラム拡散（SS）信号が形成される。このSS信号が混合
器（35）に供給され、発振器（36）からの搬送波が混合
され、形成された送信信号がアンプ（37）を通じてアン
テナ（38）から送信される。
また図のＢにおいて、アンテナ（41）からの受信信号が
混合器（42）に供給され、発振器（43）からの搬送波が
混合されて同調したSS信号が取出される。このSS信号が
アンプ（44）を通じて混合器（45）に供給される。また
アンプ（44）からの信号が同期検出回路（46）に供給さ
れ、検出された同期信号がPN符号発生器（47）に供給さ
れる。これによって同期発生されたPN符号が混合器（4
5）に供給されて、スペクトラムの逆拡散が行われ、形
成された受信データが処理回路（48）に供給され、検出
されたデータが表示装置（45）に供給される。
混合器（42）に供給され、発振器（43）からの搬送波が
混合されて同調したSS信号が取出される。このSS信号が
アンプ（44）を通じて混合器（45）に供給される。また
アンプ（44）からの信号が同期検出回路（46）に供給さ
れ、検出された同期信号がPN符号発生器（47）に供給さ
れる。これによって同期発生されたPN符号が混合器（4
5）に供給されて、スペクトラムの逆拡散が行われ、形
成された受信データが処理回路（48）に供給され、検出
されたデータが表示装置（45）に供給される。
このようにしてスペクトラム拡散通信が行われる。
ところで上述の装置において、PN符号発生器（34）（4
7）は同期信号に対して全く等しい符号を発生する必要
があり、このためこのPN符号発生器（34）（47）として
は一般にいわゆるＭ系列発生器が用いられる。ところが
その場合にＭ系列発生器はそれを構成するシフトレジス
タの不良等によって誤動作を生じ易く、このためこの動
作を随時検査する手段を設ける必要がある。
7）は同期信号に対して全く等しい符号を発生する必要
があり、このためこのPN符号発生器（34）（47）として
は一般にいわゆるＭ系列発生器が用いられる。ところが
その場合にＭ系列発生器はそれを構成するシフトレジス
タの不良等によって誤動作を生じ易く、このためこの動
作を随時検査する手段を設ける必要がある。
しかしながら上述の装置において、PN符号発生器を構成
するＭ系列発生器は、例えば8MHzという高速のクロック
信号で駆動される。従ってこれで発生されたPN符号を直
接検査するには高速で動作される特別な回路が必要とな
り、そのような回路を各製品に設けることは現実的でな
かった。
するＭ系列発生器は、例えば8MHzという高速のクロック
信号で駆動される。従ってこれで発生されたPN符号を直
接検査するには高速で動作される特別な回路が必要とな
り、そのような回路を各製品に設けることは現実的でな
かった。
以上述べたように従来の技術では、PN符号発生器の動作
を容易に検査することができないなどの問題点があっ
た。
を容易に検査することができないなどの問題点があっ
た。
本考案は、スペクトラム拡散用のPN符号発生器（５）
と、データを処理するマイクロコンピュータ（２）とを
備えたスペクトラム拡散通信機において、上記PN符号発
生器に上記マイクロコンピュータからの検査動作に必要
な間隔で発生されるテストクロック信号を通常のクロッ
ク信号と切り換えて供給する手段（ナンド回路（12）
（13）を設け、上記テストクロック信号によって上記PN
符号発生器で形成された出力を上記マイクロコンピュー
タに入力し、上記マイクロコンピュータにて、上記PN符
号発生器で形成された出力と、上記PN符号発生器の動作
をシミュレートする演算によって求められた上記出力と
対応する位相の正値（ROM（14））とを比較し、これら
が不一致のとき上記PN符号発生器の不正動作を検出する
ようにしたスペクトラム拡散通信機である。
と、データを処理するマイクロコンピュータ（２）とを
備えたスペクトラム拡散通信機において、上記PN符号発
生器に上記マイクロコンピュータからの検査動作に必要
な間隔で発生されるテストクロック信号を通常のクロッ
ク信号と切り換えて供給する手段（ナンド回路（12）
（13）を設け、上記テストクロック信号によって上記PN
符号発生器で形成された出力を上記マイクロコンピュー
タに入力し、上記マイクロコンピュータにて、上記PN符
号発生器で形成された出力と、上記PN符号発生器の動作
をシミュレートする演算によって求められた上記出力と
対応する位相の正値（ROM（14））とを比較し、これら
が不一致のとき上記PN符号発生器の不正動作を検出する
ようにしたスペクトラム拡散通信機である。
これによれば、PN符号発生器の動作の検査を、既存のマ
イクロコンピュータの動作プログラムの一部で実行する
ことができるので、特別な検査回路等を必要とせず、簡
単な構成で容易に実施することができる。
イクロコンピュータの動作プログラムの一部で実行する
ことができるので、特別な検査回路等を必要とせず、簡
単な構成で容易に実施することができる。
第１図は送信機の例を示す。この図においてキーボード
（１）からの入力されたデータが処理回路としてのマイ
クロコンピュータ（CPU）（２）に供給されて送信用の
データが形成され、この送信データがIO回路（３）を通
じて混合器（４）に供給される。この混合器（４）に後
述するPN符号発生器（５）からの所定のPN符号が供給さ
れて、スペクトラム拡散（SS）信号が形成される。この
SS信号が混合器（６）に供給され、発振器（７）からの
搬送波が混合され、形成された送信信号がアンプ（８）
を通じてアンテナ（９）から送信される。
（１）からの入力されたデータが処理回路としてのマイ
クロコンピュータ（CPU）（２）に供給されて送信用の
データが形成され、この送信データがIO回路（３）を通
じて混合器（４）に供給される。この混合器（４）に後
述するPN符号発生器（５）からの所定のPN符号が供給さ
れて、スペクトラム拡散（SS）信号が形成される。この
SS信号が混合器（６）に供給され、発振器（７）からの
搬送波が混合され、形成された送信信号がアンプ（８）
を通じてアンテナ（９）から送信される。
またPN符号発生器（５）は、例えば５段の従属接続され
たＤフリップフロップ（51）〜（55）からなり、フリッ
プフロップ（52）（55）のＱ出力がEXオア回路（5E）で
合成されてフリップフロップ（51）のＤ入力に供給され
ると共に、フリップフロップ（51）のＱ出力からPN符号
となる出力信号が取出される。さらにCPU（２）からIO
回路（３）を通じてシリアルで出力される初期データと
そのクロック信号がシリアルパラレル変換回路（10）に
供給され、変換された５ビットの初期データがそれぞれ
フリップフロップ（51）〜（55）のロード端子に供給さ
れる。そしてIO回路（３）からのセット信号がフリップ
フロップ（51）〜（55）のセット端子に供給されて上述
の初期値がセットされ、さらにクロック発振器（11）か
らの例えば8MHzのクロック信号がナンド回路（12）（1
3）を通じてフリップフロップ（51）〜（55）のクロッ
ク端子に供給されてPN符号の発生が行われる。この発生
されたPN符号が混合器（４）に供給される。
たＤフリップフロップ（51）〜（55）からなり、フリッ
プフロップ（52）（55）のＱ出力がEXオア回路（5E）で
合成されてフリップフロップ（51）のＤ入力に供給され
ると共に、フリップフロップ（51）のＱ出力からPN符号
となる出力信号が取出される。さらにCPU（２）からIO
回路（３）を通じてシリアルで出力される初期データと
そのクロック信号がシリアルパラレル変換回路（10）に
供給され、変換された５ビットの初期データがそれぞれ
フリップフロップ（51）〜（55）のロード端子に供給さ
れる。そしてIO回路（３）からのセット信号がフリップ
フロップ（51）〜（55）のセット端子に供給されて上述
の初期値がセットされ、さらにクロック発振器（11）か
らの例えば8MHzのクロック信号がナンド回路（12）（1
3）を通じてフリップフロップ（51）〜（55）のクロッ
ク端子に供給されてPN符号の発生が行われる。この発生
されたPN符号が混合器（４）に供給される。
さらにCPU（２）からIO回路（３）を通じて出力される
テストスイッチ信号とテストクロックがナンド回路（1
2）（13）に供給されると共に、フリップフロップ（5
1）からのPN符号がIO回路（３）通じてCPU（２）に供給
される。なお（14）はCPU（２）に接続されたROMであ
る。
テストスイッチ信号とテストクロックがナンド回路（1
2）（13）に供給されると共に、フリップフロップ（5
1）からのPN符号がIO回路（３）通じてCPU（２）に供給
される。なお（14）はCPU（２）に接続されたROMであ
る。
そしてこの装置において、CPU（２）の動作プログラム
の一部に次のようなルーチンが設けられる。すなわち第
２図はフローチャートを示し、例えば上述のキーボード
（１）からPN符号テストが指示されるとこのルーチンが
開始される。この図において、まずステップ〔１〕で上
述のテストスイッチ信号が“0"にされ、次のステップ
〔２〕でPN符号の初期データがフリップフロップ（51）
〜（55）にセットされると共に、ループカウンタの値Ｎ
が“0"にされる。そしてステップ〔３〕で上述のテスト
クロックが“1"から“0"に変化され、これによってPN符
号発生器（５）が１クロック駆動される。
の一部に次のようなルーチンが設けられる。すなわち第
２図はフローチャートを示し、例えば上述のキーボード
（１）からPN符号テストが指示されるとこのルーチンが
開始される。この図において、まずステップ〔１〕で上
述のテストスイッチ信号が“0"にされ、次のステップ
〔２〕でPN符号の初期データがフリップフロップ（51）
〜（55）にセットされると共に、ループカウンタの値Ｎ
が“0"にされる。そしてステップ〔３〕で上述のテスト
クロックが“1"から“0"に変化され、これによってPN符
号発生器（５）が１クロック駆動される。
さらにステップ〔４〕であらかじめ対象となるPN符号発
生器（５）の動作をシミュレートした演算によって求め
られROM（14）に書込まれたＮ番のデータと出力されたP
N符号とが比較され、これらが一致するとステップ
〔５〕でテストクロックが“0"から“1"にされ、ステッ
プ〔６〕でＮの値が“1"増加される。そしてステップ
〔７〕でＮの値が所定のＭより大であるか否かが判別さ
れ、Ｍ未満のときはステップ〔３〕に戻される。
生器（５）の動作をシミュレートした演算によって求め
られROM（14）に書込まれたＮ番のデータと出力されたP
N符号とが比較され、これらが一致するとステップ
〔５〕でテストクロックが“0"から“1"にされ、ステッ
プ〔６〕でＮの値が“1"増加される。そしてステップ
〔７〕でＮの値が所定のＭより大であるか否かが判別さ
れ、Ｍ未満のときはステップ〔３〕に戻される。
これによってPN符号の０番からＭ番までのデータがROM
（14）に書込まれた正値と比較され、これらが全て一致
したときステップ〔８〕で「OK」の表示が例えばキーボ
ード（３）と共に設けられた表示装置に表示されてルー
チンが終了される。
（14）に書込まれた正値と比較され、これらが全て一致
したときステップ〔８〕で「OK」の表示が例えばキーボ
ード（３）と共に設けられた表示装置に表示されてルー
チンが終了される。
これに対して不一致の部分が生じたときは、ステップ
〔４〕でそれが判別され、ステップ〔10〕で表示装置に
「ERROR」が表示される。
〔４〕でそれが判別され、ステップ〔10〕で表示装置に
「ERROR」が表示される。
こうしてPN符号発生器（５）の動作の検査を行うことが
できる。そしてこの場合に、CPU（２）に設けられた動
作プログラムにて検査が行われるので、新に設けられる
ハードウェアはナンド回路（12）（13）程度の極小量で
済み、簡単な構成で容易に実施することができる。
できる。そしてこの場合に、CPU（２）に設けられた動
作プログラムにて検査が行われるので、新に設けられる
ハードウェアはナンド回路（12）（13）程度の極小量で
済み、簡単な構成で容易に実施することができる。
なお上述の例ではPN符号発生器（５）の段数が５段程度
なのでＭ系列の長さも短くその全部を求めてROM（14）
に書込んでおくことも可能であるが、現実の装置では10
段以上のものが用いられるのでその総量は膨大なものに
なる。そこでその場合には、プログラム中に対象となる
PN符号発生器（５）の動作をシミュレートする演算ステ
ップを設けて演算によって正値を求めてもよく、それで
時間が掛り過ぎる場合は全ての段が検査されたとみなせ
る最初から100ビット程度のデータを見て「OK」として
もよい。
なのでＭ系列の長さも短くその全部を求めてROM（14）
に書込んでおくことも可能であるが、現実の装置では10
段以上のものが用いられるのでその総量は膨大なものに
なる。そこでその場合には、プログラム中に対象となる
PN符号発生器（５）の動作をシミュレートする演算ステ
ップを設けて演算によって正値を求めてもよく、それで
時間が掛り過ぎる場合は全ての段が検査されたとみなせ
る最初から100ビット程度のデータを見て「OK」として
もよい。
なお以上は送信機について説明したが、受信機について
も同様に適用することができる。
も同様に適用することができる。
この考案によれば、PN符号発生器の動作の検査を、既存
のマイクロコンピュータの動作プログラムの一部で実行
することができるので、特別な検査回路等を必要とせ
ず、簡単な構成で容易に実施することができるようにな
った。
のマイクロコンピュータの動作プログラムの一部で実行
することができるので、特別な検査回路等を必要とせ
ず、簡単な構成で容易に実施することができるようにな
った。
第１図は本考案の一例の構成図、第２図はその説明のた
めの図、第３図は従来の技術の説明のための図である。 （１）はキーボード、（２）はマイクロコンピュータ、
（４）は混合器、（５）はPN符号発生器、（12）（13）
はナンド回路、（14）はROMである。
めの図、第３図は従来の技術の説明のための図である。 （１）はキーボード、（２）はマイクロコンピュータ、
（４）は混合器、（５）はPN符号発生器、（12）（13）
はナンド回路、（14）はROMである。
Claims (1)
- 【請求項１】スペクトラム拡散用のPN符号発生器と、 データを処理するマイクロコンピュータとを備えたスペ
クトラム拡散通信機において、 上記PN符号発生器に上記マイクロコンピュータからの検
査動作に必要な間隔で発生されるテストクロック信号を
通常のクロック信号と切り換えて供給する手段を設け、 上記テストクロック信号によって上記PN符号発生器で形
成された出力を上記マイクロコンピュータに入力し、 上記マイクロコンピュータにて、上記PN符号発生器で形
成された出力と、上記PN符号発生器の動作をシミュレー
トする演算によって求められた上記出力と対応する位相
の正値とを比較し、 これらが不一致のとき上記PN符号発生器の不正動作を検
出するようにしたスペクトラム拡散通信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986170730U JPH0727711Y2 (ja) | 1986-11-06 | 1986-11-06 | スペクトラム拡散通信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986170730U JPH0727711Y2 (ja) | 1986-11-06 | 1986-11-06 | スペクトラム拡散通信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6374846U JPS6374846U (ja) | 1988-05-18 |
| JPH0727711Y2 true JPH0727711Y2 (ja) | 1995-06-21 |
Family
ID=31105718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986170730U Expired - Lifetime JPH0727711Y2 (ja) | 1986-11-06 | 1986-11-06 | スペクトラム拡散通信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727711Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0813058B2 (ja) * | 1990-10-31 | 1996-02-07 | 株式会社田村電機製作所 | プロトコル試験機 |
-
1986
- 1986-11-06 JP JP1986170730U patent/JPH0727711Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6374846U (ja) | 1988-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5422891A (en) | Robust delay fault built-in self-testing method and apparatus | |
| CN101114898B (zh) | 窄带通信系统的帧同步电路 | |
| GB1363786A (en) | Systems and methods for testing integrated circuits | |
| JPS5618766A (en) | Testing apparatus for logic circuit | |
| US6401226B1 (en) | Electronic system with self-test function and simulation circuit for electronic system | |
| JPH0832564A (ja) | 同期検出回路 | |
| JPH0476473A (ja) | 論理比較回路 | |
| Fujino et al. | An efficient test generation algorithm based on search state dominance | |
| KR940004332A (ko) | 회로 테스트 방법 및 지연 결함 검출장치 | |
| US4641306A (en) | Circuit arrangement for testing a digital circuit | |
| US5633609A (en) | Clock system with internal monitor circuitry for secure testing | |
| JP2685666B2 (ja) | デジタル論理回路の動的な検査方法 | |
| JP2598551Y2 (ja) | 半導体試験装置 | |
| US6181730B1 (en) | Pull-in circuit for pseudo-random pattern | |
| JPS55141853A (en) | Frequency detecting system | |
| JPH0728211B2 (ja) | 擬似発生パターンチエツク装置 | |
| SU1626419A1 (ru) | Устройство дл контрол работоспособности супергетеродинного приемника | |
| SU1190383A2 (ru) | Устройство дл контрол цифровых узлов | |
| Lin et al. | Cell-based aging sensor using built-in speed grading | |
| SU945870A2 (ru) | Устройство дл проверки монтажа | |
| JPH0486017A (ja) | 疑似ランダム信号発生器 | |
| JPH0829487A (ja) | Ｄｕｔの良否判定回路 | |
| JPH01210875A (ja) | プリスケーラのテスト方法 | |
| JPH10104313A (ja) | 半導体集積回路 | |
| JPH07128400A (ja) | 半導体装置の自己検査装置 |