JPH0728073B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0728073B2 JPH0728073B2 JP14081386A JP14081386A JPH0728073B2 JP H0728073 B2 JPH0728073 B2 JP H0728073B2 JP 14081386 A JP14081386 A JP 14081386A JP 14081386 A JP14081386 A JP 14081386A JP H0728073 B2 JPH0728073 B2 JP H0728073B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- mesfet
- semiconductor laser
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体レーザ装置の駆動に用いることができ
る半導体集積回路装置に関するものである。
る半導体集積回路装置に関するものである。
従来の技術 半導体レーザ装置の駆動回路としては、従来ディスクリ
ート素子としてのシリコントランジスタを組み合わせた
電流切り換え型駆動回路が使われてきた。
ート素子としてのシリコントランジスタを組み合わせた
電流切り換え型駆動回路が使われてきた。
第４図は、従来のシリコントランジスタを用いた電流切
り換え型駆動回路の回路図を示すものである。第４図に
おいてQ1およびQ2は電流切り換えスイッチとしてはたら
くシリコントランジスタである。電源とシリコントラン
ジスタQ1のコレクタの間には半導体レーザLDが接続され
ている。φ，はそれぞれシリコントランジスタQ1,Q2
のベースに入力される非反転，反転入力である。
り換え型駆動回路の回路図を示すものである。第４図に
おいてQ1およびQ2は電流切り換えスイッチとしてはたら
くシリコントランジスタである。電源とシリコントラン
ジスタQ1のコレクタの間には半導体レーザLDが接続され
ている。φ，はそれぞれシリコントランジスタQ1,Q2
のベースに入力される非反転，反転入力である。
以上のように構成された従来のシリコントランジスタを
用いた電流切り換え型駆動回路について以下にその動作
を説明する。
用いた電流切り換え型駆動回路について以下にその動作
を説明する。
半導体レーザLDに流れるピーク電流は、シリコントラン
ジスタQ3のベース電流IBで制御される。シリコントラン
ジスタQ1のベース電位φが、シリコントランジスタQ2の
ベース電位より高い時、シリコントランジスタQ1はオ
ン状態になり、半導体レーザLDに電流が流れ発光する。
逆にシリコントランジスタQ1のベース電位φが、シリコ
ントランジスタQ2のベース電位より低い時、シリコン
トランジスタQ1はオフ状態になり、半導体レーザLDに電
流が流れず発光しない。
ジスタQ3のベース電流IBで制御される。シリコントラン
ジスタQ1のベース電位φが、シリコントランジスタQ2の
ベース電位より高い時、シリコントランジスタQ1はオ
ン状態になり、半導体レーザLDに電流が流れ発光する。
逆にシリコントランジスタQ1のベース電位φが、シリコ
ントランジスタQ2のベース電位より低い時、シリコン
トランジスタQ1はオフ状態になり、半導体レーザLDに電
流が流れず発光しない。
発明が解決しようとする問題点 しかしながら、従来のシリコントランジスタを用いた電
流切り換え型駆動回路では、シリコントランジスタQ1お
よびQ2のスイッチング時間が遅く、したがって半導体レ
ーザに流れるピーク電流の立ち上がり、立ち下がり時間
が遅かった。またディスクリート素子の組み合わせのた
め、一つの駆動回路のコストが高くついた。
流切り換え型駆動回路では、シリコントランジスタQ1お
よびQ2のスイッチング時間が遅く、したがって半導体レ
ーザに流れるピーク電流の立ち上がり、立ち下がり時間
が遅かった。またディスクリート素子の組み合わせのた
め、一つの駆動回路のコストが高くついた。
そこで、半導体材料を化合物半導体にして高速化を計る
こと、また回路を集積化してコストダウンを計ることが
考えられる。
こと、また回路を集積化してコストダウンを計ることが
考えられる。
しかし、現在化合物半導体のバイポーラトランジスタは
開発されておらず、従来のシリコントランジスタを用い
た電流切り換え型駆動回路と同じ回路構成を化合物半導
体のショットキ接合電界効果トランジスタで実現して
も、ショットキ接合電界効果トランジスタの特性によ
り、回路の直流伝達特性の遷移領域が広くなるため、半
導体レーザLDに流れるピーク電流の切り換えが難しい。
遷移領域を狭くして、充分に電流を切り換えるために
は、回路構成が複雑になり、半導体集積回路装置のチッ
プ面積が大きくなる。また従来と同じ回路構成では、非
反転，反転入力を必要とするので、入力部分の回路構成
が複雑になる。
開発されておらず、従来のシリコントランジスタを用い
た電流切り換え型駆動回路と同じ回路構成を化合物半導
体のショットキ接合電界効果トランジスタで実現して
も、ショットキ接合電界効果トランジスタの特性によ
り、回路の直流伝達特性の遷移領域が広くなるため、半
導体レーザLDに流れるピーク電流の切り換えが難しい。
遷移領域を狭くして、充分に電流を切り換えるために
は、回路構成が複雑になり、半導体集積回路装置のチッ
プ面積が大きくなる。また従来と同じ回路構成では、非
反転，反転入力を必要とするので、入力部分の回路構成
が複雑になる。
本発明は、かかる点に鑑みてなされたもので、簡易な回
路構成の半導体レーザ駆動用半導体集積回路装置を提供
することを目的としている。
路構成の半導体レーザ駆動用半導体集積回路装置を提供
することを目的としている。
問題点を解決するための手段 前記問題点を解決するために、本発明の半導体集積回路
装置は、入力信号をレベルシフトする入力信号変換回
路、前記入力信号変換回路の出力信号を波形整形するた
めのバッファードFETロジック回路および前記バッファ
ードFETロジック回路の出力信号によりパルス電流を切
り換える電界効果トランジスタとパルス電流のピーク値
を制御するダイオードからなる電流駆動回路を有して構
成されている。
装置は、入力信号をレベルシフトする入力信号変換回
路、前記入力信号変換回路の出力信号を波形整形するた
めのバッファードFETロジック回路および前記バッファ
ードFETロジック回路の出力信号によりパルス電流を切
り換える電界効果トランジスタとパルス電流のピーク値
を制御するダイオードからなる電流駆動回路を有して構
成されている。
作用 本発明により、半導体レーザを駆動するのに必要な大電
流を高速にスイッチングできる回路が簡易に構成され
る。
流を高速にスイッチングできる回路が簡易に構成され
る。
実 施 例 以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第１図は、本発明の半導体集積回路装置の第１の実施例
を示す回路図である。半導体材料としてはガリウム砒素
（GaAs）を用いている。
を示す回路図である。半導体材料としてはガリウム砒素
（GaAs）を用いている。
第１図に示すように、本発明の半導体集積回路は入力信
号変換回路、波形整形回路および電流駆動回路からな
る。波形整形回路はバッファードFEEロジック（BFL）回
路を形成している。Tr1〜Tr7はすべてショットキ接合電
界効果トランジスタ（以下MESFETと称す）、D1〜D7はす
べてショットキダイオード、R1は抵抗であり、入力端子
VIN、出力端子VOUT、電源電圧端子VDDおよびVSS、出力
ピーク電流制御端子VIP、接地端子GNDを有する。半導体
レーザは電源電圧端子VDDと出力端子VOUTの間に接続さ
れる。電源電圧端子VDDおよびVSSにはそれぞれ＋5V,−5
Vがかけられる。入力端子VINにTTLレベル（標準：ロー
レベル0.6V,ハイレベル2.2V）の信号が入ると、入力信
号変換回路のショットキダイオードD1〜D3でレベルシフ
トされ、BFL信号として波形整形回路のMESFET Tr4のゲ
ートに入る。波形整形回路のMESFET Tr3およびTr4はイ
ンバータ回路を構成しているから、MESFET Tr5のゲー
トには、MESFET Tr4のゲートに入った信号とはハイレ
ベルとローレベルの逆転した信号が入る。MESFET Tr5
のゲートに入った信号は、さらにショットキダイオード
D4〜D6によってレベルシフトされ、電流駆動回路のMESF
ET Tr7をスイッチングできる電圧レベルとなる。この
ような入力信号変換回路によって、MESFETTr7のON,OFF
のスイッチング時間はいずれも1nS程度となる。電流駆
動回路はMESFET Tr7およびショットキダイオードD7で
構成される。入力がローレベルの時、MESFET Tr7のゲ
ートに入る信号はハイレベルでMESFET Tr7はON状態に
なり、半導体レーザに電流が流れ発光する。逆に入力が
ハイレベルの時、MESFET Tr7のゲートに入る信号はロ
ーレベルで、MESFET Tr7はOFF状態になり、半導体レー
ザに電流は流れず発光しない。MESFET Tr7のゲート電
位は、ショットキダイオードD7を介してVIP端子によっ
ても制御できる。VIP端子は出力ピーク電流制御端子で
あり、この端子に入力される電圧を制御することによっ
て、出力電流のピーク値をコントロールできる。
号変換回路、波形整形回路および電流駆動回路からな
る。波形整形回路はバッファードFEEロジック（BFL）回
路を形成している。Tr1〜Tr7はすべてショットキ接合電
界効果トランジスタ（以下MESFETと称す）、D1〜D7はす
べてショットキダイオード、R1は抵抗であり、入力端子
VIN、出力端子VOUT、電源電圧端子VDDおよびVSS、出力
ピーク電流制御端子VIP、接地端子GNDを有する。半導体
レーザは電源電圧端子VDDと出力端子VOUTの間に接続さ
れる。電源電圧端子VDDおよびVSSにはそれぞれ＋5V,−5
Vがかけられる。入力端子VINにTTLレベル（標準：ロー
レベル0.6V,ハイレベル2.2V）の信号が入ると、入力信
号変換回路のショットキダイオードD1〜D3でレベルシフ
トされ、BFL信号として波形整形回路のMESFET Tr4のゲ
ートに入る。波形整形回路のMESFET Tr3およびTr4はイ
ンバータ回路を構成しているから、MESFET Tr5のゲー
トには、MESFET Tr4のゲートに入った信号とはハイレ
ベルとローレベルの逆転した信号が入る。MESFET Tr5
のゲートに入った信号は、さらにショットキダイオード
D4〜D6によってレベルシフトされ、電流駆動回路のMESF
ET Tr7をスイッチングできる電圧レベルとなる。この
ような入力信号変換回路によって、MESFETTr7のON,OFF
のスイッチング時間はいずれも1nS程度となる。電流駆
動回路はMESFET Tr7およびショットキダイオードD7で
構成される。入力がローレベルの時、MESFET Tr7のゲ
ートに入る信号はハイレベルでMESFET Tr7はON状態に
なり、半導体レーザに電流が流れ発光する。逆に入力が
ハイレベルの時、MESFET Tr7のゲートに入る信号はロ
ーレベルで、MESFET Tr7はOFF状態になり、半導体レー
ザに電流は流れず発光しない。MESFET Tr7のゲート電
位は、ショットキダイオードD7を介してVIP端子によっ
ても制御できる。VIP端子は出力ピーク電流制御端子で
あり、この端子に入力される電圧を制御することによっ
て、出力電流のピーク値をコントロールできる。
第２図は、本発明の化合物半導体集積回路の第二の実施
例を示す回路図である。半導体材料としてはガリウム砒
素（GaAs）を用いている。
例を示す回路図である。半導体材料としてはガリウム砒
素（GaAs）を用いている。
MESFET Tr1〜Tr7、ショットキダイオードD1〜D7、抵抗
R1、入力端子VIN、電源電圧端子VDDおよびVSS、出力ピ
ーク電流制御端子VIP、接地端子GNDについては、第１の
実施例に示した回路構成と全く同じである。
R1、入力端子VIN、電源電圧端子VDDおよびVSS、出力ピ
ーク電流制御端子VIP、接地端子GNDについては、第１の
実施例に示した回路構成と全く同じである。
本実施例の回路は、MESFET Tr7と並列にMESFET Tr8が
出力端子VOVTと接地端子GNDの間に接続され、またMESFE
T Tr8のゲート電位を制御する出力バイアス電流制御端
子VIBを有する。出力バイアス電流制御用端子VIBでMESF
ET Tr8のゲート電位を制御することによって、半導体
レーザに直流的なバイアス電流を流すことができる。ME
SFET Tr8のゲート電位をMESFETのしきい値電圧以下に
するとバイアス電流は流れず、ゲート電位を上げていく
と100mA程度の出力バイアス電流が得られる（MESFET T
r8のゲート幅が600μｍの場合）。一般に半導体レーザ
の発光出力Ｌと電流Ｉの関係は第３図のようになり、し
きい値電流Ith以上の電流値の時、発光する。出力バイ
アス電流制御端子VIBにより、MESFET Tr8のゲート電位
を制御して、あらかじめ、半導体レーザにしきい値電流
を流しておくと、電流駆動回路により、スムーズに半導
体レーザを駆動できる。
出力端子VOVTと接地端子GNDの間に接続され、またMESFE
T Tr8のゲート電位を制御する出力バイアス電流制御端
子VIBを有する。出力バイアス電流制御用端子VIBでMESF
ET Tr8のゲート電位を制御することによって、半導体
レーザに直流的なバイアス電流を流すことができる。ME
SFET Tr8のゲート電位をMESFETのしきい値電圧以下に
するとバイアス電流は流れず、ゲート電位を上げていく
と100mA程度の出力バイアス電流が得られる（MESFET T
r8のゲート幅が600μｍの場合）。一般に半導体レーザ
の発光出力Ｌと電流Ｉの関係は第３図のようになり、し
きい値電流Ith以上の電流値の時、発光する。出力バイ
アス電流制御端子VIBにより、MESFET Tr8のゲート電位
を制御して、あらかじめ、半導体レーザにしきい値電流
を流しておくと、電流駆動回路により、スムーズに半導
体レーザを駆動できる。
発明の効果 以上述べたように、本発明によれば、波形整形回路と出
力ピーク電流制御端子を有する半導体レーザ駆動用の半
導体集積回路装置が、きわめて簡単な回路構成で実現さ
れ、たいへん有用である。
力ピーク電流制御端子を有する半導体レーザ駆動用の半
導体集積回路装置が、きわめて簡単な回路構成で実現さ
れ、たいへん有用である。
第１図および第２図は本発明の実施例における半導体集
積回路装置の回路図、第３図は半導体レーザの発光出力
と電流の関係を示す特性図、第４図は従来のシリコント
ランジスタを用いた電流切り換え型駆動回路の回路図で
ある。 Tr1〜Tr8……MESFET、D1〜D7……ダイオード、VDD,VSS
……電源電圧端子、VIP……出力ピーク電流制御端子。
積回路装置の回路図、第３図は半導体レーザの発光出力
と電流の関係を示す特性図、第４図は従来のシリコント
ランジスタを用いた電流切り換え型駆動回路の回路図で
ある。 Tr1〜Tr8……MESFET、D1〜D7……ダイオード、VDD,VSS
……電源電圧端子、VIP……出力ピーク電流制御端子。
Claims (1)
- 【請求項１】入力信号をレベルシフトする入力信号変換
回路と、前記入力信号変換回路の出力信号を波形整形す
るためのバッファードFETロジック回路と、前記バッフ
ァードFETロジック回路の出力信号によりパルス電流を
切り換える電界効果トランジスタおよびパルス電流のピ
ーク値を制御するダイオードからなる電流駆動回路を有
することを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14081386A JPH0728073B2 (ja) | 1986-06-17 | 1986-06-17 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14081386A JPH0728073B2 (ja) | 1986-06-17 | 1986-06-17 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62296572A JPS62296572A (ja) | 1987-12-23 |
| JPH0728073B2 true JPH0728073B2 (ja) | 1995-03-29 |
Family
ID=15277333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14081386A Expired - Lifetime JPH0728073B2 (ja) | 1986-06-17 | 1986-06-17 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728073B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666498B2 (ja) * | 1988-05-07 | 1994-08-24 | 浜松ホトニクス株式会社 | 光源駆動装置 |
-
1986
- 1986-06-17 JP JP14081386A patent/JPH0728073B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62296572A (ja) | 1987-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796767A (en) | Driver circuit of light-emitting device | |
| US4958089A (en) | High output drive FET buffer for providing high initial current to a subsequent stage | |
| US4500801A (en) | Self-powered nonregenerative fast gate turn-off FET | |
| KR900008051B1 (ko) | 논리회로 | |
| US4798983A (en) | Driving circuit for cascode BiMOS switch | |
| US4945258A (en) | Monolithic gaAs high speed switch driver | |
| US4698525A (en) | Buffered Miller current compensating circuit | |
| JPH02214219A (ja) | バイポーラｍｏｓ３値出力バッファ | |
| JPS60153205A (ja) | トーテムポールトランジスタ出力段回路 | |
| US4490631A (en) | Totem pole/open collector selectable output circuit | |
| US4578602A (en) | Voltage signal translator | |
| JPS61288617A (ja) | 半導体装置 | |
| EP0067318B1 (en) | A logic circuit with enhanced switching speed | |
| US5631580A (en) | BICMOS ECL-CMOS level converter | |
| JPH0728073B2 (ja) | 半導体集積回路装置 | |
| JPH0734491B2 (ja) | 発光素子駆動回路 | |
| JPS62221217A (ja) | 半導体集積回路装置 | |
| JP3593623B2 (ja) | 発光素子駆動回路 | |
| JP2998329B2 (ja) | 半導体集積回路 | |
| JP2853280B2 (ja) | 出力回路 | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JPH062475Y2 (ja) | スイッチング電源装置 | |
| SU1051717A1 (ru) | Полупроводниковый ключ | |
| KR930004716Y1 (ko) | 바이폴라 티티엘의 출력속도 개선회로 | |
| JP2004088886A (ja) | 半導体装置 |