JPH07281634A - 液晶ディスプレイ - Google Patents

Abstract

(57)【要約】 【目的】液晶ディスプレイを用いた情報処理装置の低消
費電力化を図ると共に、高速描画アクセスを実現するこ
とを目的とする。 【構成】液晶ドライバ１０１に１画面分の表示メモリ１
３４を内蔵し、１水平期間に１回の割合で、１水平ライ
ン分の表示データを読みだし、液晶印加電圧に変換し、
液晶パネル１０２に表示を行うとともに、液晶ドライバ
１０１にアドレスバス１０５、データバス１０６を設
け、任意の位置のデータを容易に更新できる様にする。
更に、アドレスのラッチクロックを選択する選択回路１
１２を設け、水平方向と垂直方向への連続描画を可能に
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示メモリを内蔵した
液晶ドライバと、本液晶ドライバを使用した液晶ディス
プレイ及び情報処理装置に関する。

【０００２】

【従来の技術】従来の液晶ディスプレイを図２から図９
を用いて、説明をする。

【０００３】図２は、従来の液晶ドライバを用いた液晶
ディスプレイの構成図である。

【０００４】図２において、２０１は液晶ドライバであ
り、１０２は液晶パネルであり、本実施例では、水平解
像度１６０ドット、垂直解像度２４０ラインとして説明
を進めるので、液晶パネル１０２のうちＸ駆動電極はＸ
１からＸ１６０となり、Ｙ駆動電極はＹ１からＹ２４０
となる。２０２は走査回路であり、１０４は電源回路で
ある。

【０００５】液晶ドライバ２０１において、２０３は表
示データを転送するデータバスであり、２０４は表示デ
ータに同期したラッチクロック（以下、ＣＬ２とも呼
ぶ。）であり、１２１は水平周期の周波数を有する同期
信号（以下、ＣＬ１とも呼ぶ。

【０００６】）であり、１２３は液晶の交流化を指示す
る液晶交流化信号であり、本実施例において、上記いず
れの信号も外部システム（本図面では図示せず。）から
入力することにする。２０５はラッチクロック生成回路
であり、２０６はラッチクロック生成回路２０５で生成
したラッチクロックを転送するクロックバスであり、２
０７はシフトレジスタであり、データバス２０３を介し
て転送される表示データをクロックバス２０６で有効と
なるラッチクロックに応じて順次記憶し、記憶したデー
タは２０８のデータバスで転送する。２０９はラインラ
ッチ回路であり、データバス２０８を介して転送される
１水平ライン分の表示データを同期信号１２１に同期し
て同時に記憶し、記憶したデータは２１０のデータバス
で転送される。１４０はレベルシフト回路であり、ロジ
ックレベル約５Ｖの電圧を液晶パネル１０２を駆動する
のに必要な電圧レベル約１５Ｖ以上に変換する回路であ
る。１４１はレベルシフトされた電圧レベルの表示デー
タを転送するデータバスであり、１４２はデータバス１
４１で転送される表示データに応じて表示オン電圧と表
示オフ電圧を選択し、液晶印加電圧を生成して液晶パネ
ル１０２に出力する電圧選択回路であり、電圧選択回路
１４２で選択された液晶印加電圧は１４３の出力端子を
介して液晶パネル１０２に転送する。尚、出力端子１４
３は液晶パネル１０２のＸ駆動電極に接続する。

【０００７】走査回路２０２は走査するラインに選択電
圧を印加し、非走査ラインには非選択電圧を印加する制
御を行うことから、１４８の出力端子は、液晶パネル１
０２のＹ駆動電極に接続する。

【０００８】１２２は液晶パネル１０２に表示する最初
のライン、つまり第１ラインのデータを指示する信号で
フレーム周期の周波数を有する同期信号（以下、ＦＬＭ
とも呼ぶ。）である。同期信号１２２は、外部システム
（本図面では図示せず。）から入力することにする。

【０００９】図３は、図２に示した従来の液晶ドライバ
２０１の動作を説明するタイミングチャート図である。

【００１０】図４は、図２に示した従来の液晶ドライバ
を用る液晶ディスプレイで構成した情報処理装置のブロ
ック図である。

【００１１】図４において、４０１は図２に示した従来
の液晶ドライバ２０１を用る液晶ディスプレイであり、
４０２はＣＰＵであり、４０３はメモリであり、４０４
はＩ／Ｏコントローラであり、４０５は表示コントロー
ラであり、４０６は表示メモリである。４４４はアドレ
スバスであり、４４５はデータバスであり、４４６はコ
ントロール信号である。

【００１２】表示コントローラ４０５において、４０７
はアドレス変換回路であり、４０８は変換後のアドレス
を転送するアドレスバスである。４０９は選択回路であ
り、アドレスバス４０８で転送される上位アドレスと下
位アドレスを選択する回路となるので、出力するアドレ
スは多重化されたアドレスとなり、アドレスバス４１０
で転送する。４１１は表示用カウンタであり、表示アド
レスと同期信号を生成し、各々４１２のアドレスバス、
４１３の同期信号バスで転送する。同期信号バス４１３
には、図２で記載した同期信号１２２，１２３を含むも
のとする。４１４は選択回路であり、アドレスバス４１
２で転送される上位アドレスと下位アドレスを選択する
回路となるので、出力するアドレスは多重化されたアド
レスとなり、アドレスバス４１５で転送される。４１６
は選択回路であり、アドレスバス４１０とアドレスバス
４１５で転送されるアドレスを選択して、アドレスバス
４１７を介して表示メモリ４０６に転送する。４１８は
双方向バッファ回路であり、４１９は表示コントローラ
４０５と表示メモリ４０６間のデータ転送を制御するデ
ータバスである。４２０は表示のために表示メモリ４０
６から読み込んだ表示データを転送するデータバスであ
り、４２１はパラレル／シリアル変換回路であり、シリ
アル変換された表示データは、データバス２０３を介し
て、液晶ディスプレイ４０１に転送される。４２２はタ
イミング信号生成回路であり、表示コントローラが動作
するための各種タイミング信号を生成する。４２３は表
示用カウンタ４１１を動作させるためのクロックであ
り、４２４は選択回路４０９，４１５の選択信号であ
り、４２５は、表示メモリ４０６へのアクセスがＣＰＵ
４０２からのアクセルである場合に、アドレスバス４１
０を介して転送されるアドレスを選択し、表示メモリ４
０６へのアクセスが表示データを液晶ディスプレイ４０
１に転送するアクセスである場合に、アドレスバス４１
５を介して転送されるアドレスを選択する調停制御を行
う選択信号である。表示メモリ４０６へのアクセスがＣ
ＰＵ４０２からのアクセルである場合に、４２６のメモ
リリードイネーブル信号又は４２７のライトイネーブル
信号を入力して、タイミング信号生成回路は、調停制御
を行う。４２８はアドレスバス４１７で多重化されて転
送されるアドレスのうち上位アドレスであるロウアドレ
スを取り込むラッチクロック（以下、ＲＡＳと呼ぶ。）
であり、４２９はアドレスバス４１７で多重化されて転
送されるアドレスのうち下位アドレスであるカラムアド
レスを取り込むラッチクロック（以下、ＣＡＳと呼
ぶ。）であり、４３０は表示データの読みだし、書き込
み制御を行うライトイネーブル信号（以下、ＷＥと呼
ぶ。）である。いずれの信号も表示メモリ４０６に転送
する。

【００１３】表示メモリ４０６において、４３１はアド
レスバス４１７で転送されるロウアドレスを記憶するラ
ッチ回路であり、４３２は記憶したロウアドレスを転送
するアドレスバスである。４３３はアドレスバス４１７
で転送されるカラムアドレスを記憶するラッチ回路であ
り、４３３は記憶したカラムアドレスを転送するアドレ
スバスである。４３５はロウアドレスデコーダであり、
４３６ロウアドレスデコーダ４３５の出力でワード線選
択信号である。４３７はカラムアドレスデコーダであ
り、４３８はカラムアドレスデコーダ４３７の出力でデ
ータ線選択信号である。４３９はデータ選択回路であ
り、４４０は表示データを転送するデータバスである。
４４１はメモリセルアレイであり、１画面分の表示デー
タを記憶する。よって、本実施例では、一画素あたり１
ビットのデータ情報を有するものとして説明するので、
水平方向１６０ビット、垂直方向２４０ビットの表示デ
ータ情報を記憶するものとする。４４２はメモリセルア
レイ４４１への書き込み読みだしデータを転送するデー
タバスであり、４４３はデータの転送方向を制御する双
方向バッファ回路である。

【００１４】図５は液晶ディスプレイ４０１のメモリマ
ップを説明する図である。

【００１５】図６は図４記載の表示メモリ４０６をアク
セスする状態を示すタイミングチャート図である。

【００１６】図７はＣＰＵ４０２が表示メモリ４０６に
対して表示データの書き込み、読みだし制御（以下、描
画と呼ぶ。）を行う場合のダイナミックアクセスによる
タイミングチャート図である。

【００１７】図８はＣＰＵ４０２が表示メモリ４０６に
対して表示データの描画を行う場合のページングアクセ
スによるタイミングチャート図である。

【００１８】図９は文字’Ａ’のビットマップデータ例
である。

【００１９】再び、図２から従来の液晶ドライバの動作
及び従来の液晶ドライバを用いた液晶ディスプレイの動
作について説明する。

【００２０】図２の従来の液晶ドライバ２０１におい
て、ラッチクロック生成回路２０５は、ラッチクロック
２０４に同期して、シフトレジスタ２０７でデータバス
２０３を介して転送される表示データを順次記憶するラ
ッチクロックを生成する。ラッチクロック２０４と表示
データは、図３に示すように同期しているので、シフト
レジスタ２０７には、１水平ライン分（本実施例では１
６０ドット分）の表示データを取り込むことになる。シ
フトレジスタ２０７に１水平ライン分の表示データが記
憶されると同期信号１２１が有効になり、ラッチ回路１
４０はデータバス２０８を介して転送される１水平ライ
ン分の表示データを同時に取り込むことになる。ラッチ
回路１４０に取り込まれたデータはレベルシフタ回路１
４０でロジックレベル約５Ｖの電圧が液晶パネル１０２
を駆動するのに必要な電圧レベル約１５Ｖ以上に変換す
る。レベル変換された表示データは、電圧選択回路１４
２で液晶交流化信号１２３に応じて液晶駆動電圧１５０
のうち表示オン電圧と表示オフ電圧を選択する。これに
より、出力端子１４３には表示データに対応した液晶印
加電圧が１ライン分同時に生成できることになる。出力
される液晶印加電圧が液晶パネル１０２の第１ラインに
対応する電圧の場合、走査回路２０２は、同期信号１２
２が有効になると同期信号１２１に同期して、出力端子
１４８のうち、液晶パネル１０２の第１ラインのＹ駆動
電極ｙ１に選択電圧を印加する様に動作する。液晶パネ
ル１０２は走査回路２０２で生成する選択電圧と液晶ド
ライバ２０１で生成する液晶印加電圧との差電圧が実効
電圧となり、この実効電圧によって液晶の透過率を制御
できるので表示を行うことが可能になる。よって、上記
の動作により液晶パネル１０２の第１ラインの表示が行
える。また、液晶ドライバ２０１において、ラッチ回路
２０９、レベルシフタ回路１４０、電圧選択回路１４２
が最上位ラインの液晶印加電圧を生成している間に、ラ
ッチクロック生成回路２０５とシフトレジスタ２０７
は、第２ラインの表示データの取り込み動作を開始す
る。そして、再び１水平ライン分の表示データんの取り
込みを終了すると、同期信号１２１が有効となり、ラッ
チ回路２０９、レベルシフタ回路１４０、電圧選択回路
１４２を介して液晶印加電圧を生成する。そして、これ
に同期して、走査回路では、出力端子１４８のうち、液
晶パネル１０２の第２ラインのＹ駆動電極ｙ２に選択電
圧を印加する様に動作する。この動作を繰り返すことで
１画面分の表示を行うことが可能になる。

【００２１】以上の様に、従来の液晶ドライバ２０１を
用いた液晶ディスプレイは表示画面が静止画像であって
も、表示データを同期信号２０４に同期して、常に取り
込む必要がある。よって、この液晶ディスプレイを使用
する情報処理装置は図４の様になる。

【００２２】図４において、液晶ディスプレイ４０１に
表示する表示データは表示メモリ４０６に記憶した表示
データを順次読み出すことによって、生成できる。表示
メモリからの表示読みだしについて、説明する。

【００２３】表示メモリから表示データを読み出す場
合、表示用カウンタ４１１は、クロック４２３に同期し
て、順次カウントアップする。その出力値は、表示アド
レスとなり、選択回路４１４、４１６で表示メモリ４０
６のアドレスバス４１７のフォーマットに沿った多重化
したアドレスに変換される。そして、選択回路４１６で
は、選択信号４２５により、アドレスバス４１５を選択
するので、アドレスバス４１７に多重化した表示アドレ
スが出力される。表示メモリ４０６は、表示アドレスの
うちロウアドレスをＲＡＳ４２８に同期してラッチ回路
４３１にラッチする。また、表示アドレスのうちカラム
アドレスをＣＡＳ４２９に同期してラッチ回路４３３に
ラッチする。それぞれラッチしたアドレスはデコード回
路４３５、４３３７に出力する。デコード回路４３５で
は、ロウアドレスで指示したメモリセルアレイ４４１内
のワード線を選択し、ロウアドレスに対応した１水平ラ
イン分の表示データをデータバス４４０を介してデータ
選択回路４３９まで転送する。データ選択回路４３９で
は、デコード回路４３７の生成するデコード信号によ
り、１水平ライン分のデータのうちデータバス４４２，
４１９のバス幅にあわせて選択し、出力する。データバ
ス４４２，４１９のバス幅が８ビットの場合８ビットの
データを選択する。

【００２４】選択された表示データは表示メモり４０６
内の双方向バッファ回路４４３と表示コントローラ４０
５内の双方向バッファ回路４１８を介してパラレル／シ
リアル変換回路４２１に転送され、液晶ディスプレイ４
０１に転送されることになる。例えば、図５に示す様
に、第１ライン、つまりＹ駆動電極ｙ０上に表示を行う
場合にはロウアドレスはｈｅｘ．０とし、液晶ドライバ
２０１が駆動するＸ駆動電極ｘ１からｘ７に供給する表
示データはカラムアドレスをｈｅｘ．０とし、順次カラ
ムアドレスをカウントアップし、Ｘ駆動電極ｘ１５２か
らｘ１６０に供給する表示データはカラムアドレスをｈ
ｅｘ．４９とし読み出すことになる。また、第２ライ
ン、つまりＹ駆動電極ｙ１上に表示を行う場合には、ロ
ウアドレスはｈｅｘ．１とし、以下第１ラインと同様に
カラムアドレスをカウントアップすることで、第２ライ
ンの全ての表示データを読み出すことが出来る。これを
繰り返すことで１画面分の表示データを読み出すことが
可能になるが、本従来例では、１水平周期内に２０（＝
１６０ドット／８ビット）回の表示メモリアクセスが必
要になる。

【００２５】よって、従来の情報処理装置では、表示画
面が静止画像であっても、常に表示メモリ４０６をアク
セスする必要があることから消費電力を低減する障害と
なっていた。

【００２６】また、表示メモリ４０６に記憶する表示デ
ータを更新する場合には、ＣＰＵ４０２が描画すること
になる。ＣＰＵ４０２が描画命令であるメモリリードイ
ネーブル信号４２６、又はメモリライトイネーブル信号
４２７を有効にするとともに、システムアドレスバス４
４４に描画するアドレスを転送し、システムデータバス
４４５で描画する表示データを転送する。アドレスはア
ドレス変換回路４０７で表示メモリ４０６空間のアドレ
スであるかが判定され、選択回路４１４，４１６で表示
メモり４０６のアドレスバス４１７のフォーマットに沿
った多重化したアドレスに変換されて、所望する位置へ
の表示データの読みだし制御と書き込み制御が可能にな
る。描画速度を高速化するために従来の情報処理装置で
は、図６に示すように表示データを液晶ディスプレイ４
０１に転送するための表示アクセスと、表示メモリ４０
６に記憶した表示データを更新するための描画アクセス
を時分割制御する必要があった。しかし、図６に示す様
に表示メモリ４０６のアクセスサイクルの４回に１回程
度しか描画アクセスが実施出来ないので、表示データの
更新が高速に行えない問題があった。

【００２７】また、表示データを液晶ディスプレイ４０
１に転送しない期間である期間においては、図７に示す
ように描画アクセスが連続して行えることになるが、更
に高速化を図るためページングモードと呼ぶ表示メモリ
４０６の機能を利用することが出来る。ページングモー
ドは、同一のロウアドレス上のデータを連続してアクセ
ス出来る機能であり、図８に示すようにＲＡＳ４２８の
アサート時にラッチされるロウアドレスを固定し、カラ
ムアドレスを変更するだけで、高速描画が実現出来る。
しかし、図９に示す様な文字データを描画する場合、ラ
イン方向に連続して描画処理を行うことになるので、現
在のページングモードを使用することが出来なく、ダイ
ナミックモードを使用することになり、描画速度を更に
向上させることが出来なかった。

【００２８】

【発明が解決しようとする課題】従来の液晶ドライバ２
０１を用いた液晶ディスプレイは表示画面が静止画像で
あっても、表示データを同期信号２０４に同期して、常
に取り込む必要がある。よって、従来の液晶ドライバを
使用した例では、１水平周期内に２０（＝１６０ドット
／８ビット）回の表示メモリアクセスが必要となり、消
費電力低減の妨げになるといった問題があった。

【００２９】また、表示メモリ４０６に対して表示アク
セスと描画アクセスを時分割に行うことから、アクセス
サイクルの４回に１回程度しか描画アクセスが実施出来
ないので、表示データの更新が高速に行えない問題があ
った。

【００３０】更に、図９に示す様な文字データを描画す
る場合、垂直方向に連続して描画処理を行うことになる
ので、現在の水平方向に連続してアクセスできるページ
ングモードを使用することが出来なく、ダイナミックモ
ードを使用することになり、描画速度を更に向上させる
ことが出来なかった。

【００３１】本発明の目的は、液晶ディスプレイを用い
た情報処理装置の低消費電力化を図ると共に、高速描画
アクセスを実現することである。

【００３２】

【課題を解決するための手段】上記目的を達成するため
に、表示データに対応した液晶印加電圧を生成する液晶
ドライバに１画面分の表示メモリを内蔵し、水平周期の
周波数を有する同期信号に同期して１水平ライン分の表
示データを同時に読み出す手段と、１水平ライン分の表
示データを一時記憶する手段と、１水平ライン分の表示
データを液晶印加電圧に変換し、出力する手段を設け
る。更に、該液晶ドライバにアドレスバス、データバス
及び制御信号を入力する手段と、アドレスを記憶する回
路と、表示を行うラインのアドレスと外部からアクセス
するためのアドレスを選択する手段を設ける。

【００３３】また、多重化されたアドレスを記憶する手
段に取り込むタイミング信号を選択する手段を設ける。

【００３４】更に、描画アクセスを行うために、アドレ
スをインクリメントする回数を記憶する手段と、アドレ
スをインクリメントする手段とを設ける。

【００３５】

【作用】表示データに対応した液晶印加電圧を生成する
液晶ドライバに１画面分の表示メモリを内蔵し、水平周
期の周波数を有する同期信号に同期して１水平ライン分
の表示データを同時に読み出す手段と、１水平ライン分
の表示データを一時記憶する手段と、１水平ライン分の
表示データを液晶印加電圧に変換し、出力する手段は、
１水平周期に１回の割合で、表示メモリをアクセスする
だけで、１水平ライン分の表示データを液晶印加電圧に
変換する作用がある。

【００３６】更に、該液晶ドライバにアドレスバス、デ
ータバス及び制御信号を入力する手段と、アドレスを記
憶する回路と、表示を行うラインのアドレスと外部から
アクセスするためのアドレスを選択する手段は、表示メ
モリに記憶した表示データを任意に選択して更新する作
用がある。

【００３７】また、多重化されたアドレスを記憶する手
段に取り込むタイミング信号を選択する手段は、表示メ
モリ上水平方向のアドレスを連続してアクセスするだけ
でなく、垂直方向のアドレスを連続してアクセス出来る
作用がある。

【００３８】更に、アドレスをインクリメントする回数
を記憶する手段と、アドレスをインクリメントする手段
とは、液晶ドライバ内で一定領域の連続したアドレスを
生成する作用がある。

【００３９】

【実施例】本発明の第１の実施例を図１と図７から図１
２を用いて説明する。

【００４０】図１は、本発明の液晶ドライバを用いた液
晶ディスプレイの構成図である。

【００４１】図１において、１０１はメモリを内蔵した
液晶ドライバであり、１０２は液晶パネルであり、本実
施例では、水平解像度１６０ドット、垂直解像度２４０
ラインとして説明を進めるので、液晶パネル１０２のう
ちＸ駆動電極はＸ１からＸ１６０となり、Ｙ駆動電極は
Ｙ１からＹ２４０となる。１０３は走査回路であり、１
０４は電源回路である。１０１の液晶ドライバにおい
て、１０５は表示アドレスを転送するアドレスバスであ
り、行アドレス（以下、ロウアドレスと呼ぶ。）と列ア
ドレス（以下、カラムアドレスと呼ぶ。）を多重化して
転送する。１０６は表示データを転送するデータバスで
あり、１０７はロウアドレスを取り込むラッチクロック
（以下、ＲＡＳと呼ぶ。）であり、１０８はカラムアド
レスを取り込むラッチクロック（以下、ＣＡＳと呼
ぶ。）であり、１０９は表示データの読みだし、書き込
み制御を行うライトイネーブル信号（以下、ＷＥと呼
ぶ。）であり、１１０はメモリへのアクセスモードを指
示するコントロール信号である。本実施例において、上
記いずれの信号も外部システム（本図面では図示せ
ず。）から入力することにする。１１１，１１２はいず
れもＲＡＳ１０７とＣＡＳ１０８を切り替える選択回路
であり、１１３，１１４はいずれも選択されたラッチク
ロックである。１１５はロウアドレスを記憶するラッチ
回路であり、１１６はカラムアドレスを記憶するラッチ
回路であり、１１７はラッチ回路１１５で記憶したロウ
アドレスを転送するアドレスバスであり、１１８はラッ
チ回路１１６で記憶したカラムアドレスを転送するアド
レスバスである。１１９はデータの転送方向を制御する
双方向バッファ回路であり、１２０は表示データを転送
するデータバスである。１２１は水平周波数に同期した
同期信号（以下、ＣＬ１とも呼ぶ。）であり、１２２は
液晶パネル１０２に表示する最初のラインデータを指示
する信号で垂直周波数に同期した同期信号（以下、ＦＬ
Ｍとも呼ぶ。）であり、１２３は液晶の交流化を指示す
る液晶交流化信号であり、本実施例において、上記いず
れの信号も走査回路１０３から入力することにする。１
２４は走査カウンタであり、表示のためのロウアドレス
を同期信号１２１と１２２を用いて生成し、１２５のア
ドレスバスで転送する。１２６は選択回路であり、アド
レスバス１１７を介して転送されるロウアドレスと、ア
ドレスバス１２５を介して転送されるロウアドレスとを
選択し、選択したロウアドレスを１２７のアドレスバス
で転送する。１２８はロウアドレスデコーダであり、１
２９はロウアドレスデコーダ１０２８の出力でワード線
選択信号である。１３０はカラムアドレスデコーダであ
り、１３１はカラムアドレスデコーダ１３０の出力でデ
ータ線選択信号である。１３２はデータ選択回路であ
り、１３３は表示データを転送するデータバスである。
１３４はメモリセルアレイであり、１画面分の表示デー
タを記憶する。よって、本実施例では、一画素あたり１
ビットのデータ情報を有するものとして説明するので、
水平方向１６０ビット、垂直方向２４０ビットの表示デ
ータ情報を記憶するものとする。１３５は液晶パネル１
０２に表示を行うためにメモリセルアレイから表示デー
タを転送するのに使用するデータバスであり、１３６は
表示データを一時記憶するラインラッチ回路であり、１
３７はラインラッチ回路１３６で記憶した表示データを
転送するデータバスであり、１３８は表示データを一時
記憶するラインラッチ回路であり、１３９はラインラッ
チ回路１３８で記憶した表示データを転送するデータバ
スである。１４０はレベルシフト回路であり、ロジック
レベル約５Ｖの電圧を液晶パネル１０２を駆動するのに
必要な電圧レベル約１５Ｖ以上に変換する回路である。
１４１はレベルシフトされた電圧レベルの表示データを
転送するデータバスであり、１４２はデータバス１４１
で転送される表示データに応じて表示オン電圧と表示オ
フ電圧を選択し、液晶印加電圧を生成して液晶パネル１
０２に出力する電圧選択回路であり、電圧選択回路１４
２で選択された液晶印加電圧は１４３の出力端子を介し
て液晶パネル１０２に転送する。尚、出力端子２０１は
液晶パネル１０２のＸ駆動電極に接続する。１４４は液
晶ドライバ１０１の全体動作を制御するタイミング信号
生成回路であり、１４５は選択回路１２６の選択信号で
あり、メモリセルアレイ１３４へのアクセスがシステム
からのアクセルである場合に、アドレスバス１１７を介
して転送されるロウアドレスを選択し、メモリセルアレ
イ１３４へのアクセスが液晶パネル１０２に表示を行う
アクセスである場合に、アドレスバス１２５を介して転
送されるロウアドレスを選択する調停制御を行うことに
なる。１４６はメモリアクセス有効信号であり、本信号
は、ロウアドレスデコーダ１２８、カラムアドレスデコ
ーダ１３０、メモリセルアレイ１３４に入力される。１
４７は表示データラッチ信号であり、メモリセルアレイ
１３４へのアクセスが液晶パネル１０２に表示を行うア
クセスである場合に有効になる信号で、前記システムか
らのアクセスとの調停制御によりタイミングは可変とな
るが、水平周期毎に有効になる信号であり、ラインラッ
チ回路１３６に入力される。

【００４２】走査回路１０３は走査するラインに選択電
圧を印加し、非走査ラインには非選択電圧を印加する制
御を行うことから、１４８の出力端子は、液晶パネル１
０２のＹ駆動電極に接続する。

【００４３】電源回路１０４は液晶駆動電圧１４９，１
５０を生成し、液晶駆動電圧１４９は走査回路１０３
に、液晶駆動電圧１５０は液晶ドライバ１０１に入力さ
れる。

【００４４】図７は、液晶ドライバ１０１内の表示メモ
リに対して表示データの書き込み、読みだし制御（以
下、描画と呼ぶ。）を行う場合のダイナミックアクセス
によるタイミングチャート図である。

【００４５】図８は、液晶ドライバ１０１内の表示メモ
リに対して表示データの書き込み、読みだし制御（以
下、描画と呼ぶ。）を行う場合のページングアクセスに
よるタイミングチャート図である。

【００４６】図９は、文字’Ａ’のビットマップデータ
例である。

【００４７】図１０は、図１記載の液晶ドライバ１０１
が液晶パネル１０２に表示データに対応した液晶印加電
圧を供給するための表示アクセスのタイミングチャート
図である。

【００４８】図１１は、図１記載の液晶ドライバ１０１
の高速ページアクセスのタイミングチャート図である。

【００４９】図１２は、図１記載の液晶ディスプレイを
用いて構成した情報機器装置のブロック図である。

【００５０】図１２において、４０２は、ＣＰＵであ
り、４０３はメモリであり、４０４はＩ／Ｏコントロー
ラであり、４４４はアドレスバスであり、４４５はデー
タバスであり、４４６はコントロール信号である。１２
０１は液晶ディスプレイであり、１２０２はタイミング
信号生成回路であり、１２０３はアドレスをロウアドレ
スとカラムアドレスに多重化する選択信号であり、１２
０４はアドレスの選択回路である。

【００５１】以下、本発明の第１の実施例について図１
から詳細にその動作を説明する。

【００５２】はじめに、図１において、液晶パネル１０
２に表示データに対応した液晶印加電圧を出力し、表示
を行う表示アクセスに関して説明する。表示アクセス
は、メモリセルアレイ１３４に記憶した１水平ライン分
の表示データをラッチ回路１３６、ラッチ回路１３８、
レベルシフタ回路１４０、電圧選択回路１４２を介して
液晶印加電圧に変換して出力端子１４３に出力し、液晶
パネル１０２に供給することになる。詳しく説明する
と、走査カウンタ１２４が生成するアドレスは、選択回
路１２６で選択されて、アドレスバス１２７に出力され
る。尚、選択回路１２６は、タイミング信号生成回路１
１２の生成する選択信号１４５で制御され、表示アクセ
スが有効なときに上記の様な動作をする。そして、ロウ
アドレスデコード回路１２８は入力するアドレスによっ
てワード線選択信号１２９のうち対応するメモリセルア
レイ１３４の１水平ライン分の表示データを有効にし、
データバス１３５に出力する。ラッチ回路１３６では、
後で述べる描画アクセスとの調停制御により、タイミン
グ信号生成回路１１２で生成されるラッチクロック１４
６に同期して、データバス１３６上に転送される１水平
ライン分の表示データを同時に取り込むように動作す
る。ラッチ回路１３８では、水平周期に同期した同期信
号１２１のタイミングでデータバス１３７上に転送され
るラッチ回路１３６に記憶した表示データをラッチす
る。そして、ラッチ回路１３８でラッチしたロジックレ
ベル約５Ｖの電圧である表示データは、レベルシフト回
路１４０で、液晶パネル１０２を駆動するのに必要な電
圧レベル約１５Ｖ以上にレベル変換される。電圧レベル
画変換された表示データは、電圧選択回路１４２に入力
され、液晶交流化信号１２３に応じて液晶駆動電圧１５
０のうち表示オン電圧と表示オフ電圧のうちいずれかを
選択して、液晶印加電圧を生成し、出力端子１４３に１
水平ライン分同時に出力する。

【００５３】前記走査カウンタ１２４には、水平周期に
同期した同期信号１２１と垂直周期に同期した同期信号
１２２画入力されていることから、同期信号１２２が入
力されると出力するカウンタ値であるアドレスはｈｅ
ｘ．０となる。よって、メモリセルアレイ１３４の第１
ラインに対応するワード線選択信号１２９を有効にし、
第１ラインの表示データをラッチ回路１３６で取り込
み、同期信号１２１に同期して、ラッチ回路１３８が取
り込むので、図１０に示すようなタイミングで液晶ドラ
イバ１０１からの液晶印加電圧の出力が得られる。これ
に同期して、走査回路１０３では、同期信号１２２が有
効になると、出力端子１４８のうち液晶パネル１０２の
第１ラインに相当するＹ駆動電極ｙ１に選択電圧を印加
する様に動作する。液晶パネル１０２は、走査回路１０
３で生成する選択電圧と、液晶ドライバ１０１で生成す
る液晶印加電圧の差電圧が実効電圧となり、画素部の液
晶の透過率を制御出来るので、第１ラインの表示を行う
ことが出来る。

【００５４】そして、液晶ドライバ１０１内の走査カウ
ンタ１２４は、次に同期信号１２１が有効になると、ア
ドレスをｈｅｘ．１にカウントアップする。よって、第
１ラインの表示データを選択したのと同様にロウアドレ
スデコード回路１２８が第２ラインに対応するワード線
選択信号１２９を有効にする。そして、第１ラインと同
様の動作で、第２ラインの表示データに対応する液晶印
加電圧を出力端子１４３に出力する。また、走査回路１
０３では、Ｙ駆動電極ｙ２に選択電圧を印加する様に動
作するので第２ラインの表示が行えることになる。これ
を順次繰り返すことで１画面分の表示が行える。更に、
１画面分の表示が終了すると、同期信号１２２が有効に
なり、再び同様の動作を繰り返すことになる。

【００５５】よって、表示メモリを液晶ドライバ１０１
に内蔵することで、水平周期に１回の割合で表示メモリ
をアクセスするだけで液晶パネル１０２への表示が行え
るので、従来の液晶ドライバを使用した液晶ディスプレ
イ及び情報処理装置に比べて、表示メモリへのアクセス
頻度が低くなり、低消費電力化が可能になる。

【００５６】次に、液晶ドライバ１０１に内蔵した表示
メモリに記憶する表示データを更新する制御について説
明する。本液晶ドライバ１０１の記憶する表示メモリに
記憶する表示データを更新する場合、従来の表示メモリ
と同様のインタフェースとすることで、外部から容易に
アクセスできる。

【００５７】つまり、図１及び図７にしめすようにＲＡ
Ｓ１０７のアサート時に、更新する表示アドレスのうち
ロウアドレスがラッチ回路１１５に記憶され、ＣＡＳ１
０８のアサート時に、更新する表示アドレスのうちカラ
ムアドレスがラッチ回路１１６に記憶される。ラッチ回
路１１５に記憶したロウアドレスは選択回路１２６で選
択されて、ロウアドレスデコーダ回路１２５でデコーダ
したワード線が選択され、メモリセルアレイ上に記憶さ
れた対応する１水平ラインの表示データがデータバス１
３３に現れる。そして、ラッチ回路１１６で記憶したカ
ラムアドレスをカラムアドレスデコード回路１３０でい
ずれのデータを選択するのかを決定する。ライトイネー
ブル信号が有効なとき、双方向バッファ１１９を介した
ライトデータがメモリレルアレイ１３４に書き込まれる
ことになる。また、ライトイネーブル信号が有効でない
とき、双方向バッファを介してリードデータを外部に転
送することになる。これにより、表示メモリに記憶した
表示データの更新が可能になる。

【００５８】液晶パネル１０２に表示データを転送する
表示アクセスは、水平周波数あたり１回の割合でしか発
生しないので、水平周期のほとんどを描画アクセスが占
有することが可能になる。また、図８に示すようにロウ
アドレスをラッチ回路１１５に記憶しておくことから、
カラムアドレスを順次アサートすることで、同一ロウア
ドレス上の表示データを高速に描画することが可能にな
る。

【００５９】また、本実施例の液晶ディスプレイは同期
信号１２１、同期信号１２２、液晶交流化信号１２３を
走査回路１４８で生成しているので、外部の回路は表示
アクセスを意識することが必要ないのと共に、前記各制
御信号を生成しないですむことになる。そこで、表示ア
クセスと描画アクセスが同タイミングで発生した場合で
も、予め先読みするラッチ回路１３６があるので、タイ
ミング信号生成回路１４４によりラッチクロック１４７
のタイミングを調整することで描画アクセスを優先する
ことが出来、高速描画が可能になる。

【００６０】よって、本液晶ディスプレイを使用する情
報機器装置は、図１１に示す様にアドレスを多重化する
アドレスの選択回路１１０３とＲＡＳ，ＣＡＳ，ＷＥの
タイミング信号を生成するタイミング信号生成回路１１
０２を設けるだけで済むことになる。

【００６１】また、図９記載の文字等を高速描画を実現
する手段として、図１記載の様にＲＡＳ１０７とＣＡＳ
１０８を切り替える選択回路１１１及び１１２を設ける
ことにした。コントロール信号１１０が’Ｈｉｇｈ’レ
ベルのとときは図８記載のページングアクセスの様にカ
ラムアドレスを変更するだけで高速描画が可能になる。
コントロール信号１１０が’Ｌｏｗ’レベルのときＲＡ
Ｓ１０７がアサートされるタイミングでカラムアドレス
をラッチ回路１１６に取り込み、ＣＡＳがアサートされ
タイミングでロウアドレスをラッチ回路１１５に取り込
む様にする。これにより、ＲＡＳ１０７，ＣＡＳ１０８
のタイミングは従来通りであるが、アドレスを図１２の
示すようなタイミングで入力することで、同一のカラム
アドレスでロウアドレスを変更するだけで済むので、図
９に示す様な文字において高速な描画アクセスが可能に
なる。また、ロウアドレスとカラムアドレスの切り替
は、図１１に記載した選択回路１１０３の切り替タイミ
ングを替えるだけで容易に実現することが可能になる。

【００６２】次に、第２の実施例に関して、図１３から
図１５を用いて説明する。

【００６３】図１３は、第２の実施例である液晶ドライ
バを用いた液晶ディスプレイの構成図である。

【００６４】図１３において、１３０１は表示メモリを
内蔵した液晶ドライバであり、１３０２は負論理のＡＮ
Ｄ回路であり、１３０３はＡＮＤ回路１３０２に出力す
るメモリアクセス有効信号（以下、ＭＡとも呼ぶ。）で
ある。

【００６５】図１４は、図１３記載の液晶ドライバ１３
０２のページングアクセスのタイミングチャート図の第
１例である。

【００６６】図１５は、図１３記載の液晶ドライバ１３
０２のページングアクセスのタイミングチャート図の第
２例である。

【００６７】再び、図１３からその動作を詳しく説明す
る。

【００６８】図１３において、液晶ドライバ１３０１の
表示アクセス動作は、図１に記載した第１の実施例の液
晶ドライバ１０１と同様の動作を行うので、ここでの説
明は省略する。よって、描画アクセスに関して説明す
る。本実施例は、アドレスバス１０５で転送するロウア
ドレスとＲＡＳ１０７、カラムアドレスとＣＡＳ１０８
は常に同期したタイミングで有効になることを前提にし
たものである。つまり、タイミング信号発生回路１４４
はＡＮＤ回路１３０２でＲＡＳ１０７とＣＡＳ１０８の
いずれもアサートされたときのみ図１４及び図１５のタ
イミングチャート図に示すようにメモリアクセス有効信
号ＭＡＥ１３０３を有効にするので、図１４に示す様に
ロウアドレスが一定で、カラムアドレスを入力するペー
ジングアクセスであるか、図１５記載のタイミングチャ
ート図に示すように、カラムアドレスが一定で、ロウア
ドレスを順次入力するページングアクセスであるかを意
識しなくて済むことになるので、目的に応じたページン
グアクセスが容易に行えることになり、高速描画が可能
になる。

【００６９】次に、第３の実施例に関して、図１６から
図１８を用いて説明する。

【００７０】図１６は、第３の実施例である液晶ドライ
バを用いた液晶ディスプレイの構成図である。

【００７１】図１６において、１６０１は表示メモリを
内蔵した液晶ドライバであり、１６０２はロウアドレス
カウンタであり、１６０３はロウアドレスカウンタ１６
０２に出力するロウアドレスを転送するアドレスバスで
あり、１６０４はデータレジスタであり、１６０５はデ
ータレジスタの出力するデータを転送するデータバスで
あり、１６０６クロックであり、１６０７はロード型の
ダウンカウンタであり、１６０８はカウンタ１６０７の
出力するイネーブル信号であり、１６０９はアドレスデ
コーダ回路であり、１６１０はアドレスデコーダ回路の
出力するレジスタデータラッチ信号（以下、ＲＡＥとも
呼ぶ。）であり、１６１１はロード型のアップカウンタ
であり、カラムアドレスを記憶するとともにインクリメ
ントする。

【００７２】図１７は本実施例において、データレジス
タ１６０４にデータをセットする際の動作を説明するタ
イミングチャート図である。

【００７３】図１８は、図１６記載の液晶ドライバ１６
０１のページングアクセスを示すタイミングチャート図
である。

【００７４】再び、図１６からその動作を詳しく説明す
る。

【００７５】図１６において、液晶ドライバ１６０１の
表示アクセス動作は、図１に記載した第１の実施例の液
晶ドライバ１０１と同様の動作を行うので、ここでの説
明は省略する。よって、描画アクセスに関して説明す
る。本実施例のページングアクセスは、アドレスを入力
しなくても、内部でアドレスを発生して高速描画が行え
る様にしたものである。アドレスバス１０５で図１７の
タイミングチャート図に示すようにレジスタアドレスを
転送すると、アドレスデコーダ回路１６０９でレジスタ
データラッチ信号１６１０が有効になる。尚、このとき
のアドレスは表示メモリ空間にないアドレスを使用する
ことになる。そして、レジスタデータラッチ信号１６１
０は、データバス１０６で転送されるレジスタデータを
データレジスタ１６０４に取り込み、データバス１６０
５に出力する。本実施例ではデータはｈｅｘ．７として
話しを進める。次に、図１８の様に描画アクセスが発生
すると、ロウアドレスをＲＡＳ１０７アサートのタイミ
ングに同期してラッチ回路１１５とカウンタ１６０２に
取り込む。そして、カラムアドレスをＣＡＳ１０８アサ
ートのタイミングに同期してカウンタ１６１１に取り込
む。そして、カウンタ１６０７では、データレジスタ１
６０４の記憶するデータを取り込む。そして、図１８に
示すようにはじめは外部から入力されるロウアドレスｈ
ｅｘ．ｎとカラムアドレスｈｅｘ．ｍで第１の実施例と
同様に描画アクセスを実行する。そして、次に、ＣＡＳ
１０８がアサートされるとカウンタ１６０２はインクリ
メントされ、ロウアドレスｈｅｘ．ｎ＋１を生成するこ
とになる。それに同期して、カウンタ１０７はカウント
ダウンし、ｈｅｘ．６を記憶することになる。再びＣＡ
Ｓ１０８がアサートされるとカウンタ１６０２はインク
リメントされ、ロウアドレスｈｅｘ．ｎ＋２を生成する
ことになる。それに同期して、カウンタ１０７はカウン
トダウンし、ｈｅｘ．５を記憶することになる。これを
順次繰り返して、ＣＡＳ１０８がアサートされるとカウ
ンタ１６０２はインクリメントされ、ロウアドレスｈｅ
ｘ．ｎ＋７を生成すると、それに同期して、カウンタ１
０７はカウントダウンし、ｈｅｘ．０を記憶することに
なる。そして、再びＣＡＳがアサートされると、カウン
タ１６０７の生成するイネーブル信号１６０８が有効に
なり、カウンタ１６０２はラッチ回路１１５の記憶して
いるロウアドレスであるｈｅｘ．ｎをロードし、出力す
る。また、これに同期して、カウンタ１６１１はインク
リメントされ、図１８に示すようにカラムアドレスｈｅ
ｘ．ｍ＋１を生成する。また、カウンタ１６０７では、
再びデータレジスタ１６０４に記憶しているデータｈｅ
ｘ．７をロードする。このような動作により、図９に示
した文字を描画する場合、アドレスバスからロウアドレ
スを順次入力しなくても、内部でロウアドレスを発生す
ることが出来るので、高速描画が可能になる。また、ロ
ウアドレスを一定の値にインクリメントした後に、もと
のロウアドレスに設定し直し、カラムアドレスをインク
リメントするので、図９に示すような文字が横方向に連
続して描画する際にもアドレスを順次入力しなくても高
速描画が実現できる効果がある。また、外部のアドレス
バスが変化しないので、本実施例の液晶ディスプレイを
使用した情報処理装置の低消費電力化に効果がある。

【００７６】以上、本実施例では、ロウアドレスとカラ
ムアドレスを多重化したＤ−ＲＡＭのインタフェースに
準拠したものに関して述べてきたが、ロウアドレスとカ
ラムアドレスを多重化せずに同時に入力するＳ−ＲＡＭ
のインタフェースに準拠したものでも本実施例と同様な
構成で実現可能になる。

【００７７】

【発明の効果】本発明の液晶ドライバを用いた液晶ディ
スプレイは表示メモリを１画面分内蔵しているので、１
水平周期内に１回の割合で、表示メモリをアクセスする
だけなので、本発明の液晶ドライバを使用した液晶ディ
スプレイ及び情報処理装置の低消費電力化を推進できる
効果がある。

【００７８】また、表示メモリへの表示アクセスが１水
平周期内に１回の割合で発生するだけなので、常に描画
アクセスが行えるので、高速に表示データの更新が行え
る効果がある。

【００７９】更に、ロウアドレス又はカラムアドレスを
一定にして、水平方向、垂直方向への描画アクセスが連
続して行えるので、文字との描画画高速に行える効果が
ある。

【００８０】また、描画アドレスを発生する回路を内蔵
しているので、連続アクセスを行う場合に、アドレスバ
スを順次入力することがないので、本発明の液晶ドライ
バを使用した液晶ディスプレイ及び情報処理装置の低消
費電力化を推進できる効果がある。

【図面の簡単な説明】

【図１】本発明の液晶ドライバを用いた液晶ディスプレ
イの構成図である。

【図２】従来の液晶ドライバを用いた液晶ディスプレイ
の構成図である。

【図３】図２に示した従来の液晶ドライバ２０１の動作
を説明するタイミングチャート図である。

【図４】図２に示した従来の液晶ドライバを用る液晶デ
ィスプレイで構成した情報処理装置のブロック図であ
る。

【図５】液晶ディスプレイのメモリマップを説明する図
である。

【図６】図４に記載した表示メモリアクセスの状態を示
すタイミングチャート図である。

【図７】表示メモリに対して行う表示データの書き込
み、読みだし制御のダイナミックアクセスによるタイミ
ングチャート図である。

【図８】表示メモリに対して行う表示データの書き込
み、読みだし制御のページングアクセスによるタイミン
グチャート図である。

【図９】文字’Ａ’のビットマップデータ例である。

【図１０】図１記載の液晶ドライバ１０１が液晶パネル
１０２に表示データに対応した液晶印加電圧を供給する
ための表示アクセスのタイミングチャート図である。

【図１１】図１記載の液晶ドライバ１０１の高速ページ
アクセスのタイミングチャート図である。

【図１２】図１記載の液晶ディスプレイを用いて構成し
た情報機器装置のブロック図である。

【図１３】本発明の第２の実施例である液晶ドライバを
用いた液晶ディスプレイの構成図である。

【図１４】図１３記載の液晶ドライバ１３０２のページ
ングアクセスの第１例のタイミングチャート図である。

【図１５】図１３記載の液晶ドライバ１３０２のページ
ングアクセスの第２例のタイミングチャート図である。

【図１６】本発明の第３の実施例である液晶ドライバを
用いた液晶ディスプレイの構成図である。

【図１７】図１６記載の液晶ドライバにおいて、データ
レジスタ１６０４にデータをセットする際の動作を説明
するタイミングチャート図である。

【図１８】図１６記載の液晶ドライバにおいて、ページ
ングアクセスを示すタイミングチャート図である。

【符号の説明】

１０１…液晶ドライバ、 １０２…液晶パネル、 １０３…走査回路、 １０４…電源回路、 １０５…アドレスバス、 １０６…データバス、 １０７…ラッチクロック（ＲＡＳ）、 １０８…ラッチクロック（ＣＡＳ）、 １０９…ライトイネーブル信号（ＷＥ）、 １１０…コントロール信号、 １１１…選択回路、 １１２…選択回路、 １１３…ラッチクロック、 １１４…ラッチクロック、 １１５…ラッチ回路、 １１６…ラッチ回路、 １１７…アドレスバス、 １１８…アドレスバス、 １１９…双方向バッファ回路、 １２０…データバス、 １２１…同期信号（ＣＬ１）、 １２２…同期信号（ＦＬＭ）、 １２３…液晶交流化、 １２４…走査カウンタ、 １２５…アドレスバス、 １２６…選択回路、 １２７…アドレスバス、 １２８…ロウアドレスデコーダ、 １２９…ワード線選択信号、 １３０…カラムアドレスデコーダ、 １３１…選択信号、 １３２…データ選択回路、 １３３…データバス、 １３４…メモリセルアレイ、 １３５…データバス、 １３６…ラッチ回路、 １３７…データバス、 １３８…ラッチ回路、 １３９…データバス、 １４０…レベルシフト回路、 １４１…データバス、 １４２…電圧選択回路、 １４３…出力端子、 １４４…タイミング信号生成回路、 １４５…選択信号、 １４６…メモリアクセス有効信号、 １４７…表示データラッチ信号、 １４８…出力端子、 １４９…液晶駆動電圧、 １５０…液晶駆動電圧、 １２０１…液晶ディスプレイ、 １２０２…タイミング信号生成回路、 １２０３…選択信号、 １２０４…選択回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新田 博幸 神奈川県川崎市麻生区王禅寺1099番地株式 会社日立製作所システム開発研究所内 (72)発明者 池田 牧子 神奈川県川崎市麻生区王禅寺1099番地株式 会社日立製作所システム開発研究所内 (72)発明者 恒川 悟 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内 (72)発明者 犬塚 達裕 神奈川県横浜市戸塚区吉田町292番地株式 会社日立画像情報システム内 (72)発明者 宮田 淳一 千葉県茂原市早野3681番地日立デバイスエ ンジニアリング株式会社内

Claims (10)

【特許請求の範囲】
1. 【請求項１】複数のデータ線及び複数の走査線の交点位
   置にマトリックス上に配列された画素部を有する液晶パ
   ネルと、前記複数の走査線に順次選択電圧を印加する走
   査回路と、上位装置からの表示データを請けて顔表示デ
   ータに対応した電圧を前記複数のデータ線に印加する液
   晶ドライバとを具備する液晶ディスプレイにおいて、 前記走査回路は、表示のフレーム周期を表すスレーム表
   示同期信号と、表示のライン周期を表すライン表示同期
   信号を生成する回路を有し、 前記液晶ドライバは、汎用のメモリインタフェースを介
   してアクセスされ、前記マトリックス上に配列された画
   素部に対応する表示データを格納する表示メモリと、 前記ライン表示同期信号に同帰して、前記表示メモリか
   ら順次１水平ライン上の表示データを読み出す手段と、 該読み出された当該液晶ドライバの有する出力データ線
   分の表示データを同時に保持する記憶手段と、 該記憶手段に保持された表示データを前記液晶パネルの
   液晶印加電圧に変換して出力する回路と、 該表示メモリに対して前記上位装置が表示データの読み
   だし、書き込み制御を行うとき、前記液晶パネルの走査
   線に対応するアドレスを一時保持する記憶手段と、デー
   タ線に対応するアドレスを一時保持する記憶手段と、 前記二つの記憶手段にアドレスを取り込むタイミング信
   号を切り替える手段とを有することを特徴とする液晶デ
   ィスプレイ。
2. 【請求項２】前記液晶ドライバは、前記液晶パネルの走
   査線に対応するアドレスとデータ線に対応するアドレス
   を多重化して入力し、 走査線に対応するアドレスを、走査線に対応するアドレ
   スを記憶する信号で取り込み且つ、データ線に対応する
   アドレスを、データ線に対応するアドレスを記憶する信
   号で取り込む機能と、走査線に対応するアドレスを、デ
   ータ線に対応するアドレスを記憶する信号で取り込み且
   つ、データ線に対応するアドレスを、走査線に対応する
   アドレスを記憶する信号で取り込む機能とを切り替える
   ことにより、 走査線に対応するアドレスを一定にし、データ線に対応
   するアドレスを順次入力することで、水平方向の表示デ
   ータの更新を高速に行う機能と同じタイミングで、 データ線に対応するアドレスを一定にし、走査線に対応
   するアドレスを順次入力することで、垂直方向の表示デ
   ータの更新を高速に行う機能が実現できることを特徴と
   する請求項１記載の液晶ディスプレイ。
3. 【請求項３】複数のデータ線及び複数の走査線の交点位
   置にマトリックス上に配列された画素部を有する液晶パ
   ネルと、前記複数の走査線に順次選択電圧を印加する走
   査回路と、上位装置からの表示データを請けて顔表示デ
   ータに対応した電圧を前記複数のデータ線に印加する液
   晶ドライバとを具備する液晶ディスプレイにおいて、 前記走査回路は、表示のフレーム周期を表すスレーム表
   示同期信号と、表示のライン周期を表すライン表示同期
   信号を生成する回路を有し、 前記液晶ドライバは、汎用のメモリインタフェースを介
   してアクセスされ、前記マトリックス上に配列された画
   素部に対応する表示データを格納する表示メモリと、 前記ライン表示同期信号に同帰して、前記表示メモリか
   ら順次１水平ライン上の表示データを読み出す手段と、 該読み出された当該液晶ドライバの有する出力データ線
   分の表示データを同時に保持する記憶手段と、 該記憶手段に保持された表示データを前記液晶パネルの
   液晶印加電圧に変換して出力する回路と、 該表示メモリに対して前記上位装置が表示データの読み
   だし、書き込み制御を行うとき、 前記液晶パネルの走査線に対応するアドレスを一時保持
   する記憶手段と、 データ線に対応するアドレスを一時保持する記憶手段
   と、 連続するアクセスの回数を一時保持する記憶手段と、 連続するアクセスの回数をカウントする手段と、 一時保持したアドレスをインクリメントする手段とを有
   することを特徴とする液晶ディスプレイ。
4. 【請求項４】前記液晶ドライバは、アドレスバスから連
   続するアクセスの回数を一時保持する記憶手段を指定す
   るアドレスを入力し、データバスから連続するアクセス
   の回数の値を入力することを特徴とする請求項３記載の
   液晶ディスプレイ。
5. 【請求項５】前記液晶ドライバは、走査線に対応するア
   ドレスと、データ線に対応するアドレスを一度アドレス
   バスから入力し、その後の連続するアドレスに関して
   は、コントロール信号が入力される毎に、アドレスを内
   部で生成することを特徴とする請求項３記載の液晶ディ
   スプレイ。
6. 【請求項６】前記液晶ドライバは、コントロール信号が
   入力される毎に、前記インクリメントする手段で、走査
   線に対応するアドレスを、前記記憶手段に保持した回数
   だけインクリメントし、走査線に対応するアドレスを生
   成することを特徴とする請求項３記載の液晶ディスプレ
   イ。
7. 【請求項７】前記液晶ドライバは、コントロール信号が
   入力される毎に、前記インクリメントする手段で、デー
   タ線に対応するアドレスを、前記記憶手段に保持した回
   数だけインクリメントし、データ線に対応するアドレス
   を生成することを特徴とする請求項３記載の液晶ディス
   プレイ。
8. 【請求項８】前記液晶ドライバは、コントロール信号が
   入力される毎に、前記インクリメントする手段で、走査
   線に対応するアドレスを、前記記憶手段に保持した回数
   だけインクリメントすると、データ線に対応するアドレ
   スを一つだけインクリメントし、走査線に対応するアド
   レスを再び初期値に戻してアドレスを生成することを特
   徴とする請求項３記載の液晶ディスプレイ。
9. 【請求項９】前記液晶ドライバは、コントロール信号が
   入力される毎に、前記インクリメントする手段で、デー
   タ線に対応するアドレスを、前記記憶手段に保持した回
   数だけインクリメントすると、走査線に対応するアドレ
   スを一つだけインクリメントし、データ線に対応するア
   ドレスを再び初期値に戻してアドレスを生成することを
   特徴とする請求項３記載の液晶ディスプレイ。
10. 【請求項１０】前記請求項１又は３記載の表示メモリを
    内蔵した液晶ドライバで駆動する液晶ディスプレイを表
    示装置に用いたことを特徴とする情報処理装置。