JPH0728199B2 - オクタ−ブ多重フイルタ - Google Patents
オクタ−ブ多重フイルタInfo
- Publication number
- JPH0728199B2 JPH0728199B2 JP8303487A JP8303487A JPH0728199B2 JP H0728199 B2 JPH0728199 B2 JP H0728199B2 JP 8303487 A JP8303487 A JP 8303487A JP 8303487 A JP8303487 A JP 8303487A JP H0728199 B2 JPH0728199 B2 JP H0728199B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- amplitude
- control circuit
- ram
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は複数のハイパス特性のディジタルフィルタ群を
組合せて成るオクターブ多重フィルタに関する。
組合せて成るオクターブ多重フィルタに関する。
［発明の概要］ 直列に接続されたハイパス特性を有するディジタルフィ
ルタ群のそれぞれのフィルタ出力が、振幅制御回路及び
位相制御回路を介して加算されて取り出されるようにな
っており、上記各振幅制御回路の振幅係数及び位相制御
回路の遅延時間がそれぞれの入力に応じてアダプティブ
に制御されるように構成されたオクターブ多重フィルタ
で、周波数領域で広帯域にわたり、対数的にほぼ均一な
間隔で特性を指定できるようになっている。
ルタ群のそれぞれのフィルタ出力が、振幅制御回路及び
位相制御回路を介して加算されて取り出されるようにな
っており、上記各振幅制御回路の振幅係数及び位相制御
回路の遅延時間がそれぞれの入力に応じてアダプティブ
に制御されるように構成されたオクターブ多重フィルタ
で、周波数領域で広帯域にわたり、対数的にほぼ均一な
間隔で特性を指定できるようになっている。
［従来の技術］ 従来のディジタルフィルタは等時間間隔の離散的なサン
プル値を処理するため、所定クロツク周波数で動作する
ようになっているので、周波数領域での特性の指定は等
周波数間隔で行われていた。
プル値を処理するため、所定クロツク周波数で動作する
ようになっているので、周波数領域での特性の指定は等
周波数間隔で行われていた。
このため広帯域にわたり対数的間隔で特性を指定する従
来のフィルタとしては、複数のアナログフィルタを組合
せて実現しているに過ぎなかった。
来のフィルタとしては、複数のアナログフィルタを組合
せて実現しているに過ぎなかった。
［発明が解決しようとする問題点］ 前者のディジタルフィルタは上述したように等周波数間
隔での特性指定方式をとるため、低域の分解能が粗過ぎ
る一方、高域の分解能が必要以上に細か過ぎ、広帯域化
は非常に困難である。
隔での特性指定方式をとるため、低域の分解能が粗過ぎ
る一方、高域の分解能が必要以上に細か過ぎ、広帯域化
は非常に困難である。
一般にオーディオ機器の特性の評価あるいは指定は周波
数領域で対数間隔で行われるため、従来のディジタルフ
ィルタ、例えばFIR型（有限インパルス応答型）フィル
タを用いる場合、上述した理由で低域では精度の良い特
性を指定できず、高域では逆に必要以上の高精度の特性
指定となってしまい、回路実現上、非常に能率が悪かっ
た。特に従来のFIR型フィルタでグラフィックイコライ
ザのような複雑な周波数特性のものを実現しようとする
場合、かかる制約は免れ得ず、実際にもFIR型フィルタ
を用いたグラフィックイコライザはまだ実用化されてい
ない。
数領域で対数間隔で行われるため、従来のディジタルフ
ィルタ、例えばFIR型（有限インパルス応答型）フィル
タを用いる場合、上述した理由で低域では精度の良い特
性を指定できず、高域では逆に必要以上の高精度の特性
指定となってしまい、回路実現上、非常に能率が悪かっ
た。特に従来のFIR型フィルタでグラフィックイコライ
ザのような複雑な周波数特性のものを実現しようとする
場合、かかる制約は免れ得ず、実際にもFIR型フィルタ
を用いたグラフィックイコライザはまだ実用化されてい
ない。
これに対し後者のフィルタはアナログのアクティブフィ
ルタの加算あるいは乗算方式をとるため、フィルタ間の
干渉があったり、位相と振幅を独立に指定することが困
難であった。特にその位相特性は任意に指定することが
非常に困難であった。
ルタの加算あるいは乗算方式をとるため、フィルタ間の
干渉があったり、位相と振幅を独立に指定することが困
難であった。特にその位相特性は任意に指定することが
非常に困難であった。
本発明の目的はこのような従来技術の問題点を解決する
ため、特に１種類のハイパス特性のディジタルフィルタ
を用いることにより周波数領域で広帯域にわたり対数的
に均一な間隔で特性を指定できるオクターブ多重フィル
タを提供するにある。
ため、特に１種類のハイパス特性のディジタルフィルタ
を用いることにより周波数領域で広帯域にわたり対数的
に均一な間隔で特性を指定できるオクターブ多重フィル
タを提供するにある。
［問題点を解決するための手段］ 本発明のオクターブ多重フィルタは上記目的を達成する
ため、入力信号のサンプリング時間間隔に対し、その時
間間隔をクロックとして動作するハイパス特性のディジ
タルフィルタ群が設けられ、そのディジタルフィルタ群
はそれぞれ直列に接続され、かつそれぞれの出力信号が
振幅制御回路及び位相制御回路を介して加算されて取り
出されるようになっており、各フィルタ群のそれぞれの
フィルタにつけられた番号のうち、最大番号のディジタ
ルフィルタの単位遅延素子一段当りの遅延時間が入力信
号のサンプリング時間間隔以上に設定され、それぞれの
フィルタ群においてフィルタの番号が一つ減少する毎に
該フィルタの単位遅延素子一段当りの遅延時間がAB（Ａ
＞1,B＞０）倍となり、各ハイパス特性のディジタルフ
ィルタの出力信号に応じて前記各振幅制御回路の振幅系
数及び位相制御回路の遅延時間を制御する制御部を備え
たことを特徴とする ［作用］ 本発明の上述した構成のオクターブ多重フィルタにおい
て、ハイパス特性の各ディジタルフィルタの出力信号は
直列に接続され該それぞれのフィルタを通過することに
よって順次帯域が狭められてゆくと共にそれぞれの出力
信号が振幅制御回路及び位相制御回路に与えられ、各信
号の振幅係数及び遅延時間がアダプティブに制御され
る。
ため、入力信号のサンプリング時間間隔に対し、その時
間間隔をクロックとして動作するハイパス特性のディジ
タルフィルタ群が設けられ、そのディジタルフィルタ群
はそれぞれ直列に接続され、かつそれぞれの出力信号が
振幅制御回路及び位相制御回路を介して加算されて取り
出されるようになっており、各フィルタ群のそれぞれの
フィルタにつけられた番号のうち、最大番号のディジタ
ルフィルタの単位遅延素子一段当りの遅延時間が入力信
号のサンプリング時間間隔以上に設定され、それぞれの
フィルタ群においてフィルタの番号が一つ減少する毎に
該フィルタの単位遅延素子一段当りの遅延時間がAB（Ａ
＞1,B＞０）倍となり、各ハイパス特性のディジタルフ
ィルタの出力信号に応じて前記各振幅制御回路の振幅系
数及び位相制御回路の遅延時間を制御する制御部を備え
たことを特徴とする ［作用］ 本発明の上述した構成のオクターブ多重フィルタにおい
て、ハイパス特性の各ディジタルフィルタの出力信号は
直列に接続され該それぞれのフィルタを通過することに
よって順次帯域が狭められてゆくと共にそれぞれの出力
信号が振幅制御回路及び位相制御回路に与えられ、各信
号の振幅係数及び遅延時間がアダプティブに制御され
る。
［発明の実施例］ 以下図面に示す実施例を参照して本発明を説明すると、
第１図は本発明によるオクターブ多重フィルタ（５オク
ターブ）の一実施例を示す。同図において、INは入力端
子、OUTは出力端子、A/DはＡ−Ｄ変換器、D/AはＤ−Ａ
変換器、LPFは通常のアナログタイプのローパスフィル
タ、HP1〜HP5は例えばFIR型フィルタを用いて成るハイ
パス特性を有するディジタルフィルタ、SUBは減算回
路、ADDは加算回路、DEL1〜DEL5は位相制御回路、COE1
〜COE5は振幅制御回路、CONTはアダプティブ制御回路で
ある。
第１図は本発明によるオクターブ多重フィルタ（５オク
ターブ）の一実施例を示す。同図において、INは入力端
子、OUTは出力端子、A/DはＡ−Ｄ変換器、D/AはＤ−Ａ
変換器、LPFは通常のアナログタイプのローパスフィル
タ、HP1〜HP5は例えばFIR型フィルタを用いて成るハイ
パス特性を有するディジタルフィルタ、SUBは減算回
路、ADDは加算回路、DEL1〜DEL5は位相制御回路、COE1
〜COE5は振幅制御回路、CONTはアダプティブ制御回路で
ある。
アダプティブ制御回路CONTは例えば第２図に示す如く構
成される。同図において、DETは帯域の成分の検波器、M
PUはマイクロプロセッサである。
成される。同図において、DETは帯域の成分の検波器、M
PUはマイクロプロセッサである。
而して前記FIR型フィルタは第３図に示す如く遅延素子S
R、係数乗算器ML、加算器ADから成り、第４図に示すDFT
（離散型フーリエ変換）の手法により目的とする周波数
特性が得られるように係数乗算器MLの係数a-5〜a6を設
定してある。
R、係数乗算器ML、加算器ADから成り、第４図に示すDFT
（離散型フーリエ変換）の手法により目的とする周波数
特性が得られるように係数乗算器MLの係数a-5〜a6を設
定してある。
第４図（ａ）は目的とする周波数特性（ハイパス特性）
の関数を示し、同図（ｂ）はこれを逆フーリエ変換した
時間領域の関数を示す。
の関数を示し、同図（ｂ）はこれを逆フーリエ変換した
時間領域の関数を示す。
このような構成のハイパス特性を有するディジタルフィ
ルタ群HP1〜HP5はそれぞれ直列に接続され、各フィルタ
の出力をフィルタのセンタータップの出力から減算回路
SUBによって減算し帯域を狭め次段のフィルタへ入力す
る。また各フィルタの各出力は位相制御回路DEL1〜DEL5
及び振幅制御回路COE1〜COE5を介して加算回路ADDで加
算されて取り出されかつアダプティブ制御回路CONTに与
えられ、該回路CONTによりHP1〜HP5の各出力に応じてそ
れぞれの振幅制御回路COE1〜COE5の振幅係数及び位相制
御回路DEL1〜DEL5の遅延時間がアダプティブに制御され
るように構成されている。
ルタ群HP1〜HP5はそれぞれ直列に接続され、各フィルタ
の出力をフィルタのセンタータップの出力から減算回路
SUBによって減算し帯域を狭め次段のフィルタへ入力す
る。また各フィルタの各出力は位相制御回路DEL1〜DEL5
及び振幅制御回路COE1〜COE5を介して加算回路ADDで加
算されて取り出されかつアダプティブ制御回路CONTに与
えられ、該回路CONTによりHP1〜HP5の各出力に応じてそ
れぞれの振幅制御回路COE1〜COE5の振幅係数及び位相制
御回路DEL1〜DEL5の遅延時間がアダプティブに制御され
るように構成されている。
そして上記各ディジタルフィルタ群において、それぞれ
のフィルタに接続順につけられた番号のうち、最大番号
のディジタルフィルタHP5の単位遅延素子一段当りの遅
延時間nTが入力信号のサンプリング時間間隔Ｔ以上に設
定され、かつそれぞれのフィルタの番号が一つ減少する
毎に該フィルタの単位遅延素子一段当りの遅延時間がAB
（Ａ＞1,B＞０）倍となっている。
のフィルタに接続順につけられた番号のうち、最大番号
のディジタルフィルタHP5の単位遅延素子一段当りの遅
延時間nTが入力信号のサンプリング時間間隔Ｔ以上に設
定され、かつそれぞれのフィルタの番号が一つ減少する
毎に該フィルタの単位遅延素子一段当りの遅延時間がAB
（Ａ＞1,B＞０）倍となっている。
更にアダプティブ制御回路CONTはハイパス特性のディジ
タルフィルタHP1〜HP5の各出力の帯域成分の検波器DET
で検波することにより、それぞれの帯域内の成分に応じ
てマイクロプロセッサMPUが各振幅制御回路COE1〜COE5
の振幅係数及び位相制御回路DEL1〜DEL5の遅延時間を演
算し、その演算結果に応じて制御信号を上記各振幅制御
回路及び位相制御回路に送ってそれぞれを制御する。
タルフィルタHP1〜HP5の各出力の帯域成分の検波器DET
で検波することにより、それぞれの帯域内の成分に応じ
てマイクロプロセッサMPUが各振幅制御回路COE1〜COE5
の振幅係数及び位相制御回路DEL1〜DEL5の遅延時間を演
算し、その演算結果に応じて制御信号を上記各振幅制御
回路及び位相制御回路に送ってそれぞれを制御する。
なお、上記振幅制御回路は、例えば、第５図に示す如く
RAM及び係数乗算器MULとから成り、RAMには振幅係数テ
ーブルがセットされていて、前記制御信号に応じてこの
RAMより振幅係数を取り出し乗算器MULでHP1〜HP5の各出
力と乗算することにより振幅を変化させている。また位
相制御回路は、例えば第６図に示す如くRAMで構成さ
れ、前記制御信号に応じてRAMの読出し位置を変えるこ
とによって位相を変化させている。この実施例では上述
の如く各振幅係数及び遅延時間をHP1〜HP5の出力に応じ
て変化させて各振幅制御回路及び位相制御回路の出力を
変化させているが、第１図の構成では完全なフィード・
フォワード制御であるから、系は安定である。
RAM及び係数乗算器MULとから成り、RAMには振幅係数テ
ーブルがセットされていて、前記制御信号に応じてこの
RAMより振幅係数を取り出し乗算器MULでHP1〜HP5の各出
力と乗算することにより振幅を変化させている。また位
相制御回路は、例えば第６図に示す如くRAMで構成さ
れ、前記制御信号に応じてRAMの読出し位置を変えるこ
とによって位相を変化させている。この実施例では上述
の如く各振幅係数及び遅延時間をHP1〜HP5の出力に応じ
て変化させて各振幅制御回路及び位相制御回路の出力を
変化させているが、第１図の構成では完全なフィード・
フォワード制御であるから、系は安定である。
さて、上述した構成のオクターブ多重フィルタにおい
て、入力端子INに与えられた入力信号はＡ−Ｄ変換器A/
Dによりサンプリング周波数f0（サンプリングレート1/f
0sec）でＡ−Ｄ変換され、ハイパス特性の最大番号のデ
ィジタルフィルタHP5に加えられる。このフィルタ、例
えばHP1はそれを構成する遅延素子一段当りの遅延時間
が1/f02-4secである。通常この構成のディジタルフィル
タはクロック周波数f02-4Hzとして使用され、入力信号
のサンプリング周波数もf02-4Hzとして使用される。し
かるに上記ディジタルフィルタはクロック周波数と上記
サンプリング周波数が異なるため、このままでは目的と
する処理ができない。このためまず前述のように単位遅
延時間を1/f02-4secとしてFIR型フィルタの係数を定
め、次に実際のサンプリング間隔1/f0secの入力信号に
対し、クロック周波数をf0Hzにし、かつその係数のまま
その単位遅延素子一段当りの遅延時間nT＝1/f02-4secと
なるように設定する。同様にして他の段のディジタルフ
ィルタも設定する。
て、入力端子INに与えられた入力信号はＡ−Ｄ変換器A/
Dによりサンプリング周波数f0（サンプリングレート1/f
0sec）でＡ−Ｄ変換され、ハイパス特性の最大番号のデ
ィジタルフィルタHP5に加えられる。このフィルタ、例
えばHP1はそれを構成する遅延素子一段当りの遅延時間
が1/f02-4secである。通常この構成のディジタルフィル
タはクロック周波数f02-4Hzとして使用され、入力信号
のサンプリング周波数もf02-4Hzとして使用される。し
かるに上記ディジタルフィルタはクロック周波数と上記
サンプリング周波数が異なるため、このままでは目的と
する処理ができない。このためまず前述のように単位遅
延時間を1/f02-4secとしてFIR型フィルタの係数を定
め、次に実際のサンプリング間隔1/f0secの入力信号に
対し、クロック周波数をf0Hzにし、かつその係数のまま
その単位遅延素子一段当りの遅延時間nT＝1/f02-4secと
なるように設定する。同様にして他の段のディジタルフ
ィルタも設定する。
各ディジタルフィルタHP1〜HP5の特性は第７図（ａ）〜
（ｈ）のようになっており、各フィルタの出力をフィル
タのセンタータップの値から減算回路SUBによって引く
ことにより順次帯域が狭められて行く。最終的出力とし
ては、第７図（ｈ）に示すような目的の出力が得られ
る。
（ｈ）のようになっており、各フィルタの出力をフィル
タのセンタータップの値から減算回路SUBによって引く
ことにより順次帯域が狭められて行く。最終的出力とし
ては、第７図（ｈ）に示すような目的の出力が得られ
る。
［発明の効果］ 以上説明した所から明らかなように本発明によれば、上
述した構成とすることにより一種類のハイパスフィルタ
を用いて周波数領域（周波数軸上）に対数的にほぼ均一
な間隔で特性を指定でき、また低域方向へ広帯域化を図
れるので分解能が向上し、しかも振幅と位相を独立に指
定できると共に各ディジタルフィルタ間の干渉を任意に
小さくすることができる。
述した構成とすることにより一種類のハイパスフィルタ
を用いて周波数領域（周波数軸上）に対数的にほぼ均一
な間隔で特性を指定でき、また低域方向へ広帯域化を図
れるので分解能が向上し、しかも振幅と位相を独立に指
定できると共に各ディジタルフィルタ間の干渉を任意に
小さくすることができる。
特に位相と振幅を入力信号に応じてアダプティブに制御
する構成となっているので、下記の効果が得られる。
する構成となっているので、下記の効果が得られる。
一つは振幅特性をアダプティブに変化させることにより
アナログの磁気テープシステム用のノイズ低減システム
と等価なシステムを容易に構成できる。
アナログの磁気テープシステム用のノイズ低減システム
と等価なシステムを容易に構成できる。
他は位相をアダプティブに変化させることにより急激な
変化をする入力信号の立上り特性等の波形整形、補償等
ができる。
変化をする入力信号の立上り特性等の波形整形、補償等
ができる。
かくしてこれらの効果を組合せれば、係数演算プログラ
ムを種々用意することにより、種々のノイズ低減、エン
ハンサー等のシステムに対応でき、更には自動音場補
正、サラウンド音場等の特殊な効果、機能をもたせるこ
とができる。
ムを種々用意することにより、種々のノイズ低減、エン
ハンサー等のシステムに対応でき、更には自動音場補
正、サラウンド音場等の特殊な効果、機能をもたせるこ
とができる。
第１図は本発明の一実施例を示すブロック図、第２図は
アダプティブ制御回路の一構成例を示すブロック図、第
３図は上記実施例に用いられるFIR型フィルタの一構成
例を示す図、第４図は該フィルタの特性図、第５図は振
幅制御回路の一構成例を示す図、第６図は位相制御回路
の一構成例を示す図、第７図は上記実施例における各デ
ィジタルフィルタの出力特性図である。 HP1〜HP5……ハイパス特性を有するディジタルフィル
タ、 COE1〜COE5……振幅係数器、 SUB……減算回路、 ADD……加算回路、 DEL1〜DEL5……位相制御回路、 CONT……アダプティブ制御回路。 A/D……Ａ−Ｄ変換器、 D/A……Ｄ−Ａ変換器、 LPF……アナログローパスフィルタ。
アダプティブ制御回路の一構成例を示すブロック図、第
３図は上記実施例に用いられるFIR型フィルタの一構成
例を示す図、第４図は該フィルタの特性図、第５図は振
幅制御回路の一構成例を示す図、第６図は位相制御回路
の一構成例を示す図、第７図は上記実施例における各デ
ィジタルフィルタの出力特性図である。 HP1〜HP5……ハイパス特性を有するディジタルフィル
タ、 COE1〜COE5……振幅係数器、 SUB……減算回路、 ADD……加算回路、 DEL1〜DEL5……位相制御回路、 CONT……アダプティブ制御回路。 A/D……Ａ−Ｄ変換器、 D/A……Ｄ−Ａ変換器、 LPF……アナログローパスフィルタ。
Claims (3)
- 【請求項１】入力信号のサンプリング時間間隔に対し、
そのサンプリング時間間隔をクロックとして動作する複
数のハイパス特性のディジタルフィルタ群が設けられ、
そのディジタルフィルタ群はそれぞれ直列に接続され、
かつそれぞれの出力信号が振幅制御回路及び位相制御回
路を介して加算されて取り出されるようになっており、
各フィルタ群のそれぞれのフィルタにつけられた番号の
うち、最大番号のディジタルフィルタの単位遅延素子一
段当りの遅延時間が入力信号のサンプリング時間間隔以
上に設定され、それぞれのフィルタ群においてフィルタ
の番号が一つ減少する毎に該フィルタの単位遅延素子一
段当りの遅延時間がAB（Ａ＞1,B＞０）倍となり、各デ
ィジタルフィルタの出力信号に応じて前記各振幅制御回
路及び位相制御回路の振幅定数及び遅延時間を制御する
制御部を備えたことを特徴とするオクターブ多重フィル
タ。 - 【請求項２】前記振幅制御回路は係数乗算器とRAMを含
み、RAMには振幅係数テーブルがメモリされており、制
御部からの制御信号に応じてRAMから取り出された振幅
係数を上記乗算器で各ディジタルフィルタの出力と乗算
するように構成されたことを特徴とする特許請求の範囲
第１項記載のオクターブ多重フィルタ。 - 【請求項３】前記位相制御回路はRAMを含み、前記制御
信号に応じてRAMの読出し位置を変えるように構成した
ことを特徴とする特許請求の範囲第２項記載のオクター
ブ多重フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8303487A JPH0728199B2 (ja) | 1987-04-06 | 1987-04-06 | オクタ−ブ多重フイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8303487A JPH0728199B2 (ja) | 1987-04-06 | 1987-04-06 | オクタ−ブ多重フイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63250209A JPS63250209A (ja) | 1988-10-18 |
| JPH0728199B2 true JPH0728199B2 (ja) | 1995-03-29 |
Family
ID=13790939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8303487A Expired - Lifetime JPH0728199B2 (ja) | 1987-04-06 | 1987-04-06 | オクタ−ブ多重フイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728199B2 (ja) |
-
1987
- 1987-04-06 JP JP8303487A patent/JPH0728199B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63250209A (ja) | 1988-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0159546B1 (en) | Digital graphic equalizer | |
| US5815580A (en) | Compensating filters | |
| US6252969B1 (en) | Howling detection and prevention circuit and a loudspeaker system employing the same | |
| JPH06188838A (ja) | サンプリングレートコンバータ | |
| US4751739A (en) | Apparatus and method for controlling tone quality | |
| HK1000722B (en) | Compensating filters | |
| US7072429B1 (en) | Filter coefficient setting technique for variable filtering process and variable sampling frequency conversion | |
| US4779217A (en) | Octave multiple filter | |
| KR950008681B1 (ko) | 음질 조절 시스템 | |
| JPH0728199B2 (ja) | オクタ−ブ多重フイルタ | |
| JP3037002B2 (ja) | 信号処理装置 | |
| JPH0728198B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0728201B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0770951B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0557767B2 (ja) | ||
| JP2979712B2 (ja) | フィルタ装置 | |
| JPH0770952B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0728197B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0738566B2 (ja) | デイジタルフイルタ | |
| JPH0728200B2 (ja) | オクタ−ブ多重フイルタ | |
| JP2629705B2 (ja) | 音質調整装置 | |
| JPH05291883A (ja) | 適応型フィルタ | |
| JPH07106883A (ja) | デジタル音量調整装置およびデジタルミキシング装置 | |
| JPS6150535B2 (ja) | ||
| JPS62109421A (ja) | デイジタル・チヤンネル・デバイダ |