JPH07283363A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPH07283363A
JPH07283363A JP6099279A JP9927994A JPH07283363A JP H07283363 A JPH07283363 A JP H07283363A JP 6099279 A JP6099279 A JP 6099279A JP 9927994 A JP9927994 A JP 9927994A JP H07283363 A JPH07283363 A JP H07283363A
Authority
JP
Japan
Prior art keywords
pad
lead
lead frame
semiconductor device
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6099279A
Other languages
English (en)
Inventor
Hirotaka Ueda
弘孝 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP6099279A priority Critical patent/JPH07283363A/ja
Publication of JPH07283363A publication Critical patent/JPH07283363A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 パッドが傾いたり、反ったりせず平坦度がす
ぐれた薄型パッケージを安定して得られ、またパッドと
インナーリード先端の位置関係に変化がなくワイヤ−ボ
ンディング性がすぐれた半導体装置用リードフレームを
得る。 【構成】 パッドの周りにリ−ドを多数設けたリードフ
レームにおいて、前記パッドを支持したサポ−トバ−を
下方に移行させパッド面がリ−ド面より下方に位置し、
当該パッド周面とリ−ド先端部を溶融焼成ガラスで連結
して半導体装置用リードフレームを構成している。他の
構成は前記パッドをリ−ド面より低くせずに、当該パッ
ド周面とリ−ド先端部を溶融焼成ガラスで連結してい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体チップを搭載する
パッドの平坦度がすぐれ、半導体装置の高信頼性化を図
れるリードフレームに関する。
【0002】
【従来の技術】半導体装置はリードフレームのパッドに
半導体チップ(以下 チップという)をダイボンダ−を
介し固着搭載し、チップ端子とインナーリードをボンデ
ィングワイヤ−で溶接接続し、その後、樹脂封止あるい
はキャップを被せガラス封止して製造される。
【0003】半導体装置は小型化、薄手化および高速化
の要請が強く、チップの高集積度化、リードの多ピン
化、またパッケ−ジ封止厚みの薄手化等が図られてい
る。例えば特開昭62−165347号公報に記載のよ
うに、パッドを支持するサポ−トバ−の一部を曲げ加工
して、当該パッドをリ−ド面より下げ、薄型化するもの
がある。これではパッドに搭載したチップとリ−ドの高
さの差が小さくなって、ボンディングワイヤ−を短くで
き信号の高速化を図れる利点もあり有用である。
【0004】
【この発明が解決しようとする課題】前記パッドを下方
に位置させるのはディプレスと称され、前述の作用効果
があるが、パッドにチップを搭載し固着組立て、あるい
は樹脂封止等のモ−ルドの際に、パッドが傾いたり、反
ったりすることがある。
【0005】パッドの変形は、薄型パッケージでは特に
問題で、ボンディングワイヤ−がパッケージから露出し
たり、パッド下面と上面の封止樹脂厚が異なりパッケー
ジにクラックを生じることがある。
【0006】またパッドの変形は、チップ剥離の一因
で、さらに応力を及ぼし当該チップにダメ−ジを与え信
頼性を低下させる。
【0007】本発明は、パッドが傾いたり、反ったりせ
ず平坦度がすぐれた薄型パッケージを安定して得られ、
またパッドとインナーリード先端の位置関係に変化がな
くワイヤ−ボンディング性がすぐれた半導体装置用リー
ドフレームを目的とする。
【0008】
【課題を解決するための手段】本発明の要旨は、パッド
の周りにリ−ドを多数設けたリードフレームにおいて、
前記パッドを支持したサポ−トバ−の1部を下げパッド
面がリ−ド面より下方に位置し、当該パッド周面とリ−
ド先端部の間を溶融焼成ガラスで連結している半導体装
置用リードフレームにある。他の要旨は前記パッドをリ
−ド面より低くせずに、当該パッド周面とリ−ド先端部
を溶融焼成ガラスで連結したところにある。
【0009】
【作用】本発明は、リ−ド面より下げたパッドと、該パ
ッド周辺を臨み形成された多数のリ−ドの先端部を、溶
融焼成ガラスで連結しているので、当該パッドは強く支
持され、チップの搭載固着時、あるいはワイヤ−ボンデ
ィング後のモ−ルド時等で加熱され温度が上昇しても傾
きや反りがなく平坦度がすぐれる。またチップの剥離や
パッケージのクラックが防止される。
【0010】さらに、パッドとリ−ド先端の相互間隔及
び位置関係が一定で、且つ、リ−ド先端も浮き沈みがな
くワイヤ−ボンディングが接続不良となることなく高速
下で精度よくできる等の作用がある。
【0011】
【実施例】次に、本発明について1実施例に基づき図面
を参照し詳細に説明する。図面において、1はチップを
搭載するパッドで、その周りにインナーリード2が多数
形成されている。該パッド2はサポ−トバ−3を一部傾
斜3aさせ、あるいは一部をコイニングし且つ傾斜させ
ることでインナーリード2より図2に示すように下方に
位置している。
【0012】4は前記インナーリード2に連続して形成
されたアウターリードで、5はダイバ−である。6はガ
イドホ−ル、7はサイドレ−ルである。
【0013】ところで、半導体装置の薄型パッケージ化
には、樹脂封止厚みを例えば1mm以下に薄くせねばな
らない。該薄型パッケージは反りが生じやすく、パッド
1の平坦度を厳しくしなけねばならず、例えば傾きの許
容は0.050mm未満、反りの許容は0.010mm
未満といわれている。また、パッド1に対するインナー
リード2の浮き沈みやリ−ド寄りがなく位置関係が一定
であらねばならない。かかることに対処すべく、パッド
1周面とインナーリード2先端の間に溶融焼成ガラス8
を設け、当該パッド1とインナーリード2を連結してい
る。
【0014】前記溶融焼成ガラス8の付設は、比較的低
融点の結晶化ガラス粉末、有機バインダ−、有機溶剤、
等を混ぜ合わせペイスト状としたものを、スクリ−ン印
刷法、ディスペンス法あるいは捺印転写法等で、パッド
1周面とインナーリード2先端間に塗布し、加熱し溶融
焼成することでなされる。
【0015】該焼成ガラス8の連結により、パッド1と
インナーリード2の位置関係が一定となり、また、その
後のダイボンディング、ワイヤ−ボンディング及び樹脂
封止等で温度上昇しても当該パッド1には傾きや反りが
生ぜず平坦度を高度に保てる。また、インナーリード2
には浮き沈みや横方向の変位がなく、その後のワイヤ−
ボンディングが問題なく信頼性高く行える。
【0016】パッド1にチップ9をダイボンダ−を介し
て固着搭載し、チップ端子とインナーリード2をボンデ
ィングワイヤ−10で接続し、その後、樹脂封止してパ
ッケージ11が製造される。この樹脂封止の際に樹脂注
入圧力が負荷され、併せて加熱作用を受けるが、パッド
1が傾いたり、反ったりせず、インナーリード2も変形
や変位せず、パッド裏面側とチップ上面側の樹脂厚みに
変動を生じることなく一様にできる。
【0017】前記実施例ではパッド1をインナーリード
2面より下方に位置したリードフレームについて述べた
が、これに限らず、パッド1をディプレスさせず図4に
示すようにインナーリード2面と同じ高さとするリード
フレームにも同様に適用できる。この場合はパッド1の
周面とインナーリード2先端の間に溶融焼成ガラス8を
設け、両者を連結している。
【0018】
【発明の効果】本発明は、パッドをインナーリード面よ
り下方に位置させ、当該パッド周面とインナーリード先
端を溶融焼成ガラスで連結しているので、その後、ダイ
ボンディングや樹脂封止等で加熱作用を受けても、パッ
ドは傾きや反ることがなく平坦度にすぐれた薄型半導体
装置に好適なリードフレームが得られる。また、インナ
ーリードは先端部の浮き沈みや横方向への変位がなくパ
ッドとの位置関係が一定でワイヤ−ボンディング性がす
ぐれる。
【0019】また、パッドをインナーリード面より下げ
ない請求項2のリードフレームでは半導体装置パッケー
ジの薄型化は請求項1ほどでないが、その他の効果は同
様に得られる。
【図面の簡単な説明】
【図1】本発明の1実施例によるリードフレームを示す
図。
【図2】本発明の1実施例でのリードフレームの側面を
示す図。
【図3】本発明の1実施例によるリードフレームでの半
導体装置を示す図。
【図4】本発明の他の実施例によるリードフレームの側
面を示す図。
【符号の説明】
1 パッド 2 インナーリード 3 サポ−トバ− 4 アウターリード 5 タイバ− 6 ガイドホ−ル 7 サイドレ−ル 8 溶融焼成ガラス 9 チップ 10 ボンディングワイヤ− 11 パッケージ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 パッドの周りにリ−ドを多数設けたリー
    ドフレームにおいて、前記パッドを支持したサポ−トバ
    −を下方に移行させパッド面がリ−ド面より下方に位置
    し、当該パッド周面とリ−ド先端部の間を溶融焼成ガラ
    スで連結していることを特徴とする半導体装置用リード
    フレーム。
  2. 【請求項2】 パッドの周りにリ−ドを多数設けたリー
    ドフレームにおいて、前記パッドとリ−ドが同じ高さ
    で、当該パッド周面とリ−ド先端部の間を溶融焼成ガラ
    スで連結していることを特徴とする半導体装置用リード
    フレーム。
JP6099279A 1994-04-12 1994-04-12 半導体装置用リ−ドフレ−ム Pending JPH07283363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6099279A JPH07283363A (ja) 1994-04-12 1994-04-12 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6099279A JPH07283363A (ja) 1994-04-12 1994-04-12 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPH07283363A true JPH07283363A (ja) 1995-10-27

Family

ID=14243230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6099279A Pending JPH07283363A (ja) 1994-04-12 1994-04-12 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPH07283363A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018142582A (ja) * 2017-02-27 2018-09-13 三菱電機株式会社 パワー半導体装置およびその製造方法、ならびに電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018142582A (ja) * 2017-02-27 2018-09-13 三菱電機株式会社 パワー半導体装置およびその製造方法、ならびに電力変換装置

Similar Documents

Publication Publication Date Title
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH1131776A (ja) 半導体チップパッケージ
JP2003243600A (ja) 半導体装置およびその製造方法
JP2002118207A (ja) 半導体パッケージ及びその製造方法
JP2000188366A (ja) 半導体装置
JP3866127B2 (ja) 半導体装置
US5166099A (en) Manufacturing method for semiconductor device
US5621242A (en) Semiconductor package having support film formed on inner leads
JPH07283363A (ja) 半導体装置用リ−ドフレ−ム
US6614101B2 (en) Lead frame with raised leads and plastic packaged semiconductor device using the same
EP4542639A1 (en) A qfn packaged semiconductor device and method
JPH0126174B2 (ja)
JPH11330343A (ja) 樹脂封止型半導体装置
JP2800806B2 (ja) 半導体装置及びその製造方法
JP2596606B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH05283414A (ja) 半導体装置用金属配線のバンプ高さ制御装置
JP2737714B2 (ja) 半導体装置の製造方法
US20070013066A1 (en) Semiconductor package and fabrication method thereof
JP3795544B2 (ja) 半導体パッケージ
JPH0794674A (ja) 半導体装置およびその製造方法
JPH08181165A (ja) 半導体集積回路
JPH0738045A (ja) 半導体集積回路装置
JPH05291458A (ja) リードフレーム及びそれを用いた半導体チップの樹脂封止方法
JPH03232264A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH08274205A (ja) 半導体装置及びその製造方法