JPH08274205A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08274205A JPH08274205A JP7675695A JP7675695A JPH08274205A JP H08274205 A JPH08274205 A JP H08274205A JP 7675695 A JP7675695 A JP 7675695A JP 7675695 A JP7675695 A JP 7675695A JP H08274205 A JPH08274205 A JP H08274205A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- positioning
- lead
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】画像処理を行うことなく、パッケージの薄型化
やリードの狭ピッチ化によって発生する位置決め不良に
よるリード曲りを防止できる半導体装置及びその製造方
法を提供する。 【構成】ダイパッドには半導体素子が載置され、このダ
イパッドの周囲に半導体素子の各電極を導出するリード
１２が配置されている。上記ダイパッドは、吊りピンで
保持されている。半導体素子、ダイパッド、リードのイ
ンナーリード部、及び吊りピンは、パッケージ１６に封
止されている。そして、上記パッケージから露出された
吊りピンの基部に、位置決め用切欠き部１７−１，１７
−２を設けたことを特徴としている。Ｔ／Ｆ工程以降は
パッケージから露出された位置決め用切欠き部を用いて
位置決めすることにより、画像処理等を用いることな
く、正確で且つ安定した位置決めが行える。
やリードの狭ピッチ化によって発生する位置決め不良に
よるリード曲りを防止できる半導体装置及びその製造方
法を提供する。 【構成】ダイパッドには半導体素子が載置され、このダ
イパッドの周囲に半導体素子の各電極を導出するリード
１２が配置されている。上記ダイパッドは、吊りピンで
保持されている。半導体素子、ダイパッド、リードのイ
ンナーリード部、及び吊りピンは、パッケージ１６に封
止されている。そして、上記パッケージから露出された
吊りピンの基部に、位置決め用切欠き部１７−１，１７
−２を設けたことを特徴としている。Ｔ／Ｆ工程以降は
パッケージから露出された位置決め用切欠き部を用いて
位置決めすることにより、画像処理等を用いることな
く、正確で且つ安定した位置決めが行える。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置及びその製
造方法に関するもので、特に薄型、狭ピッチパッケージ
のテスト工程や表面実装工程における位置決めに使用さ
れるものである。
造方法に関するもので、特に薄型、狭ピッチパッケージ
のテスト工程や表面実装工程における位置決めに使用さ
れるものである。
【０００２】
【従来の技術】図３（ａ），（ｂ）はそれぞれ、従来の
半導体装置の概略構成を示す斜視図及び平面図である。
また、図４（ａ），（ｂ）はそれぞれ、上記半導体装置
の製造工程の途中のリードフレームを示しており、
（ａ）図はモールド前、（ｂ）図はモールド後の状態を
示している。図３及び図４において、１１はリードフレ
ーム、１２はリード、１３−１，１３−２は位置決め用
穴、１４はダイパッド（半導体素子載置部）、１５は吊
りピン、１６はパッケージ、１６ａはパッケージのモー
ルド面である。
半導体装置の概略構成を示す斜視図及び平面図である。
また、図４（ａ），（ｂ）はそれぞれ、上記半導体装置
の製造工程の途中のリードフレームを示しており、
（ａ）図はモールド前、（ｂ）図はモールド後の状態を
示している。図３及び図４において、１１はリードフレ
ーム、１２はリード、１３−１，１３−２は位置決め用
穴、１４はダイパッド（半導体素子載置部）、１５は吊
りピン、１６はパッケージ、１６ａはパッケージのモー
ルド面である。
【０００３】従来の半導体装置及びその製造方法にあっ
ては、Ｔ／Ｆ（トリム・アンド・フォーム）工程まで
は、図４（ａ），（ｂ）に示すリードフレーム１１の位
置決め用穴１３−１，１３−２を使用して位置決めを行
っているが、テスト工程や表面実装工程等のＴ／Ｆ工程
以降はリードフレーム１１の外枠部からパッケージ１６
が切り離されるため、パッケージ１６のモールド面１６
ａを用いて位置決めを行っている。
ては、Ｔ／Ｆ（トリム・アンド・フォーム）工程まで
は、図４（ａ），（ｂ）に示すリードフレーム１１の位
置決め用穴１３−１，１３−２を使用して位置決めを行
っているが、テスト工程や表面実装工程等のＴ／Ｆ工程
以降はリードフレーム１１の外枠部からパッケージ１６
が切り離されるため、パッケージ１６のモールド面１６
ａを用いて位置決めを行っている。
【０００４】ところで、半導体装置のパッケージ１６
は、開発が進むにつれて軽薄短小に向かっており、これ
に伴ってリード１２が狭ピッチ化されて強度が低下する
ため、位置決め不良によるリード曲り等を防止するため
に、より高い位置決め精度が要求されている。
は、開発が進むにつれて軽薄短小に向かっており、これ
に伴ってリード１２が狭ピッチ化されて強度が低下する
ため、位置決め不良によるリード曲り等を防止するため
に、より高い位置決め精度が要求されている。
【０００５】しかしながら、上記のようなモールド面１
６ａを用いた位置決め方法では、Ｔ／Ｆ工程以降のガイ
ドになるモールド厚が薄くなるのにしたがって位置決め
の精度や安定性が低下したり、位置決めが困難になると
いう問題が生じている。画像処理等を用いて位置決めす
れば比較的正確で安定した位置決めが行えるが、高価な
画像認識装置や画像処理装置等が必要となり、製造工程
が繁雑化するとともに、製造コストが上昇するという問
題がある。
６ａを用いた位置決め方法では、Ｔ／Ｆ工程以降のガイ
ドになるモールド厚が薄くなるのにしたがって位置決め
の精度や安定性が低下したり、位置決めが困難になると
いう問題が生じている。画像処理等を用いて位置決めす
れば比較的正確で安定した位置決めが行えるが、高価な
画像認識装置や画像処理装置等が必要となり、製造工程
が繁雑化するとともに、製造コストが上昇するという問
題がある。
【０００６】
【発明が解決しようとする課題】上記のように従来の半
導体装置及びその製造方法は、パッケージの薄型化やリ
ードの狭ピッチ化に伴って位置決めの精度や安定性が低
下したり、位置決めが困難になるという問題があった。
また、この問題を解決するために、画像処理等による位
置決めを行うと、製造工程が繁雑化するとともに、製造
コストが上昇するという新たな問題が生ずる。
導体装置及びその製造方法は、パッケージの薄型化やリ
ードの狭ピッチ化に伴って位置決めの精度や安定性が低
下したり、位置決めが困難になるという問題があった。
また、この問題を解決するために、画像処理等による位
置決めを行うと、製造工程が繁雑化するとともに、製造
コストが上昇するという新たな問題が生ずる。
【０００７】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、パッケージの薄
型化やリードの狭ピッチ化によって発生する位置決め不
良を防止できる半導体装置を提供することにある。ま
た、この発明の他の目的は、画像処理を使わなくても正
確で安定した位置決めが行える半導体装置の製造方法を
提供することにある。
れたもので、その目的とするところは、パッケージの薄
型化やリードの狭ピッチ化によって発生する位置決め不
良を防止できる半導体装置を提供することにある。ま
た、この発明の他の目的は、画像処理を使わなくても正
確で安定した位置決めが行える半導体装置の製造方法を
提供することにある。
【０００８】
【課題を解決するための手段】請求項１に記載したこの
発明の半導体装置は、半導体素子が載置された半導体素
子載置部と、この半導体素子載置部の周囲に配置され前
記半導体素子の各電極を導出するリードと、前記半導体
素子載置部を保持する吊りピンと、前記半導体素子、前
記半導体素子載置部、前記リードのインナーリード部、
及び前記吊りピンを封止する樹脂封止部と、前記樹脂封
止部から露出された吊りピンの基部に設けられた位置決
め用切欠き部とを具備することを特徴としている。
発明の半導体装置は、半導体素子が載置された半導体素
子載置部と、この半導体素子載置部の周囲に配置され前
記半導体素子の各電極を導出するリードと、前記半導体
素子載置部を保持する吊りピンと、前記半導体素子、前
記半導体素子載置部、前記リードのインナーリード部、
及び前記吊りピンを封止する樹脂封止部と、前記樹脂封
止部から露出された吊りピンの基部に設けられた位置決
め用切欠き部とを具備することを特徴としている。
【０００９】請求項２に示すように、前記位置決め用切
欠き部は、前記樹脂封止部の少なくとも対角方向に位置
する２箇所に設けられることを特徴とする。請求項３に
記載したこの発明の半導体装置の製造方法は、外枠部に
設けられた第１の位置決め用穴、半導体素子が載置され
る半導体素子載置部、前記半導体素子載置部の周囲に配
置され半導体素子の各電極を導出するためのリード、外
枠部近傍から前記半導体素子載置部に延設され前記半導
体素子載置部を保持する吊りピン、及び外枠部側におけ
る吊りピンの基部に設けられた第２の位置決め用穴を有
するリードフレームを用意し、前記半導体素子載置部に
半導体素子をマウントする工程と、前記半導体素子の各
電極と前記リードとをボンディングして電気的に結合す
る工程と、前記半導体素子、前記半導体素子載置部、前
記リードのインナーリード部、及び前記吊りピンを樹脂
封止する工程と、前記リードのアウターリード部を個々
に分離して前記樹脂封止部をリードフレームの外枠部か
ら切り離す工程と、前記アウターリード部を折曲する工
程とを具備し、前記第１の位置決め用穴は前記樹脂封止
部をリードフレームの外枠部から切り離す工程までの位
置決めに用い、以降の工程は前記アウターリード部を個
々に分離する際に前記第２の位置決め用穴によって形成
された位置決め用切欠き部を用いて位置決めを行うこと
を特徴としている。
欠き部は、前記樹脂封止部の少なくとも対角方向に位置
する２箇所に設けられることを特徴とする。請求項３に
記載したこの発明の半導体装置の製造方法は、外枠部に
設けられた第１の位置決め用穴、半導体素子が載置され
る半導体素子載置部、前記半導体素子載置部の周囲に配
置され半導体素子の各電極を導出するためのリード、外
枠部近傍から前記半導体素子載置部に延設され前記半導
体素子載置部を保持する吊りピン、及び外枠部側におけ
る吊りピンの基部に設けられた第２の位置決め用穴を有
するリードフレームを用意し、前記半導体素子載置部に
半導体素子をマウントする工程と、前記半導体素子の各
電極と前記リードとをボンディングして電気的に結合す
る工程と、前記半導体素子、前記半導体素子載置部、前
記リードのインナーリード部、及び前記吊りピンを樹脂
封止する工程と、前記リードのアウターリード部を個々
に分離して前記樹脂封止部をリードフレームの外枠部か
ら切り離す工程と、前記アウターリード部を折曲する工
程とを具備し、前記第１の位置決め用穴は前記樹脂封止
部をリードフレームの外枠部から切り離す工程までの位
置決めに用い、以降の工程は前記アウターリード部を個
々に分離する際に前記第２の位置決め用穴によって形成
された位置決め用切欠き部を用いて位置決めを行うこと
を特徴としている。
【００１０】請求項４に示すように、前記第２の位置決
め用穴は、前記樹脂封止部の少なくとも対角方向に位置
する２箇所に設けられることを特徴とする。請求項５に
示すように、前記樹脂封止する工程は、前記第２の位置
決め用穴が封止樹脂によって塞がるのを防ぐ形状の金型
を用いて樹脂の逃げ部を形成することにより、前記第２
の位置決め用穴を露出させることを特徴とする。
め用穴は、前記樹脂封止部の少なくとも対角方向に位置
する２箇所に設けられることを特徴とする。請求項５に
示すように、前記樹脂封止する工程は、前記第２の位置
決め用穴が封止樹脂によって塞がるのを防ぐ形状の金型
を用いて樹脂の逃げ部を形成することにより、前記第２
の位置決め用穴を露出させることを特徴とする。
【００１１】
【作用】上記のような構成によれば、Ｔ／Ｆ工程以降は
樹脂封止部から露出された位置決め用切欠き部を用いて
位置決めを行うことにより、正確で且つ安定した位置決
めが行えるので、パッケージが薄型化されてモールド厚
が薄くなったり、リードが狭ピッチ化されてリード強度
が低下しても位置決め不良が発生し難く、リード曲り等
を防止できる。
樹脂封止部から露出された位置決め用切欠き部を用いて
位置決めを行うことにより、正確で且つ安定した位置決
めが行えるので、パッケージが薄型化されてモールド厚
が薄くなったり、リードが狭ピッチ化されてリード強度
が低下しても位置決め不良が発生し難く、リード曲り等
を防止できる。
【００１２】上記のような製造方法によれば、画像処理
による位置決めは不要であるので、製造工程の繁雑化や
製造コストの上昇を招くことがなく、画像処理を使わな
くてもＴ／Ｆ工程以降は位置決め用切欠き部を用いて正
確で安定した位置決めが行える。
による位置決めは不要であるので、製造工程の繁雑化や
製造コストの上昇を招くことがなく、画像処理を使わな
くてもＴ／Ｆ工程以降は位置決め用切欠き部を用いて正
確で安定した位置決めが行える。
【００１３】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１（ａ），（ｂ）及び図２（ａ），
（ｂ）はそれぞれ、この発明の一実施例に係る半導体装
置及びその製造方法について説明するためのもので、図
１（ａ）は半導体装置の概略構成を示す斜視図、図１
（ｂ）は図１（ａ）における位置決め用切欠き部（破線
Ａで囲んだ領域）を拡大して示す斜視図、図１（ｃ）は
半導体装置の平面図、図２（ａ）は半導体装置の製造工
程におけるモールド前のリードフレームの状態、図２
（ｂ）はモールド後のリードフレームの状態をそれぞれ
示している。
照して説明する。図１（ａ），（ｂ）及び図２（ａ），
（ｂ）はそれぞれ、この発明の一実施例に係る半導体装
置及びその製造方法について説明するためのもので、図
１（ａ）は半導体装置の概略構成を示す斜視図、図１
（ｂ）は図１（ａ）における位置決め用切欠き部（破線
Ａで囲んだ領域）を拡大して示す斜視図、図１（ｃ）は
半導体装置の平面図、図２（ａ）は半導体装置の製造工
程におけるモールド前のリードフレームの状態、図２
（ｂ）はモールド後のリードフレームの状態をそれぞれ
示している。
【００１４】図１（ａ），（ｃ）に示すように、半導体
装置には、ほぼ正方形の樹脂製パッケージ１６の対角方
向に２箇所の位置決め用切欠き部１７−１，１７−２が
設けられており、Ｔ／Ｆ工程以降の位置決めに使用でき
るようになっている。上記位置決め用切欠き部１７−２
は、図１（ｂ）に示すように、樹脂モールドの際に位置
決め用切欠き部１７−１，１７−２が封止樹脂で塞がら
ないような金型にて樹脂封止を行うことにより、モール
ド部に樹脂の逃げ部１８を設けている。これによって、
パッケージ１６から位置決め用切欠き部１７−１，１７
−２が露出される。
装置には、ほぼ正方形の樹脂製パッケージ１６の対角方
向に２箇所の位置決め用切欠き部１７−１，１７−２が
設けられており、Ｔ／Ｆ工程以降の位置決めに使用でき
るようになっている。上記位置決め用切欠き部１７−２
は、図１（ｂ）に示すように、樹脂モールドの際に位置
決め用切欠き部１７−１，１７−２が封止樹脂で塞がら
ないような金型にて樹脂封止を行うことにより、モール
ド部に樹脂の逃げ部１８を設けている。これによって、
パッケージ１６から位置決め用切欠き部１７−１，１７
−２が露出される。
【００１５】このような構成によれば、Ｔ／Ｆ工程以降
はパッケージ１６から露出された位置決め用切欠き部１
７−１，１７−２を用いて位置決めを行うことができ、
正確で且つ安定した位置決めが行えるので、パッケージ
１６が薄型化されてモールド厚が薄くなったり、リード
１２が狭ピッチ化されて強度が低下しても位置決め不良
が発生し難く、リード曲り等を防止できる。
はパッケージ１６から露出された位置決め用切欠き部１
７−１，１７−２を用いて位置決めを行うことができ、
正確で且つ安定した位置決めが行えるので、パッケージ
１６が薄型化されてモールド厚が薄くなったり、リード
１２が狭ピッチ化されて強度が低下しても位置決め不良
が発生し難く、リード曲り等を防止できる。
【００１６】図１（ａ），（ｂ），（ｃ）に示した半導
体装置は、次のような製造工程で形成される。まず、図
２（ａ）に示すような平面パターンを持ったリードフレ
ーム１１を、例えば金属板の打ち抜きやエッチング等で
形成する。このリードフレーム１１の中央部には、ダイ
パッド（半導体素子載置部）１４が設けられている。上
記ダイパッド１４から外枠部に向かってリード１２が配
列されるとともに、ダイパッド１４の四隅と外枠部近傍
が吊りピン１５によって結合され、ダイパッド１４が保
持されている。上記リードフレーム１１の外枠部には、
従来と同様に位置決め用穴１３−１，１３−２が設けら
れている。この位置決め用穴１３−１，１３−２は、Ｔ
／Ｆ（トリム・アンド・フォーム）工程までの位置決め
に用いられる。一方、リードフレーム１１の外枠部側に
おける吊りピン１５の基部には、位置決め用穴１７が設
けられており、外枠部から切り離した時に図１（ａ），
（ｂ），（ｃ）に示したような位置決め用切欠き部１７
−１，１７−２が形成されるようになっている。
体装置は、次のような製造工程で形成される。まず、図
２（ａ）に示すような平面パターンを持ったリードフレ
ーム１１を、例えば金属板の打ち抜きやエッチング等で
形成する。このリードフレーム１１の中央部には、ダイ
パッド（半導体素子載置部）１４が設けられている。上
記ダイパッド１４から外枠部に向かってリード１２が配
列されるとともに、ダイパッド１４の四隅と外枠部近傍
が吊りピン１５によって結合され、ダイパッド１４が保
持されている。上記リードフレーム１１の外枠部には、
従来と同様に位置決め用穴１３−１，１３−２が設けら
れている。この位置決め用穴１３−１，１３−２は、Ｔ
／Ｆ（トリム・アンド・フォーム）工程までの位置決め
に用いられる。一方、リードフレーム１１の外枠部側に
おける吊りピン１５の基部には、位置決め用穴１７が設
けられており、外枠部から切り離した時に図１（ａ），
（ｂ），（ｃ）に示したような位置決め用切欠き部１７
−１，１７−２が形成されるようになっている。
【００１７】上記のようなリードフレーム１１のダイパ
ッド１４に各種の素子が形成された半導体チップ（半導
体素子）をダイボンディングした後、ワイヤボンディン
グを行って上記半導体チップの各電極とリード１２のイ
ンナーリード部とを電気的に結合する。
ッド１４に各種の素子が形成された半導体チップ（半導
体素子）をダイボンディングした後、ワイヤボンディン
グを行って上記半導体チップの各電極とリード１２のイ
ンナーリード部とを電気的に結合する。
【００１８】次に、図２（ｂ）に示すように、上記半導
体チップ、上記ダイパッド１４、上記リード１２のイン
ナーリード部、及び上記吊りピン１５を樹脂封止する。
この樹脂封止工程では、位置決め用穴１７が封止樹脂で
塞がらないような金型を用い、モールド部に樹脂の逃げ
部１８を形成してパッケージ１６から位置決め用穴１７
を露出させる。その後、リード１２のアウターリード部
を個々に分離してパッケージ１６をリードフレーム１１
の外枠部から切り離す。この際、位置決め用穴１７によ
って位置決め用切欠き部１７−１，１７−２が形成され
る。
体チップ、上記ダイパッド１４、上記リード１２のイン
ナーリード部、及び上記吊りピン１５を樹脂封止する。
この樹脂封止工程では、位置決め用穴１７が封止樹脂で
塞がらないような金型を用い、モールド部に樹脂の逃げ
部１８を形成してパッケージ１６から位置決め用穴１７
を露出させる。その後、リード１２のアウターリード部
を個々に分離してパッケージ１６をリードフレーム１１
の外枠部から切り離す。この際、位置決め用穴１７によ
って位置決め用切欠き部１７−１，１７−２が形成され
る。
【００１９】以上の工程までは上記位置決め用穴１３−
１，１３−２を用いて位置決めを行う。そして、以降の
工程では、パッケージ１６の対角方向に形成された上記
位置決め用切欠き部１７−１，１７−２を用いて位置決
めを行う。
１，１３−２を用いて位置決めを行う。そして、以降の
工程では、パッケージ１６の対角方向に形成された上記
位置決め用切欠き部１７−１，１７−２を用いて位置決
めを行う。
【００２０】その後、アウターリード部を折曲して図１
（ａ），（ｂ），（ｃ）に示したような半導体装置を形
成し、テスト工程や表面実装工程を行う。このような製
造方法によれば、画像処理による位置決めは不要である
ので、製造工程の繁雑化や製造コストの上昇を招くこと
がなく、画像処理を使わなくてもＴ／Ｆ工程以降は位置
決め用切欠き部１７−１，１７−２を用いて正確で安定
した位置決めが行える。
（ａ），（ｂ），（ｃ）に示したような半導体装置を形
成し、テスト工程や表面実装工程を行う。このような製
造方法によれば、画像処理による位置決めは不要である
ので、製造工程の繁雑化や製造コストの上昇を招くこと
がなく、画像処理を使わなくてもＴ／Ｆ工程以降は位置
決め用切欠き部１７−１，１７−２を用いて正確で安定
した位置決めが行える。
【００２１】なお、上記実施例では、パッケージ１６の
対角方向に２箇所の位置決め用切欠き部１７−１，１７
−２を設ける場合を例にとって説明したが、３箇所ある
いは四隅に設けても良い。また、ＱＦＰ型のパッケージ
について説明したが、他のタイプのパッケージにも適用
可能なのは勿論である。
対角方向に２箇所の位置決め用切欠き部１７−１，１７
−２を設ける場合を例にとって説明したが、３箇所ある
いは四隅に設けても良い。また、ＱＦＰ型のパッケージ
について説明したが、他のタイプのパッケージにも適用
可能なのは勿論である。
【００２２】
【発明の効果】以上説明したように、この発明によれ
ば、パッケージの薄型化やリードの狭ピッチ化によって
発生する位置決め不良によるリード曲りを防止できる半
導体装置が得られる。また、画像処理を使わなくても正
確で安定した位置決めが行える半導体装置の製造方法が
得られる。
ば、パッケージの薄型化やリードの狭ピッチ化によって
発生する位置決め不良によるリード曲りを防止できる半
導体装置が得られる。また、画像処理を使わなくても正
確で安定した位置決めが行える半導体装置の製造方法が
得られる。
【図１】この発明の一実施例に係る半導体装置について
説明するためのもので、（ａ）図は半導体装置の概略構
成を示す斜視図、（ｂ）図は（ａ）図における位置決め
用切欠き部を拡大して示す斜視図、（ｃ）図は半導体装
置の平面図。
説明するためのもので、（ａ）図は半導体装置の概略構
成を示す斜視図、（ｂ）図は（ａ）図における位置決め
用切欠き部を拡大して示す斜視図、（ｃ）図は半導体装
置の平面図。
【図２】この発明の一実施例に係る半導体装置の製造方
法について説明するためのもので、（ａ）図は半導体装
置の製造工程におけるモールド前のリードフレームを示
す平面図、（ｂ）図はモールド後のリードフレームを示
す平面図。
法について説明するためのもので、（ａ）図は半導体装
置の製造工程におけるモールド前のリードフレームを示
す平面図、（ｂ）図はモールド後のリードフレームを示
す平面図。
【図３】従来の半導体装置について説明するためのもの
で、（ａ）図は半導体装置の概略構成を示す斜視図、
（ｂ）図は（ａ）図の半導体装置の平面図。
で、（ａ）図は半導体装置の概略構成を示す斜視図、
（ｂ）図は（ａ）図の半導体装置の平面図。
【図４】従来の半導体装置の製造方法について説明する
ためのもので、（ａ）図は半導体装置の製造工程におけ
るモールド前のリードフレームを示す平面図、（ｂ）図
はモールド後のリードフレームを示す平面図。
ためのもので、（ａ）図は半導体装置の製造工程におけ
るモールド前のリードフレームを示す平面図、（ｂ）図
はモールド後のリードフレームを示す平面図。
１１…リードフレーム、１２…リード、１３−１，１３
−２…位置決め用穴、１４…ダイパッド（半導体素子載
置部）、１５…吊りピン、１６…パッケージ（樹脂封止
部）、１７…位置決め用穴、１７−１，１７−２…位置
決め用切欠き部、１８…樹脂の逃げ部。
−２…位置決め用穴、１４…ダイパッド（半導体素子載
置部）、１５…吊りピン、１６…パッケージ（樹脂封止
部）、１７…位置決め用穴、１７−１，１７−２…位置
決め用切欠き部、１８…樹脂の逃げ部。
Claims (5)
- 【請求項１】 半導体素子が載置された半導体素子載置
部と、この半導体素子載置部の周囲に配置され前記半導
体素子の各電極を導出するリードと、前記半導体素子載
置部を保持する吊りピンと、前記半導体素子、前記半導
体素子載置部、前記リードのインナーリード部、及び前
記吊りピンを封止する樹脂封止部と、前記樹脂封止部か
ら露出された吊りピンの基部に設けられた位置決め用切
欠き部とを具備することを特徴とする半導体装置。 - 【請求項２】 前記位置決め用切欠き部は、前記樹脂封
止部の少なくとも対角方向に位置する２箇所に設けられ
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 外枠部に設けられた第１の位置決め用
穴、半導体素子が載置される半導体素子載置部、前記半
導体素子載置部の周囲に配置され半導体素子の各電極を
導出するためのリード、外枠部近傍から前記半導体素子
載置部に延設され前記半導体素子載置部を保持する吊り
ピン、及び外枠部側における吊りピンの基部に設けられ
た第２の位置決め用穴を有するリードフレームを用意
し、前記半導体素子載置部に半導体素子をマウントする
工程と、前記半導体素子の各電極と前記リードとをボン
ディングして電気的に結合する工程と、前記半導体素
子、前記半導体素子載置部、前記リードのインナーリー
ド部、及び前記吊りピンを樹脂封止する工程と、前記リ
ードのアウターリード部を個々に分離して前記樹脂封止
部をリードフレームの外枠部から切り離す工程と、前記
アウターリード部を折曲する工程とを具備し、前記第１
の位置決め用穴は前記樹脂封止部をリードフレームの外
枠部から切り離す工程までの位置決めに用い、以降の工
程は前記アウターリード部を個々に分離する際に前記第
２の位置決め用穴によって形成された位置決め用切欠き
部を用いて位置決めを行うことを特徴とする半導体装置
の製造方法。 - 【請求項４】 前記第２の位置決め用穴は、前記樹脂封
止部の少なくとも対角方向に位置する２箇所に設けられ
ることを特徴とする請求項３に記載の半導体装置の製造
方法。 - 【請求項５】 前記樹脂封止する工程は、前記第２の位
置決め用穴が封止樹脂によって塞がるのを防ぐ形状の金
型を用いて樹脂の逃げ部を形成することにより、前記第
２の位置決め用穴を露出させることを特徴とする請求項
３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7675695A JPH08274205A (ja) | 1995-03-31 | 1995-03-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7675695A JPH08274205A (ja) | 1995-03-31 | 1995-03-31 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274205A true JPH08274205A (ja) | 1996-10-18 |
Family
ID=13614441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7675695A Pending JPH08274205A (ja) | 1995-03-31 | 1995-03-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274205A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044601A (ja) | 2009-08-21 | 2011-03-03 | Tokai Rika Co Ltd | リードフレーム、パッケージ型電子部品及び電子機器 |
| CN113547691A (zh) * | 2020-04-24 | 2021-10-26 | 东和株式会社 | 定位装置及方法、树脂成形系统及树脂成形品的制造方法 |
-
1995
- 1995-03-31 JP JP7675695A patent/JPH08274205A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044601A (ja) | 2009-08-21 | 2011-03-03 | Tokai Rika Co Ltd | リードフレーム、パッケージ型電子部品及び電子機器 |
| CN113547691A (zh) * | 2020-04-24 | 2021-10-26 | 东和株式会社 | 定位装置及方法、树脂成形系统及树脂成形品的制造方法 |
| CN113547691B (zh) * | 2020-04-24 | 2023-06-13 | 东和株式会社 | 定位装置及方法、树脂成形系统及树脂成形品的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US6084292A (en) | Lead frame and semiconductor device using the lead frame | |
| JPS6353959A (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 | |
| JP2000294711A (ja) | リードフレーム | |
| JPH05243455A (ja) | 半導体装置及びその製造方法 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JP2003179193A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法 | |
| JP3034517B1 (ja) | 半導体装置およびその製造方法 | |
| JPH118275A (ja) | 半導体装置の製造方法 | |
| JPH09134928A (ja) | ウェーハから一度に切断された半導体チップグループを用いた高密度実装型パッケージ及びその製造方法 | |
| JP2636778B2 (ja) | 半導体装置製造用金型 | |
| JP2001358279A (ja) | 半導体装置及びリードフレーム | |
| JP2958154B2 (ja) | 半導体装置 | |
| JP2004200719A (ja) | 半導体装置 | |
| EP0807972A2 (en) | Semiconductor device and method of its fabrication | |
| JPH0738036A (ja) | 半導体装置の製造方法 | |
| KR20010053792A (ko) | 반도체 패키지 제조용 리드프레임 | |
| JPH05102384A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0222851A (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JPH08335661A (ja) | 樹脂封止型半導体装置 | |
| JP3076948B2 (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
| JPH08181165A (ja) | 半導体集積回路 | |
| JPH1012792A (ja) | Ｉｃ用リードフレーム及び樹脂封止型半導体装置の製造方法 | |
| JPH02224362A (ja) | 半導体装置の製造方法 | |
| JPH05326801A (ja) | 半導体装置及びそのリードフレーム |