JPH0728601A - サンプリング回路 - Google Patents
サンプリング回路Info
- Publication number
- JPH0728601A JPH0728601A JP16774993A JP16774993A JPH0728601A JP H0728601 A JPH0728601 A JP H0728601A JP 16774993 A JP16774993 A JP 16774993A JP 16774993 A JP16774993 A JP 16774993A JP H0728601 A JPH0728601 A JP H0728601A
- Authority
- JP
- Japan
- Prior art keywords
- sampler
- sampling
- output
- analog
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】入力信号の直線性の特性が改善されたサンプリ
ング回路を実現すること。 【構成】ダイオードブリッジとコンデンサよりなり、被
測定信号をサンプルホールドするサンプラと、このサン
プラからの出力をデジタル変換するアナログ／デジタル
変換器と、このアナログ／デジタル変換器からの出力を
格納するメモリと、このメモリからのデジタルデータ出
力をアナログ信号に変換するデジタル／アナログ変換器
と、このデジタル／アナログ変換器からの出力を前記サ
ンプラにおける待機電圧の制御信号としてフィードバッ
クするフィードバック手段と、を設けたことを特徴とす
るサンプリング回路である。
ング回路を実現すること。 【構成】ダイオードブリッジとコンデンサよりなり、被
測定信号をサンプルホールドするサンプラと、このサン
プラからの出力をデジタル変換するアナログ／デジタル
変換器と、このアナログ／デジタル変換器からの出力を
格納するメモリと、このメモリからのデジタルデータ出
力をアナログ信号に変換するデジタル／アナログ変換器
と、このデジタル／アナログ変換器からの出力を前記サ
ンプラにおける待機電圧の制御信号としてフィードバッ
クするフィードバック手段と、を設けたことを特徴とす
るサンプリング回路である。
Description
【０００１】
【産業上の利用分野】本発明はサンプリング回路に関
し、詳しくはサンプリング回路における直線性の特性の
改善に関するものである。
し、詳しくはサンプリング回路における直線性の特性の
改善に関するものである。
【０００２】
【従来の技術】従来のサンプリング回路の構成を図６に
示す。図において、１はダイオードブリッジ回路とホー
ルド用コンデンサよりなり、被測定信号をサンプルホー
ルドするサンプラである。２はアッテネータとアンプか
らなる測定用レンジング回路で、サンプラ１からの出力
を減衰又は増幅する。３は積分器で、測定用レンジング
回路２の出力を積分する。４はフィードバック用レンジ
ング回路で、積分器３の出力を減衰又は増幅してサンプ
ラ１にフィードバックする。５はアナログ／デジタル変
換器（以下Ａ／Ｄと呼ぶ）で、積分器３の出力をデジタ
ル変換する。
示す。図において、１はダイオードブリッジ回路とホー
ルド用コンデンサよりなり、被測定信号をサンプルホー
ルドするサンプラである。２はアッテネータとアンプか
らなる測定用レンジング回路で、サンプラ１からの出力
を減衰又は増幅する。３は積分器で、測定用レンジング
回路２の出力を積分する。４はフィードバック用レンジ
ング回路で、積分器３の出力を減衰又は増幅してサンプ
ラ１にフィードバックする。５はアナログ／デジタル変
換器（以下Ａ／Ｄと呼ぶ）で、積分器３の出力をデジタ
ル変換する。
【０００３】このようなフィードバック・サンプリング
の動作を図８の（１）〜（３）に示す。図中のひし形は
サンプラ１における待機電圧を示す。図８の（１）に示
す如く、サンプラ１では、測定信号ｗの第１点をサンプ
リングするまでは、０Ｖの電位で待機しているものとす
る。サンプラ１が被測定信号ｗの第１点をサンプリング
すると、そのサンプリング電圧はΔＶ１となる。
の動作を図８の（１）〜（３）に示す。図中のひし形は
サンプラ１における待機電圧を示す。図８の（１）に示
す如く、サンプラ１では、測定信号ｗの第１点をサンプ
リングするまでは、０Ｖの電位で待機しているものとす
る。サンプラ１が被測定信号ｗの第１点をサンプリング
すると、そのサンプリング電圧はΔＶ１となる。
【０００４】図８の（２）に示す如く、第１点をサンプ
リングしたサンプラ１は、被測定信号ｗの第２点をサン
プリングするまでＶ１の電位で待機する。このように、
Ｖ１の電位で待機していたサンプラ１は測定信号におい
ては、第２点をサンプリングする。そのサンプリング電
圧をΔＶ２とすると、第２点をサンプリングしたサンプ
ラ１は、図８の（３）に示すように第３点をサンプリン
グするまでＶ２の電位で待機する。
リングしたサンプラ１は、被測定信号ｗの第２点をサン
プリングするまでＶ１の電位で待機する。このように、
Ｖ１の電位で待機していたサンプラ１は測定信号におい
ては、第２点をサンプリングする。そのサンプリング電
圧をΔＶ２とすると、第２点をサンプリングしたサンプ
ラ１は、図８の（３）に示すように第３点をサンプリン
グするまでＶ２の電位で待機する。
【０００５】サンプラ１およびその周辺回路では、この
ような動作を繰り返し、１画面分サンプリングする。サ
ンプリングされたデータは測定用レンジング回路２を介
して、積分された後、Ａ／Ｄ変換器５で、デジタル信号
に変換されるとともに、フィードバック用レンジング回
路４を介して、サンプラ１にフィードバックされる。フ
ィードバック方式のサンプリング回路では、フィードバ
ック系のループゲインＡが、Ａ＝１のときに最適とな
る。サンプラ１のゲインをＡS、測定用レンジング回路
２のゲインをＡ1、積分器３のゲインをＡI、フィードバ
ック用レンジング回路４のゲインをＡ2とすると、フィ
ードバック系のループゲインＡは、Ａ＝ＡS・Ａ1・ＡI
・Ａ2となる。
ような動作を繰り返し、１画面分サンプリングする。サ
ンプリングされたデータは測定用レンジング回路２を介
して、積分された後、Ａ／Ｄ変換器５で、デジタル信号
に変換されるとともに、フィードバック用レンジング回
路４を介して、サンプラ１にフィードバックされる。フ
ィードバック方式のサンプリング回路では、フィードバ
ック系のループゲインＡが、Ａ＝１のときに最適とな
る。サンプラ１のゲインをＡS、測定用レンジング回路
２のゲインをＡ1、積分器３のゲインをＡI、フィードバ
ック用レンジング回路４のゲインをＡ2とすると、フィ
ードバック系のループゲインＡは、Ａ＝ＡS・Ａ1・ＡI
・Ａ2となる。
【０００６】しかし、フィードバック系を構成している
サンプラ１、測定用レンジング回路２、積分器３、フィ
ードバック用レンジング回路４のゲインには、各々誤差
が含まれるのでループゲインは正確には１にならない。
サンプラ１、測定用レンジング回路２、積分器３、フィ
ードバック用レンジング回路４のゲインには、各々誤差
が含まれるのでループゲインは正確には１にならない。
【０００７】一方、サンプラ１を構成するダイオードブ
リッジの入出力特性は図７に示されるように、＋ＶX以
上，−ＶX以下の入力がある場合は直線性が保てない。
図において、破線は理想的な直線を示し、直線は実際の
特性を示す。なお、図７において、Ｖinはダイオードブ
リッジに供給される電圧、Ｖoutはダイオードブリッジ
の出力電圧を示すものである。
リッジの入出力特性は図７に示されるように、＋ＶX以
上，−ＶX以下の入力がある場合は直線性が保てない。
図において、破線は理想的な直線を示し、直線は実際の
特性を示す。なお、図７において、Ｖinはダイオードブ
リッジに供給される電圧、Ｖoutはダイオードブリッジ
の出力電圧を示すものである。
【０００８】このことから、サンプラ１の待機電圧と入
力電圧の差が＋ＶX以上，−ＶX以下の値を超えた場合、
従来のフィードバック方式のサンプリング回路では管面
波形に誤差が含まれることになる。この誤差の含まれる
具体的な様子は図９および図１０に示される。
力電圧の差が＋ＶX以上，−ＶX以下の値を超えた場合、
従来のフィードバック方式のサンプリング回路では管面
波形に誤差が含まれることになる。この誤差の含まれる
具体的な様子は図９および図１０に示される。
【０００９】図９は、＋ＶX以上の振幅レベルを有する
矩形波が入力された場合に、いかに表示されるかを説明
する。ｋは、表示画面の更新された回数を示す。画面の
表示にあっては、一画面分の表示に必要なデータ数分の
回数だけサンプリングが行われデータが収集される。こ
の場合、第１点のサンプリングを行う際には、サンプラ
１の待機電圧は０［Ｖ］となる。また、第２点目以降の
サンプリングからは、前にサンプリングされた値が待機
電圧となる。例えば、第３点目のサンプリングを行うに
あたっては、第２点目でのサンプリングの値が待機電圧
となる。この第１点目は、画面の更新毎に定められる。
矩形波が入力された場合に、いかに表示されるかを説明
する。ｋは、表示画面の更新された回数を示す。画面の
表示にあっては、一画面分の表示に必要なデータ数分の
回数だけサンプリングが行われデータが収集される。こ
の場合、第１点のサンプリングを行う際には、サンプラ
１の待機電圧は０［Ｖ］となる。また、第２点目以降の
サンプリングからは、前にサンプリングされた値が待機
電圧となる。例えば、第３点目のサンプリングを行うに
あたっては、第２点目でのサンプリングの値が待機電圧
となる。この第１点目は、画面の更新毎に定められる。
【００１０】従って、矩形波のように、前のサンプリン
グによって得られた入力信号の値と次のサンプリング時
の入力信号の値とが、ＶX以上の差が生じる場合には、
誤差が生じることになる。この現象は、図９のｋ，〜ｋ
＋３の各画面における入力信号立ち上がり部分、立ち下
がり部分時に生じるオーバーシュートとして具体的に表
示される。
グによって得られた入力信号の値と次のサンプリング時
の入力信号の値とが、ＶX以上の差が生じる場合には、
誤差が生じることになる。この現象は、図９のｋ，〜ｋ
＋３の各画面における入力信号立ち上がり部分、立ち下
がり部分時に生じるオーバーシュートとして具体的に表
示される。
【００１１】また、図１０は、被測定対象の変動が激し
い場合の誤差を示す。図において破線ｒは理想的な入力
直線、実線ｗは実際の入力信号をサンプリングした結果
である。このときも同様に、入力信号の第１点目のサン
プリングに関しては、待機電圧は０［Ｖ］であるので、
入力電圧と待機電圧との差が、ΔＶ１で、＋ＶX以上と
なり、管面上の誤差が生じる。
い場合の誤差を示す。図において破線ｒは理想的な入力
直線、実線ｗは実際の入力信号をサンプリングした結果
である。このときも同様に、入力信号の第１点目のサン
プリングに関しては、待機電圧は０［Ｖ］であるので、
入力電圧と待機電圧との差が、ΔＶ１で、＋ＶX以上と
なり、管面上の誤差が生じる。
【００１２】次のサンプリング点では、（２）に示すよ
うに、第１点目でサンプリングされた値が待機電圧とな
るが、この時の入力信号の変動が激しく、待機電圧と入
力信号の第２点目のサンプリング点との差であるΔＶ２
は、−ＶX以上となる。このようにして、図１０に示す
ように、実際には破線ｒの入力信号が入力されたにもか
かわらず、直線ｗとして表示され管面上の誤差が生じ
る。
うに、第１点目でサンプリングされた値が待機電圧とな
るが、この時の入力信号の変動が激しく、待機電圧と入
力信号の第２点目のサンプリング点との差であるΔＶ２
は、−ＶX以上となる。このようにして、図１０に示す
ように、実際には破線ｒの入力信号が入力されたにもか
かわらず、直線ｗとして表示され管面上の誤差が生じ
る。
【００１３】
【発明が解決しようとする課題】このため、従来のフィ
ードバックの構成を用いたサンプリング回路では、管面
より正確に波形の観測ができないという問題が生じる。
本発明はこの課題を解決し、サンプラの非直線性によ
る、入力誤差が生じないサンプリング回路を実現するこ
とを目的とする。
ードバックの構成を用いたサンプリング回路では、管面
より正確に波形の観測ができないという問題が生じる。
本発明はこの課題を解決し、サンプラの非直線性によ
る、入力誤差が生じないサンプリング回路を実現するこ
とを目的とする。
【００１４】
【課題を解決するための手段】本発明は、ダイオードブ
リッジとコンデンサよりなり、被測定信号をサンプルホ
ールドするサンプラと、このサンプラからの出力をデジ
タル変換するアナログ／デジタル変換器と、このアナロ
グ／デジタル変換器からの出力を格納するメモリと、こ
のメモリからのデジタルデータ出力をアナログ信号に変
換するデジタル／アナログ変換器と、このデジタル／ア
ナログ変換器からの出力を前記サンプラにおける待機電
圧の制御信号としてフィードバックするフィードバック
手段と、を設けたことを特徴とするサンプリング回路で
ある。
リッジとコンデンサよりなり、被測定信号をサンプルホ
ールドするサンプラと、このサンプラからの出力をデジ
タル変換するアナログ／デジタル変換器と、このアナロ
グ／デジタル変換器からの出力を格納するメモリと、こ
のメモリからのデジタルデータ出力をアナログ信号に変
換するデジタル／アナログ変換器と、このデジタル／ア
ナログ変換器からの出力を前記サンプラにおける待機電
圧の制御信号としてフィードバックするフィードバック
手段と、を設けたことを特徴とするサンプリング回路で
ある。
【００１５】
【作用】前画面のサンプリング値でサンプラが待機する
ので被測定信号のサンプリング毎の変動が大きいときに
も、管面波形の誤差が小さいフィードバック・サンプリ
ング方式を実現できる。
ので被測定信号のサンプリング毎の変動が大きいときに
も、管面波形の誤差が小さいフィードバック・サンプリ
ング方式を実現できる。
【００１６】
【実施例】図１は、本発明に係るサンプリング回路の一
実施例の構成図である。図において図４と同一のものは
同一の符号を付し、それらの再説明は省略する。６はデ
ータプロセッサで、Ａ／Ｄ変換器５から入力したデータ
の演算処理を行う。例えば表示のためのデータ処理等を
行う。７はメモリで、一画面分のデータを格納する。８
はデジタル／アナログ変換器（以下、Ｄ／Ａ変換器と呼
ぶ）で、データプロセッサ６の出力をアナログ変換す
る。
実施例の構成図である。図において図４と同一のものは
同一の符号を付し、それらの再説明は省略する。６はデ
ータプロセッサで、Ａ／Ｄ変換器５から入力したデータ
の演算処理を行う。例えば表示のためのデータ処理等を
行う。７はメモリで、一画面分のデータを格納する。８
はデジタル／アナログ変換器（以下、Ｄ／Ａ変換器と呼
ぶ）で、データプロセッサ６の出力をアナログ変換す
る。
【００１７】このような、構成の動作を図２を用いて説
明する。図２は図９と同様に、矩形波が入力された場合
の管面の表示である。図２も同様に、各一画面毎のデー
タの表示の様子を示している。ｋは、その画面の更新毎
の画面番号を示している。
明する。図２は図９と同様に、矩形波が入力された場合
の管面の表示である。図２も同様に、各一画面毎のデー
タの表示の様子を示している。ｋは、その画面の更新毎
の画面番号を示している。
【００１８】ｋの場合（データのサンプリングを開始し
て、最初の画面表示が行われる場合）、入力信号の第１
点のサンプリングでは、サンプラ１の待機電圧は０
［Ｖ］である。Ｋの画面表示に関しては、入力信号の立
ち上がり、立ち下がり部分では入出力関係の直線性がな
くなり、図９の従来例と同様に、管面上の表示に誤差が
生じる。
て、最初の画面表示が行われる場合）、入力信号の第１
点のサンプリングでは、サンプラ１の待機電圧は０
［Ｖ］である。Ｋの画面表示に関しては、入力信号の立
ち上がり、立ち下がり部分では入出力関係の直線性がな
くなり、図９の従来例と同様に、管面上の表示に誤差が
生じる。
【００１９】このｋの画面を表示するためにサンプリン
グした一画面分のデータは、メモリ７に格納される。次
のｋすなわち（ｋ＋１）の画面を表示するためのサンプ
リング時には、ｋの画面のサンプリング時にメモリ７に
格納されたデータをＤ／Ａ変換器８によりアナログ変換
したものをフィードバックした値を待機電圧とする。
グした一画面分のデータは、メモリ７に格納される。次
のｋすなわち（ｋ＋１）の画面を表示するためのサンプ
リング時には、ｋの画面のサンプリング時にメモリ７に
格納されたデータをＤ／Ａ変換器８によりアナログ変換
したものをフィードバックした値を待機電圧とする。
【００２０】このことを具体的に説明する。Ｋ＋１の画
面の待機電圧は、Ｋの画面の各々該当する回数目の入力
信号のサンプリングにより得られた値となる。例えば、
Ｋ＋１の画面の表示の為の第１点目のサンプリングのた
めの待機電圧は、Ｋの画面表示のために第１点目にサン
プリングされた値（Ｋの画面に表示されている値）とな
る。このため、Ｋ＋１の画面では待機電圧と入力電圧の
差が現象し、Ｋの画面に関する場合より管面上の誤差が
少なくなる。
面の待機電圧は、Ｋの画面の各々該当する回数目の入力
信号のサンプリングにより得られた値となる。例えば、
Ｋ＋１の画面の表示の為の第１点目のサンプリングのた
めの待機電圧は、Ｋの画面表示のために第１点目にサン
プリングされた値（Ｋの画面に表示されている値）とな
る。このため、Ｋ＋１の画面では待機電圧と入力電圧の
差が現象し、Ｋの画面に関する場合より管面上の誤差が
少なくなる。
【００２１】このｋ＋１の画面表示のためにサンプリン
グされたデータも、再び、メモリ７に格納される。ｋ＋
２の画面表示のためのデータをサンプリングする際に
は、Ｋ＋１の画面表示のためにサンプリングされた値
が、サンプラ１の待機電圧となる。このため、ｋ＋２の
画面表示のためにデータをサンプリングするにあたって
は、ｋ＋１の画面表示のサンプリングを行う際より待機
電圧と入力電圧の差が少なくなる。よって、Ｋ＋２の画
面は、Ｋ＋１の画面に表示されたデータよりも、さら
に、管面表示上の誤差が減少する。
グされたデータも、再び、メモリ７に格納される。ｋ＋
２の画面表示のためのデータをサンプリングする際に
は、Ｋ＋１の画面表示のためにサンプリングされた値
が、サンプラ１の待機電圧となる。このため、ｋ＋２の
画面表示のためにデータをサンプリングするにあたって
は、ｋ＋１の画面表示のサンプリングを行う際より待機
電圧と入力電圧の差が少なくなる。よって、Ｋ＋２の画
面は、Ｋ＋１の画面に表示されたデータよりも、さら
に、管面表示上の誤差が減少する。
【００２２】このようにして、ｋ＋３以降の画面になる
と、入力信号に対し殆ど誤差のない管面表示を得ること
ができる。このように、画面更新信号ごとに画面表示は
更新され、次第に誤差の少ない表示となるため、従来例
と異なり正しい管面表示がされる。
と、入力信号に対し殆ど誤差のない管面表示を得ること
ができる。このように、画面更新信号ごとに画面表示は
更新され、次第に誤差の少ない表示となるため、従来例
と異なり正しい管面表示がされる。
【００２３】次に本発明に係る他の実施例のサンプリン
グ回路について説明する。図３に、この実施例の構成図
を示す。図において、９はデータ選択手段、１０は表示
器、１１はフィードバック手段である。Ａ／Ｄ５の出力
のうち、データ選択手段９においてデータが選択され
る。また表示器１０は、データ選択手段９から選択され
たデータを表示する。具体的には、データ選択手段９で
は、一画面分の表示のためのデータとして、サンプリン
グされたもののうち、最初の何点かのサンプリングによ
るデータを除いて表示するように積分器３に出力する。
グ回路について説明する。図３に、この実施例の構成図
を示す。図において、９はデータ選択手段、１０は表示
器、１１はフィードバック手段である。Ａ／Ｄ５の出力
のうち、データ選択手段９においてデータが選択され
る。また表示器１０は、データ選択手段９から選択され
たデータを表示する。具体的には、データ選択手段９で
は、一画面分の表示のためのデータとして、サンプリン
グされたもののうち、最初の何点かのサンプリングによ
るデータを除いて表示するように積分器３に出力する。
【００２４】このような動作を具体的に説明する。図４
は実際に入力された信号を表示したものとした場合、図
５は本実施例による表示を行った場合を示す。両図に示
されるように、直流の電圧が入力された場合には、第１
点目のサンプリングの状態にあっては、サンプラ１にお
ける待機電圧は［０Ｖ］である。このため、第１点目で
は、待機電圧と入力電圧の差が、＋ＶX以上を超えるか
ら、管面に表示する際には誤差が生じる。
は実際に入力された信号を表示したものとした場合、図
５は本実施例による表示を行った場合を示す。両図に示
されるように、直流の電圧が入力された場合には、第１
点目のサンプリングの状態にあっては、サンプラ１にお
ける待機電圧は［０Ｖ］である。このため、第１点目で
は、待機電圧と入力電圧の差が、＋ＶX以上を超えるか
ら、管面に表示する際には誤差が生じる。
【００２５】本実施例では、データ選択手段９にて、第
１点目のサンプリング等の管面表示する際に誤差を生じ
るデータを除いて、表示器１０にデータを出力するから
図５に示すような表示となり、誤差のない管面表示が行
われる。このことを具体的に説明する。第１点目にサン
プリングされたデータは、待機電圧と入力電圧の差が、
＋ＶX以上を超えるから表示をしない。第ｎ点目以降に
サンプリングされたデータは待機電圧と入力電圧の差
が、＋ＶX以下になるので表示を行う。このような動作
で、管面表示上の誤差が解消される。
１点目のサンプリング等の管面表示する際に誤差を生じ
るデータを除いて、表示器１０にデータを出力するから
図５に示すような表示となり、誤差のない管面表示が行
われる。このことを具体的に説明する。第１点目にサン
プリングされたデータは、待機電圧と入力電圧の差が、
＋ＶX以上を超えるから表示をしない。第ｎ点目以降に
サンプリングされたデータは待機電圧と入力電圧の差
が、＋ＶX以下になるので表示を行う。このような動作
で、管面表示上の誤差が解消される。
【００２６】
【発明の効果】以上詳細に説明したように本発明によれ
ば、ダイオードブリッジでのサンプリング時の直線性の
誤差が少ないサンプリング回路を実現することが可能と
なる。
ば、ダイオードブリッジでのサンプリング時の直線性の
誤差が少ないサンプリング回路を実現することが可能と
なる。
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の実施例の動作の説明図である。
【図３】本発明の他の実施例の回路構成図である。
【図４】本発明の実施例の動作の説明図である。
【図５】本発明の実施例の動作の説明図である。
【図６】従来例の動作の説明図である。
【図７】従来例の動作の説明図である。
【図８】従来例の動作の説明図である。
【図９】従来例の動作の説明図である。
【図１０】従来例の動作の説明図である。
１ サンプラ ２ 測定用レンジング回路 ３ 積分器 ４ フィードバック用レンジング回路 ５ アナログ／デジタル変換器 ６ データプロセッサ ７ メモリ
Claims (2)
- 【請求項１】ダイオードブリッジとコンデンサよりな
り、被測定信号をサンプルホールドするサンプラと、 このサンプラからの出力をデジタル変換するアナログ／
デジタル変換器と、 このアナログ／デジタル変換器からの出力を格納するメ
モリと、 このメモリからのデジタルデータ出力をアナログ信号に
変換するデジタル／アナログ変換器と、 このデジタル／アナログ変換器からの出力を前記サンプ
ラにおける待機電圧の制御信号としてフィードバックす
るフィードバック手段と、 を設けたことを特徴とするサンプリング回路。 - 【請求項２】ダイオードブリッジとコンデンサよりな
り、被測定信号をサンプルホールドするサンプラと、 このサンプラからの出力をデジタル変換するアナログ／
デジタル変換器と、 このアナログ／デジタル変換器からの出力されるデータ
のうち、どの出力データを表示するか否かを選択するデ
ータ選択手段と、 このデータ選択手段から出力されデータを表示するため
の表示器と、 前記サンプラからの出力をサンプラ内のダイオードブリ
ッジの待機電圧を制御する信号としてフィードバックす
るフィードバック手段と、 を設けたことを特徴とするサンプリング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16774993A JPH0728601A (ja) | 1993-07-07 | 1993-07-07 | サンプリング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16774993A JPH0728601A (ja) | 1993-07-07 | 1993-07-07 | サンプリング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728601A true JPH0728601A (ja) | 1995-01-31 |
Family
ID=15855395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16774993A Pending JPH0728601A (ja) | 1993-07-07 | 1993-07-07 | サンプリング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728601A (ja) |
-
1993
- 1993-07-07 JP JP16774993A patent/JPH0728601A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0683567B1 (en) | Precision analog-to-digital converter with low-resolution and high-resolution conversion paths | |
| JP2593106B2 (ja) | 入力信号の最大値最小値検出装置 | |
| US7031854B2 (en) | Universal power measurement SoC and measuring method | |
| US6522274B1 (en) | Use of pointers to enhance flexibility of serial port interface for an integrated circuit with programmable components | |
| JPH0728601A (ja) | サンプリング回路 | |
| JP2003315372A (ja) | 電流測定装置 | |
| JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
| JPH08101749A (ja) | 波形記憶装置 | |
| JP2624920B2 (ja) | 多現象オシロスコープの垂直増幅器校正装置 | |
| JPH0716232U (ja) | サンプリング回路 | |
| JP2671669B2 (ja) | 波形解析装置 | |
| JPH0512452A (ja) | データ処理装置 | |
| JP2869910B2 (ja) | 磁気センサ装置 | |
| JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
| JPH08186764A (ja) | 積分型信号検出回路及びその駆動方法 | |
| JP2541472B2 (ja) | 微小電圧変化検出回路 | |
| JPH06331658A (ja) | デジタルオシロスコープ | |
| JP2672690B2 (ja) | 半導体デバイスの試験方法 | |
| JP4525566B2 (ja) | 磁界測定器 | |
| JP3258460B2 (ja) | 測定器におけるデータ出力方法 | |
| JP2658377B2 (ja) | 波形表示装置 | |
| SU1479878A1 (ru) | Устройство дл регистрации одиночных ударов | |
| JP2000227448A (ja) | Ｄｃ測定装置 | |
| JPH07159454A (ja) | 安定化電源装置 | |
| JPH1188081A (ja) | 電子ボリューム回路及び信号処理回路 |