JPH0512452A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 高速計測およびパルス信号の高精度計測が可
能なデータ処理装置を提供する。 【構成】 第１の発明にあっては問題点を解決するため
に計測毎に計測部１で計測されるデータをオフセット、
ゲイン等調整用の補正データとともに記憶する記憶部３
を備える。計測後に処理部２が前記記憶部３における記
憶計測データに対して記憶補正データで補正処理する。
第２の発明にあっては計測されるパルス信号のデータが
計測部１に含まれるノイズ除去のためのディジタルフィ
ルタの設定値とともに記憶される。計測後に処理部２が
前記記憶部３に記憶された計測データに対し、ディジタ
ルフィルタで遅延した分時間軸を前に進相させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理装置に関す
る。特に、本発明ではデータ処理装置の高速計測を容易
にする改良に言及する。

【０００２】

【従来の技術】第８図は従来の第１のデータ処理装置を
示す図である。本図の主要構成には信号源１０１および
１０２と、該信号源１０１および１０２の差動増幅器を
構成するオペアンプ１０３および１０４と、オフセット
調整用抵抗１０５と、該抵抗１０５に接続されてオフセ
ット電圧Ｖofs を発生するバッファアンプ１０６と、信
号源１および２の差信号をオフセット調整した結果を増
幅するオペアンプ１０７と、該オペアンプ１０７のゲイ
ンＧを調整する抵抗１０８が含まれる。

【０００３】このデータ処理装置ではアナログ信号源１
および２の各電圧Ｖ₁ およびＶ₂ を、差動増幅器でＶ₁
−Ｖ₂ としてこれに対してオフセット調整Ｖ₁ −Ｖ₂ −
Ｖofs をして、スパン調整のためゲインを調整してＶ₀
＝（Ｖ₁ −Ｖ₂ −Ｖofs)×Ｇとして、これをＡＤＣ(Ana
log-To-Digital Converter) に入力し、ディジタル信号
に変換してデータ解析に用いている。

【０００４】第９図は従来の第２のデータ処理装置を示
す図である。本図の構成には突入電流を制限する抵抗１
と、高インピーダンスを低インピーダンスに変換するバ
ッファ部１２と、アナログ信号をディジタル信号に変換
するＡＤＣ１３と、オフセット調整処理およびゲイン調
整処理をするＣＰＵ１１０と、前記オフセット補正デー
タ、ゲイン調整補正データを記憶しかつ前記ＣＰＵ１１
０で処理されたデータを記憶する記憶部１１１と、前記
ＣＰＵ１１０で処理されたデータを表示する表示部４と
が含まれている。

【０００５】従来の第２の実施例は第１の実施例がアナ
ログ信号処理であるのに対し、ディジタル信号処理であ
る点で相違し、各サンプリング周期毎に記憶部１１から
オフセットＶofs 、ゲインＧを呼び出し、ＣＰＵ１１０
ではＶ＝Ｖ₀ −Ｖofs , Ｖ＝（Ｖ₀ −Ｖofs)×Ｇの演算
処理をしてこれらを記憶部１１へ記憶し、表示部４へ表
示している。

【０００６】図１０は従来の第３のデータ処理装置を示
す図である。本図の構成には、外乱ノイズを除去するた
めのローパスフィルタ１２０と、計測対象パルスの周
期、パルス幅、位相差を計測するためのパルスプロセッ
サ１１２と、装置全体を制御するＣＰＵ１１０と、計測
データを記憶するメモリ１１１ａおよびＩＣメモリ１１
１ｂと、計測データを表示する表示部４と、が含まれて
いる。

【０００７】メモリ１１１ａおよびＩＣメモリ１１１ｂ
には、パルスプロセッサで計測された周期、パルス幅、
位相差等の計測値が記憶されている。さらに表示部４に
は同じくこれらの計測値が表示されている。

【０００８】

【発明が解決しようとする課題】しかしながら従来の第
１のデータ処理装置では複数のアナログ信号を精度よく
計測するためには個々の計測装置において計測値を補正
する必要があるが、多くの回路要素例えばオペアンプや
抵抗で構成されている補正回路の調整が複雑でコスト高
につながるという問題があった。

【０００９】さらに従来の第２のデータ処理装置ではＡ
Ｄ変換後マイクロプロセッサにより処理されるので上記
問題が解決されるが、計測毎に計測値を補正処理するの
に時間がかかり例えば周期１０msec程度なら可能である
が周期１msec程度の信号に対して、サンプリング周期を
短くして計測する高速計測ができないという問題があっ
た。

【００１０】さらに従来の第３のデータ処理装置では、
ローパスフィルタのみでは幅の短いスパイク状のノイズ
を除去することができず、計測対象のパルスを精度よく
計測できないという問題があった。本発明は上記問題点
に鑑み、高速計測およびパルス信号の高精度計測が可能
なデータ処理装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】第１図は本発明の原理構
成を示す図である。第１の発明にあっては問題点を解決
するために計測毎に計測部１で計測されるデータをオフ
セット、ゲイン等調整用の補正データとともに記憶する
記憶部３を備える。

【００１２】計測後に処理部２が前記記憶部３における
記憶計測データに対して記憶補正データで補正処理す
る。第２の発明にあっては計測されるパルス信号のデー
タが計測部１に含まれるノイズ除去のためのディジタル
フィルタの設定値とともに記憶される。計測後に処理部
２が前記記憶部３に記憶された計測データに対し、ディ
ジタルフィルタで遅延した分時間軸を前に進相させる。

【００１３】

【作用】第１図において計測前には計測部１を構成する
各測定器に関するオフセット、ゲイン等を調整して、調
整されたオフセット、ゲイン等の補正データが記憶部３
に記憶される。計測部１でデータが計測されると、記憶
部３では計測毎に計測データが、前記補正データととも
に関連づけて記憶され、計測後に処理部２で記憶部３に
おける記憶計測データが記憶補正データで補正処理され
ることによって記憶動作と、補正処理動作が別々にでき
るようになったので、記憶動作の速度が高速になり、高
周波信号に対してサンプリング周期を短くでき高速計測
が可能になった。このように高速計測されたデータは計
測後に補正データによってオフセット、ゲイン等の調整
がなされて、データ解析に使用される。

【００１４】入力信号がパルス信号である場合には、計
測前に計測部１に含まれるディジタルフィルタの設定
値、即ち除去すべきスパイク状ノイズの時間幅が記憶さ
れる。そしてパルス信号が入力されるとパルス信号の周
期、パルス幅、位相差等の計測データがディジタルフィ
ルタの設定値と関連つけて記憶される。計測後には、デ
ィジタルフィルタの設定値である除去すべきスパイク状
ノイズの時間幅だけ遅延して記憶されているパルス信号
の時間軸が補正され他の信号の時間軸と一致させた後に
出力される。

【００１５】

【実施例】以下本発明の実施例について図面を参照して
詳細に説明する。第２図は本発明の実施例に係るデータ
処理装置である。本図の構成を説明する。本図のデータ
処理装置は、突入電流を制限する抵抗１１、高インピー
ダンスを低インピーダンスに変換するバッファ部１２
と、アナログ信号をディジタル信号に変換するＡＤＣ(A
nalog-To-Digital Converter)１３と、該ＡＤＣに対し
て起動したり起動周期を制御したり、データをメモリに
格納したりする計測制御部１４からなる計測部１と、入
力信号Ｖ、補正データＶofs , Ｇに対してオフセット補
正Ｖ＝Ｖ−Ｖofs 、スパン補正Ｖ＝Ｖ×Ｇ等の処理を行
う処理部２と、前記計測部１から出力されるデータＶを
サンプリング周期毎に格納し、例えば予め補正データＶ
ofs , Ｇ等を記憶し、前記処理部２へ要求の都度入力信
号Ｖ、補正データＶofs, Ｇ等を出力する記憶部３と、
前記処理部２での処理データを表示する表示部４とを含
む。

【００１６】第３図は本実施例に係るデータ処理装置の
主要構成を示す図である。第２図ではデータの入力とし
て１チャンネルのＡＤＣ１３について示したが本図に示
すように、計測部１は異なる測定点についてＮチャンネ
ルのアナログ信号を入力するＡＤＣ１３であってもよ
く、さらに入力パルスの周期パルス幅、位相差等を計測
するための装置であって計測のためのクロック、タイマ
ーを備え入力パルスの状態遷移を捉え、遷移発生時刻の
記憶、状態の記憶を行い演算により所望のデータを得る
ことができるパルスプロセッサ１５と、ディジタル信号
も入力するディジタルＩ／Ｆ（インタフェース）１６
と、データ処理装置の動作（オフセット、ゲイン等）指
示入力用の入力Ｉ／Ｆ（インタフェース）２１と、例え
ば第２図に示す処理部２での処理に必要なプログラムを
格納するＲＯＭ (Read Only Memory)２２と、第２図に
示す少なくとも計測制御部１４および処理部２からなる
マイクロプロセッサ２３と、第２図に示す記憶部３を構
成するもので計算時またはデータ処理装置を制御すると
きに一時記憶するときに必要とするＲＡＭ（Random Acc
ess Memory) ２３と、計測したデータを記憶するＩＣメ
モリカード２４と、パーソナルコンピュータからなり、
ＩＣメモリカードに格納されたデータに基づいて種々の
解析を行う外部データ解析装置３０へ通信によりデータ
を転送する。ＲＳ２３２Ｃ Ｉ／Ｆ（インタフェース）
２５と、前記マイクロプロセッサ２３で処理されたデー
タを表示するモニタ（ＬＤＣ: Liquid Crystal Displa
y) ４と、データ処理装置に必要な電力を供給する電源
８とを含む。

【００１７】また、入力信号がパルス信号である場合に
は継続時間が所定時間以下であるようなスパイク状ノイ
ズが重畳している場合が多い。このようなスパイク状ノ
イズを除去するために、パルスプロセッサ１５中にディ
ジタルフィルタを組み込むことも可能である。このディ
ジタルフィルタは入力されたパルス信号のうち継続時間
が予め設定された所定時間以上であるパルス信号のみを
出力し、所定時間以下のパルス信号は通過を阻止する特
性を有する。

【００１８】第４図は第３図のＩＣカードメモリの構造
を示す図である。本図のＩＣカードメモリ２４は例えば
ＩＭバイト容量で構成され、１６進の表示でアドレス０
００００〜０００４Ｆには計測チャンネル数、分解能、
データ種別、レコード長等のデータフォーマットが記憶
されるデータ形成エリア、０００５０〜０００９Ｆには
サンプル周期、計測方式等の計測条件が記憶される計測
モード、条件エリア０００Ａ０〜００ＦＦには１枚のカ
ードで調整データを１種類とする場合にＡＤ入力調整、
補正データ（Ｖofs , Ｇ等）が記憶されるアジャストデ
ータエリア、０００１００〜００７ＦＦにおける先頭ア
ドレスメモリエリア、００８００〜ＦＦＦＦＦにおける
データエリアが含まれる。

【００１９】第５図は第４図のデータエリアにおける１
回の計測データの内容を示す図である。本図に示すよう
に、１回の計測データにはデータフォーマットとしてデ
ータの先頭を示すヘッダー、計測中のエラーを入れるエ
ラーコードが書き込まれ、毎回調整する場合には調整デ
ータが書き込まれ、１レコードとして例えばアナログ信
号としてＡ_{1 ,} Ａ_{2 ,} …_, Ａ_n 、ディジタル信号として
Ｄ_{1 ,} Ｄ_{2 ,} …_, Ｄ_n 、パルスプロセッサ信号としてＰ
_{1 ,} Ｐ_{2 ,} …_, Ｐ_n が高周波に対して１msec毎に書き込
まれている。

【００２０】次に本実施例の一連の動作を説明する。第
６図は本実施例の一連の動作を説明するフローチャート
である。本図に示すようにＩＣメモリカード２４を初期
化する（ステップ１）。計測データをモニタしながら
（ステップ２）、計測チャンネル数、分解能、データ種
別、レコード長、サンプル周期（例えば１msec）、計測
方式、ＡＤ入力調整等の計測条件の設定を行う（ステッ
プ３）。さらに後述する入力レベルの調整を行う（ステ
ップ４）。計測開始がされると（ステップ５）、サンプ
リング周期を例えば約１msecとしたデータ計測が行われ
（ステップ６）、計測毎にＩＣメモリカード２４のデー
タエリアに格納される（ステップ７）。補正要求が例え
ば約１００msec毎にあり（ステップ８）、計測の合間に
記憶部３からオフセットＶofs 、ゲートＧを呼び出して
Ｖ＝Ｖ−Ｖofs の演算処理（ステップ９）、さらにＶ＝
Ｖ×Ｇの演算処理（ステップ１０）がなされ、表示部４
に表示され、データロガーの処理状況がモニタされる
（ステップ１１）。なお、表示には補正をしない入力値
を上記周期で確認するようにしてもよい。このデータ計
測および補正処理、表示が繰り返される（ステップ１
２）。このようにデータ処理装置は短サンプリング周期
でデータ収集が可能になり高周波信号処理の精度向上が
図れる。ＩＣメモリカード２４に格納されたデータがＲ
Ｓ２３２Ｃ Ｉ／Ｆ２５を介してデータ解析装置３０に
通信転送されて解析処理されるようにしたのでデータ処
理装置はデータ解析装置３０と分離されたため小型化を
図ることが可能になり、使用場所の制限が小さくなる。

【００２１】さらにパルス信号に対してディジタルフィ
ルタによるノイズ除去が行われた場合には、パルス信号
は予め設定された所定時間時間軸が遅延してＩＣメモリ
カード２４に記憶される。従ってステップ９およびステ
ップ１０の処理はＩＣメモリカード２４に記憶された所
定時間パルス信号を進相せしめ他の信号と時間軸を一致
させる処理となる。

【００２２】第７図は第６図の入力レベルの調整（ステ
ップ４）を説明するフローチャートである。本図に示す
ように入力レベルの調整では計測値の表示も含めて現在
の設定状態を表示する（ステップ４１）。次に図示しな
い入力スイッチにより入力Ｉ／Ｆ２１を介して動作指示
を与え入力チャンネルを選定して（ステップ４２）、調
整項目を選択し（ステップ４３）、例えば測定器ごとに
オフセットを調整して（ステップ４４）、調整されたオ
フセットＶofs をＩＣメモリカード２４に格納する。さ
らにゲインを調整して（ステップ４６）、調整されたゲ
インをＩＣメモリカード２４に格納する（ステップ４
７）。これらの調整を全チャンネルについてチャンネル
毎に行う（ステップ４８）。

【００２３】かくして測定器に固有な補正データ（Ｖof
s , Ｇ等）が計測データと同時に記憶されるので、これ
らの補正データを用いてデータ解析は簡単に行われる。

【００２４】

【発明の効果】以上説明したように本発明によれば、計
測毎に計測データを補正データとともに記憶し、計測後
に記憶計測データに対し、記憶補正データで補正処理す
るようにしたので、高速計測が可能になる。さらに入力
信号がパルスである場合には入力信号中に含まれるスパ
イク状のノイズが除去されるとともに、ノイズ除去処理
に起因する時間軸のずれが補正される。

【図面の簡単な説明】

【図１】図１は本発明の原理構成を示す図である。

【図２】図２は本発明の実施例に係るデータ処理装置を
示す図である。

【図３】図３は本実施例に係るデータ処理装置の構成を
示す図である。

【図４】図４は図３のＩＣメモリカードの構造を示す図
である。

【図５】図５は図４のデータエリアにおける１回の計測
データの内容を示す図である。

【図６】図６は本実施例の一連の動作を説明するフロー
チャートである。

【図７】図７は図６の入力レベルの調整を説明するフロ
ーチャートである。

【図８】図８は従来の第１のデータ処理装置を示す図で
ある。

【図９】図９は従来の第２のデータ処理装置を示す図で
ある。

【図１０】図１０は従来の第３のデータ処理装置を示す
図である。

【符号の説明】

１…計測部 ２…処理部 ３…記憶部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 データを計測する計測部（１）と、計測
   データを補正して所望信号に処理する処理部（２）とを
   有するデータ処理装置において、 計測毎に前記計測データを前記補正データとともに記憶
   する記憶部（３）を備え、 計測後に前記処理部（２）が前記記憶部（３）における
   記憶計測データに対し記憶補正データで補正処理するこ
   とを特徴とするデータ処理装置。
2. 【請求項２】 前記計測部（１）に、計測データである
   パルス信号に含まれているスパイク状ノイズを除去する
   ための時間幅を設定することの可能なディジタルフィル
   タを含み、 前記補正処理が計測されたパルス信号の時間軸を前記デ
   ィジタルフィルタに設定された時間幅進相させることで
   ある請求項１に記載のデータ処理装置。