JPH0728663A - 情報処理装置の試験装置 - Google Patents

情報処理装置の試験装置

Info

Publication number
JPH0728663A
JPH0728663A JP5169445A JP16944593A JPH0728663A JP H0728663 A JPH0728663 A JP H0728663A JP 5169445 A JP5169445 A JP 5169445A JP 16944593 A JP16944593 A JP 16944593A JP H0728663 A JPH0728663 A JP H0728663A
Authority
JP
Japan
Prior art keywords
instruction
test
information
register
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5169445A
Other languages
English (en)
Inventor
Shinsuke Teranishi
信輔 寺西
Hiroshi Goto
寛 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5169445A priority Critical patent/JPH0728663A/ja
Publication of JPH0728663A publication Critical patent/JPH0728663A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 本発明は、情報処理装置の試験装置に関し、
正解データの収集処理や比較処理時にランダムデータを
アクセス・データ域やレジスタに書き込んで試験を繰り
返し、アクセス・データ域やレジスタのデータのランダ
ム性を確保し、試験精度の向上を図ると共に大規模な被
試験命令列に対する試験に対処可能にすることを目的と
する。 【構成】 被試験命令をランダムに配置した被試験命令
列を生成すると共に、この被試験命令列にチェック命令
を設定する命令生成制御部02と、被試験命令列中に設
定されたチェック命令の実行時に制御が渡り、収集モー
ドのときに正解情報(レジスタ情報および割込み情報)
を退避、あるいは比較モードのときに正解情報との比較
を行って正常/エラーを判定すると共に、被試験命令列
が使用するアクセス・データ域11にランダムなデータ
を設定するチェック・ポイント制御部12とを備えるよ
うに構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、被試験命令列を実行し
て情報処理装置の試験を行う試験装置に関するものであ
る。
【0002】近年の情報処理装置は、大型化と複雑な機
構を具備しているため、ランダムな命令組合せ試験にお
いて、効果的な試験が要求されている。このため、小規
模なランダム命令列の試験では、レジスタ・データと、
アクセス・データ域は飽和状態にならないが、大規模な
ランダム命令列の試験では飽和状態となるレジスタ・デ
ータと、アクセス・データ域を実行の途中でランダムな
状態に制御する必要がある。
【0003】
【従来の技術】従来の情報処理装置の試験装置は、図7
に示すような構成のもとで、ランダムな被試験命令列1
10を生成し、被試験命令の実行環境を変化させながら
試験していた。この際、実行結果の比較制御では、収集
モードか、比較モードかを判定し、実行結果情報として
チェック命令の実行点ではレジスタ情報と各種割込み情
報とを退避域117、121にそれぞれ設定し、実行環
境ごとの実行結果をそれぞれ比較することにより試験を
行っていた。以下図7の従来の構成および動作を簡単に
説明する。
【0004】図7において、初期設定部101は、試験
条件の初期設定を行うものである。命令生成制御部10
2は、ランダムな命令を生成し、試験ルーチン106の
被試験命令列110に順次設定するものである。
【0005】実行環境設定制御部103は、試験ルーチ
ン106が実行する実行環境を設定するものである。試
験ルーチン起動制御部104は、試験ルーチン106の
起動制御を行うものである。
【0006】モード変更制御部105は、試験ルーチン
106のモードを収集モードあるいは比較モードを任意
に変更し、実行させるものである。試験繰返し制御部1
24は、モード変更制御部105でモードを変更した状
態で、繰り返し実行させるものである。
【0007】試験ルーチン106は、被試験命令列11
0に従って実行し、チェックポイント(svc命令実行
点)でチェック・ポイント制御112による制御を行
い、比較して試験を行うものであり、初期設定107、
実行環境設定108、起動処理109、被試験命令列1
10、アクセス・データ域111、およびチェック・ポ
イント制御112から構成されるものである。以下図7
の構成の動作を簡単に説明する。
【0008】(1) 初期設定部101による初期設定
に対応して試験ルーチン106の初期設定107を行
い、命令生成制御部102によるランダムな命令の生成
に対応して被試験命令列110を順次設定し、実行環境
設定制御部103による試験ルーチン106が実行する
実行環境の設定に対応して実行環境設定108を行い、
試験ルーチン起動制御部104による試験ルーチン10
6の起動に対応して試験ルーチン106が試験を開始す
る。
【0009】(2) 起動された試験ルーチン106は
被試験命令列110を順次実行し、チェックポイント実
行時(svc命令実行時)に制御がチェック・ポイント
制御12に渡り、当該チェック・ポイント制御部112
が113から122のうちの該当する処理を行う。
【0010】(3) チェック・ポイント制御部112
のモード判定部113が収集モードか比較モードかを判
定する。収集モードあるいは比較モードの変更は、モー
ド変更制御部105が随時行う。
【0011】(3−1) 収集モードであった場合に
は、収集モード部114が実行結果のレジスタ情報11
5を退避域117のデータAに格納し、各種の割込み情
報116を退避域117のデータBに格納し、正解情報
とする。
【0012】(3−2) 比較モードであった場合に
は、比較モード部118が実行結果のレジスタ情報11
9を退避域121のデータCに格納し、各種の割込み情
報120を退避域121のデータDに格納し、比較対象
情報とする。そして、比較処理部122が退避域117
のデータAと、退避域121のデータCとを比較、およ
び退避域117のデータBと、退避域121のデータD
とを比較し、試験を行う。比較の結果、不一致となって
エラーの場合には、エラー制御部123がエラー情報を
出力する。
【0013】(4) 試験繰返し制御部124は、初期
設定部101に従い、命令生成制御部102で新しい被
試験命令列10を生成して設定し、試験を繰り返し、実
行する。
【0014】
【発明が解決しようとする課題】上述した従来の図7の
構成によるランダムな被試験命令列110を実行してそ
の実行結果を比較して試験を行う、結果情報のみを収集
・比較する試験装置では、大規模な被試験命令列を対象
とする場合には、レジスタ・データと、アクセス・デー
タ域がシフト命令やゼロの乗算命令などにより、徐々に
飽和(オール0)になる事態が発生してしまい、ランダ
ム性のデータによる試験が行えないという問題が発生し
た。
【0015】本発明は、これらの問題を解決するため、
正解データの収集処理や比較処理時にランダムデータを
アクセス・データ域やレジスタに書き込んで試験を繰り
返し、アクセス・データ域やレジスタのデータのランダ
ム性を確保し、試験精度の向上を図ると共に大規模な被
試験命令列に対する試験に対処可能にすることを目的と
している。
【0016】
【課題を解決するための手段】図1を参照して課題を解
決するための手段を説明する。図1において、命令生成
制御部02は、被試験命令をランダムに配置した被試験
命令列10を生成すると共に、この被試験命令列10に
チェック命令を設定するものである。
【0017】チェック・ポイント制御部12は、収集モ
ードのときに正解情報(レジスタ情報および割込み情
報)を退避、あるいは比較モードのときに正解情報との
比較を行って正常/エラーを判定したり、被試験命令列
10が使用するアクセス・データ域11にランダムなデ
ータを設定したり、アクセス・データ域11中の同一値
の割合が閾値よりも高いときにランダムなデータを設定
したり、レジスタ31にランダムなデータを設定した
り、レジスタ31中の同一値の割合が閾値よりも高いと
きにランダムなデータを設定したりするものである。
【0018】
【作用】本発明は、図1に示すように、命令生成制御部
02が被試験命令をランダムに配置した被試験命令列1
0を生成およびこの被試験命令列10にチェック命令を
設定し、この被試験命令列10中に設定されたチェック
命令の実行時に制御が渡ったチェック・ポイント制御部
12が収集モードのときに正解情報(レジスタ情報およ
び割込み情報)を退避、あるいは比較モードのときに正
解情報との比較を行って正常/エラーを判定したり、被
試験命令列10が使用するアクセス・データ域11にラ
ンダムなデータを設定し、試験を繰り返すようにしてい
る。
【0019】この際、被試験命令列10が使用するアク
セス・データ域11中の同一値の割合が閾値よりも高い
ときにランダムなデータを設定し、試験を繰り返すよう
にしている。
【0020】また、命令生成制御部02が被試験命令を
ランダムに配置した被試験命令列10を生成およびこの
被試験命令列10にチェック命令を設定し、この被試験
命令列10中に設定されたチェック命令の実行時に制御
が渡ったチェック・ポイント制御部12が収集モードの
ときに正解情報(レジスタ情報および割込み情報)を退
避、あるいは比較モードのときに正解情報との比較を行
って正常/エラーを判定したり、被試験命令列10が使
用するレジスタ31にランダムなデータを設定し、試験
を繰り返すようにしている。
【0021】この際、被試験命令列10が使用するレジ
スタ31中の同一値の割合が閾値よりも高いときにラン
ダムなデータを設定し、試験を繰り返すようにしてい
る。従って、正解データの収集処理や比較処理時にラン
ダムデータをアクセス・データ域11やレジスタ31に
書き込んで試験を繰り返すことにより、アクセス・デー
タ域11やレジスタ31のデータのランダム性を確保
し、試験精度の向上を図ると共に大規模な被試験命令列
に対する試験に対処することが可能となる。
【0022】
【実施例】次に、図1から図6を用いて本発明の実施例
の構成および動作を順次詳細に説明する。
【0023】図1は、本発明の1実施例構成図を示す。
図1において、初期設定部01は、メモリやレジスタを
クリアしたりなどの初期設定を行うものである。
【0024】ランダムデータ書込み部011は、被試験
命令列10が使用するアクセス・データ域11およびレ
ジスタ31に、ランダムデータを書き込むものである。
命令生成制御部02は、被試験命令をランダムに配置し
た被試験命令列10を生成したり、この生成した被試験
命令列10にチェック命令(svc命令)を設定したり
するものである。
【0025】実行環境設定制御部03は、被試験命令列
10が使用する実行環境(例えばキャッシュの使用の有
無など)を設定するものである。試験ルーチン起動制御
部04は、試験ルーチン06を起動するものである。
【0026】モード変更制御部05は、収集モードおよ
び比較モードを任意に変更するものである。収集モード
に設定した場合には、そのときのアクセス・データ域1
1およびレジスタ31のデータを正解値として保存す
る。比較モードに設定した場合には、そのときのアクセ
ス・データ域11およびレジスタ31のデータと、保存
した正解値と比較し、一致したときに正常、一致しない
ときにエラーと判定する。
【0027】試験繰返し制御部25は、試験を繰り返し
行うものである。試験ルーチン06は、ランダムな命令
列を設定した被試験命令列10による試験を実行するル
ーチンであって、初期設定07、実行環境設定08、起
動処理09、被試験命令列10、アクセス・データ域1
1、レジスタ31、およびチェック・ポイント制御12
などから構成されるものである。
【0028】初期設定07は、メモリやレジスタのクリ
アする。実行環境設定08は、キャッシュの有無などの
実行環境を設定する。起動処理09は、被試験命令列1
0などの実行を起動する。
【0029】被試験命令列10は、試験対象の命令列を
ランダムに設定およびチェック命令(svc命令)を設
定したものである。チェック命令(svc命令)の実行
により、制御がチェック・ポイント制御部12に渡る。
【0030】アクセス・データ域11は、被試験命令列
10がアクセスするデータ域である。レジスタ31は、
被試験命令列10が使用するレジスタである。
【0031】チェック・ポイント制御部12は、被試験
命令列10中のsvc命令を実行したときに制御が渡
り、起動されるものであって、図示のような制御を行う
ものである。
【0032】モード判定部13は、svc命令によって
制御がチェック・ポイント制御部12に渡ったときに、
モードが正解値を収集する収集モード、あるいは正解値
と比較する比較モードのいずれかを判定するものであ
る。
【0033】収集モード部14は、モード判定部13が
収集モードと判定したときに起動されるものであって、
被試験命令列10による実行結果のレジスタ情報15お
よび割込み情報16を正解値として取り出し、ポインタ
17でポイントされる位置にデータ1、データ2・・・
として保存するするものである。
【0034】ポインタ17は、正解値のレジスタ情報1
5および割込み情報16を保存するアドレスをポイント
するポインタである。このポインタ17がポイントする
アドレスに正解値のレジスタ情報15および割込み情報
16を順次保存する。
【0035】比較モード部19は、モード判定部13が
比較モードと判定したときに起動されるものであって、
被試験命令列10による実行結果のレジスタ情報20お
よび割込み情報21を比較値として取り出し、退避域2
2にデータA、データBとしてそれぞれ退避する。
【0036】比較処理部23は、正解値のデータ1、デ
ータ2・・・と、退避域22の比較対象のデータA、デ
ータBと比較し、一致したときに正常、不一致のときに
エラーと判定するものである。
【0037】エラー制御部24は、比較処理部23によ
って正解値と比較値とを比較し、不一致のときのエラー
結果を出力するものである。アクセス・データ再設定制
御部26は、被試験命令列10が使用するアクセス・デ
ータ域11やレジスタ31にランダムなデータを設定し
たり、アクセス・データ域11やレジスタ31中の同一
値の割合が閾値よりも高いときにランダムなデータを設
定したりするものである。
【0038】乱数発生回路27は、アクセス・データ域
11やレジスタ31に書き込むランダムなデータを発生
するものである。次に、図2のフローチャートに示す順
序に従い、図1の構成の動作を詳細に説明する。
【0039】図2において、S1は、初期設定する。例
えばメモリであるアクセス・データ域11やレジスタ3
1をクリアする。S2は、ランダムデータをアクセス・
データ域に書き込む。これは、図1のランダムデータ書
込み部011がランダムデータをアクセス・データ域1
1に書き込む。
【0040】S3は、被試験命令列の生成を行う。これ
は、図1の命令生成制御部02が試験対象の命令をラン
ダムに被試験命令列10に順次設定すると共にチェック
・ポイントにsvc命令を設定する。
【0041】S4は、実行環境設定する。例えばキャッ
シュの使用の有無を入力したり、逐次モードか被逐次モ
ードかを入力したりする。これは、図1の実行環境設定
制御部03が実行環境を設定する。
【0042】S5は、試験ルーチンを起動する。これ
は、図1の試験ルーチン起動制御部04が、試験ルーチ
ン06を起動する。S6は、初期設定する。これは、S
5で起動された試験ルーチン06が初期設定、例えば一
般レジスタの設定を行う。ここで、一般レジスタの設定
として、図示のように、 ・ベースレジスタ ・オフセットレジスタ にアクセス先のアドレスを設定したり、 ・演算用レジスタ にランダムデータを設定したりする。
【0043】S7は、実行環境設定する。これは、試験
ルーチン06が ・キャッシュの使用の有無を制御レジスタに設定 ・逐次モードか非逐次モードかを制御レジスタに設定 する。
【0044】S8は、起動する。これは、被試験命令列
10を先頭から実行開始する。S9は、チェック命令
(svc命令)か判別する。YESの場合には、S10
に進む。NOの場合には、命令を実行し、S9を繰り返
す。
【0045】S10は、S9のYESでチェック命令
(svc命令)であったので、収集処理あるいは比較処
理を行う(図3のS21以下の処理を行う)。そして、
比較結果がエラーであれば出力する。
【0046】S11は、ランダムデータをアクセス・デ
ータ域に書き込む。更にレジスタ31にも書き込む。S
12は、繰り返し指示ありか判別する。YESの場合に
は、S2に戻り、試験を繰り返す。一方、NOの場合に
は、終了する(END)。
【0047】以上によって、試験対象の命令をランダム
に被試験命令列10に順次設定すると共にチェック命令
(svc命令)を設定しておき、実行時に当該チェック
命令が実行されたときに収集処理あるいは比較処理を行
い、正解値を保存したり、正解値と比較してエラーのと
きにエラー出力したりする。そして、ランダムデータを
被試験命令列10が使用するアクセス・データ域11や
レジスタ31に書き込んだ後、S3以降を繰り返し、試
験を行う。これにより、試験を繰り返すときに、ランダ
ムデータを被試験命令列10が使用するアクセス・デー
タ域11やレジスタ31に設定した後、試験を繰り返す
ため、試験精度の向上を図ることが可能となると共に、
大規模な被試験命令列を対象とする試験にも対処するこ
とが可能となる。
【0048】図3は、本発明の収集処理/比較処理のフ
ローチャートを示す。これは、図2のS10の収集処理
あるいは比較処理の詳細な手順を示したものである。図
3において、S21は、チェック命令か判別する。YE
Sの場合には、S22に進む。NOの場合には、S21
を繰り返し行う。
【0049】S22は、モード判定する。これは、S2
1のYESでチェック命令(svc命令)の実行と判明
したので、制御の渡されたチェック・ポイント制御部1
2のモード判定部13がモードが収集モードか、比較モ
ードのいずれかを判別する。
【0050】S23は、S22で収集モードと判明した
ので、一般レジスタデータを保存する(正解値として保
存する)。これは、一般レジスタ(図1のレジスタ3
1)のデータを、ポインタ17がポイントする位置にデ
ータ1、データ2・・・として保存する。
【0051】S24は、制御レジスタのデータを保存す
る(制御レジスタの割込み情報を正解値として保存す
る)。これは、制御レジスタに設定されている割込み情
報を正解値として、ポインタ17がポイントする位置に
データ11、データ12・・・として保存する。
【0052】S25は、乱数発生する。S26は、アク
セス・データ域に再設定する。これは、被試験命令列1
0が使用するアクセス・データ域11に、S25で発生
した乱数を再設定する。これにより、チェック命令実行
時にアクセス・データ域11内がシフト命令や加算命令
によって同一値になったとしてもランダムなデータが再
設定され、試験精度を向上させることができる。
【0053】S27は、チェック命令の次の命令に戻
り、被試験命令列10の実行を再開する。そして、図2
の(B)に戻る。S28は、S22で比較モードと判明
したとき、レジスタ情報の比較を行う。これは、以前の
S23で保存した正解値と、今回のレジスタ情報とを比
較(正解値と現レジスタ情報を比較)する。
【0054】S29は、割込み情報の比較を行う。これ
は、以前のS24で保存した割込み情報の正解値と、今
回の割込み情報とを比較(正解値と現割込み情報を比
較)する。
【0055】S30は、エラーか判別する。YESの場
合には、S31でエラー結果出力し(レジスタの値が違
うので、エラー結果を出力し)、終了する(END)。
一方、NOの場合には、S25で乱数を発生し、S26
でアクセス・データ域11にランダムデータを再設定
し、S27でチェック命令の次の命令に戻る。
【0056】以上によって、被試験命令列10の実行時
にチェック命令(svc命令)を実行して制御がチェッ
ク・ポイント制御部12に渡ったときに、当該チェック
・ポイント制御部12のモード判定部13がモード判定
を行い、収集モードと判明したときにレジスタ情報およ
び割込み情報を正解値として保存し、一方、比較モード
と判明したときに正解値とレジスタ情報および割込み情
報とを比較し、エラーのときにエラー出力し、正常のと
きにランダムデータをアクセス・データ域11(更にレ
ジスタ31)に設定し、チェック命令(svc命令)の
次の命令に戻ることを繰り返し、試験を行う。これらに
より、チェック命令の実行毎に収集モードで正解値を収
集あるいは比較モードで比較してエラーチェックした
後、ランダムデータをアクセス・データ域11(更にレ
ジスタ31)に設定し、試験精度を向上させることが可
能となる。
【0057】図4は、本発明の他の動作説明フローチャ
ート(その1)を示す。これは、図3の(A)に続く処
理であって、ランダムデータを一般レジスタ(レジスタ
31)に再設定するときの手順を示したものである。
【0058】図4において、S41は、乱数を発生す
る。S42は、一般レジスタに再設定する。これは、S
41で発生したランダムデータを一般レジスタ(レジス
タ情報、レジスタ31)に再設定し、加算命令やシフト
命令などによる同一の値(例えば0)になってしまい、
試験精度が低下するのを防止する。
【0059】S43は、チェック命令の次の命令に戻
る。以上によって、被試験命令列10の実行時にチェッ
ク命令(svc命令)を実行して制御がチェック・ポイ
ント制御部12に渡ったときに、図3のS21からS2
4、あるいはS28からS31の処理によって、収集処
理あるいは比較処理を行った後、ランダムデータを一般
レジスタ(レジスタ情報、レジスタ31)に再設定した
後、チェック命令(svc命令)の次の命令に戻ること
を繰り返し、試験を行う。これらにより、ランダムデー
タを一般レジスタ(レジスタ31)に設定し、試験精度
を向上させることが可能となる。
【0060】図5は、本発明の他の動作説明フローチャ
ート(その2)を示す。これは、図3の(A)に続く処
理であって、アクセス・データ域11にデータの0が多
いとき(同一値の割合が閾値以上のとき)にランダムデ
ータを再設定するときの手順を示したものである。
【0061】図5において、S51は、アクセス・デー
タ域11のデータの0が多いか判別する。これは、被試
験命令列10が使用するアクセス・データ域11中のデ
ータの0の割合が多いとき(例えば半分以上のとき)、
YESとなり、S52に進む。一方、NOの場合には、
S54に進む。
【0062】S52は、乱数を発生する。S53は、ア
クセス・データ域に再設定する。これは、S41で発生
したランダムデータをアクセス・データ域11に再設定
し、加算命令やシフト命令などによる同一の値(例えば
0)になってしまい、試験精度が低下するのを防止す
る。
【0063】S54は、チェック命令の次の命令に戻
る。以上によって、被試験命令列10の実行時にチェッ
ク命令(svc命令)を実行して制御がチェック・ポイ
ント制御部12に渡ったときに、図3のS21からS2
4、あるいはS28からS31の処理によって、収集処
理あるいは比較処理を行った後、ランダムデータをアク
セス・データ域11に再設定した後、チェック命令(s
vc命令)の次の命令に戻ることを繰り返し、試験を行
う。これらにより、ランダムデータをアクセス・データ
域11に再設定し、試験精度を向上させることが可能と
なる。
【0064】図6は、本発明の他の動作説明フローチャ
ート(その3)を示す。これは、図3の(A)に続く処
理であって、レジスタ31にデータの0が多いとき(同
一値の割合が閾値以上のとき)にランダムデータを再設
定するときの手順を示したものである。
【0065】図6において、S61は、レジスタ31の
データの0が多いか判別する。これは、被試験命令列1
0が使用するレジスタ31中のデータの0の割合が多い
とき(例えば半分以上のとき)、YESとなり、S62
に進む。一方、NOの場合には、S64に進む。
【0066】S62は、乱数を発生する。S63は、一
般レジスタ(レジスタ31)に再設定する。これは、S
62で発生したランダムデータを一般レジスタ(レジス
タ31)に再設定し、加算命令やシフト命令などによる
同一の値(例えば0)になってしまい、試験精度が低下
するのを防止する。
【0067】S64は、チェック命令の次の命令に戻
る。以上によって、被試験命令列10の実行時にチェッ
ク命令(svc命令)を実行して制御がチェック・ポイ
ント制御部12に渡ったときに、図3のS21からS2
4、あるいはS28からS31の処理によって、収集処
理あるいは比較処理を行った後、ランダムデータをレジ
スタ31に再設定した後、チェック命令(svc命令)
の次の命令に戻ることを繰り返し、試験を行う。これら
により、ランダムデータをレジスタ31に再設定し、試
験精度を向上させることが可能となる。
【0068】
【発明の効果】以上説明したように、本発明によれば、
正解データの収集処理や比較処理時にランダムデータを
アクセス・データ域11やレジスタ31に書き込んで試
験を繰り返す構成を採用しているため、アクセス・デー
タ域11やレジスタ31のデータのランダム性を確保
し、試験精度の向上を図ることができると共に大規模な
被試験命令列10に対する試験に対処することができ
る。
【図面の簡単な説明】
【図1】本発明の1実施例構成図である。
【図2】本発明の動作説明フローチャートである。
【図3】本発明の収集処理/比較処理のフローチャート
である。
【図4】本発明の他の動作説明フローチャート(その
1)である。
【図5】本発明の他の動作説明フローチャート(その
2)である。
【図6】本発明の他の動作説明フローチャート(その
3)である。
【図7】従来技術の説明図である。
【符号の説明】 01:初期設定部 011:ランダムデータ書込み部 02:命令生成制御部 03:実行環境設定制御部 04:試験ルーチン起動制御部 05:モード変更制御部 25:試験繰返し制御部 06:試験ルーチン 10:被試験命令列 11:アクセス・データ域 12:チェック・ポイント制御部 13:モード判定部 14:収集モード部 15、20:レジスタ情報 16、21:割込み情報 19:比較モード部 22:退避域 23:比較処理部 26:アクセス・データ再設定制御部 27:乱数発生回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】被試験命令をランダムに配置した被試験命
    令列(10)を生成すると共に、この被試験命令列(1
    0)にチェック命令を設定する命令生成制御部(02)
    と、 この被試験命令列(10)中に設定されたチェック命令
    の実行時に制御が渡り、収集モードのときに正解情報
    (レジスタ情報および割込み情報)を退避、あるいは比
    較モードのときに正解情報との比較を行って正常/エラ
    ーを判定すると共に、被試験命令列(10)が使用する
    アクセス・データ域(11)にランダムなデータを設定
    するチェック・ポイント制御部(12)とを備えたこと
    を特徴とする情報処理装置の試験装置。
  2. 【請求項2】被試験命令をランダムに配置した被試験命
    令列(10)を生成すると共に、この被試験命令列(1
    0)にチェック命令を設定する命令生成制御部(02)
    と、 この被試験命令列(10)中に設定されたチェック命令
    の実行時に制御が渡り、収集モードのときに正解情報
    (レジスタ情報および割込み情報)を退避、あるいは比
    較モードのときに正解情報との比較を行って正常/エラ
    ーを判定すると共に、被試験命令列(10)が使用する
    アクセス・データ域(11)中の同一値の割合が閾値よ
    りも高いときにランダムなデータを設定するチェック・
    ポイント制御部(12)とを備えたことを特徴とする情
    報処理装置の試験装置。
  3. 【請求項3】被試験命令をランダムに配置した被試験命
    令列(10)を生成すると共に、この被試験命令列(1
    0)にチェック命令を設定する命令生成制御部(02)
    と、 この被試験命令列(10)中に設定されたチェック命令
    の実行時に制御が渡り、収集モードのときに正解情報
    (レジスタ情報および割込み情報)を退避、あるいは比
    較モードのときに正解情報との比較を行って正常/エラ
    ーを判定すると共に、被試験命令列(10)が使用する
    レジスタ(31)にランダムなデータを設定するチェッ
    ク・ポイント制御部(12)とを備えたことを特徴とす
    る情報処理装置の試験装置。
  4. 【請求項4】被試験命令をランダムに配置した被試験命
    令列(10)を生成すると共に、この被試験命令列(1
    0)にチェック命令を設定する命令生成制御部(02)
    と、 この被試験命令列(10)中に設定されたチェック命令
    の実行時に制御が渡り、収集モードのときに正解情報
    (レジスタ情報および割込み情報)を退避、あるいは比
    較モードのときに正解情報との比較を行って正常/エラ
    ーを判定すると共に、被試験命令列(10)が使用する
    レジスタ(31)中の同一値の割合が閾値よりも高いと
    きにランダムなデータを設定するチェック・ポイント制
    御部(12)とを備えたことを特徴とする情報処理装置
    の試験装置。
JP5169445A 1993-07-09 1993-07-09 情報処理装置の試験装置 Withdrawn JPH0728663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5169445A JPH0728663A (ja) 1993-07-09 1993-07-09 情報処理装置の試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5169445A JPH0728663A (ja) 1993-07-09 1993-07-09 情報処理装置の試験装置

Publications (1)

Publication Number Publication Date
JPH0728663A true JPH0728663A (ja) 1995-01-31

Family

ID=15886739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5169445A Withdrawn JPH0728663A (ja) 1993-07-09 1993-07-09 情報処理装置の試験装置

Country Status (1)

Country Link
JP (1) JPH0728663A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181370A (ja) * 2008-01-31 2009-08-13 Fujitsu Ltd コンピュータ試験方法,プログラムおよび情報処理装置
JP2018077835A (ja) * 2016-10-07 2018-05-17 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag システムオンチップの完全性検証の方法及びシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181370A (ja) * 2008-01-31 2009-08-13 Fujitsu Ltd コンピュータ試験方法,プログラムおよび情報処理装置
JP2018077835A (ja) * 2016-10-07 2018-05-17 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag システムオンチップの完全性検証の方法及びシステム
US10198332B2 (en) 2016-10-07 2019-02-05 Infineon Technologies Ag System on chip integrity verification method and system

Similar Documents

Publication Publication Date Title
JP3277900B2 (ja) プログラム検査方法、プログラム検査装置及び、検査プログラムを記憶したコンピュータ読み取り可能な記憶媒体
US4984239A (en) Automatic verification system for maintenance/diagnosis facility in computer system
JPS61202255A (ja) ランダムアクセスメモリの迅速な機能試験方法及び装置
KR20030059339A (ko) 단일 스텝 처리 방법 및 장치
WO1998020498A1 (en) Defect analysis memory for memory tester
CN115470125B (zh) 基于日志文件的调试方法、设备以及存储介质
JPH0728663A (ja) 情報処理装置の試験装置
US6014033A (en) Method of identifying the point at which an integrated circuit fails a functional test
US5533195A (en) Testing tool for diagnosing defective computer system devices
JP2001014893A (ja) パターン発生器及び電気部品試験装置
WO2023238311A1 (ja) 検証システム及び検証方法
CN114186396A (zh) 芯片的仿真测试方法、装置、设备及系统
JPH04339399A (ja) メモリテスタの救済アドレス解析回路
KR900014900A (ko) 해석된 검사 언어의 수행 속도를 최적화시키는 방법
JP2001051864A (ja) データ処理装置の試験実行方式
JP2005031860A (ja) テストケース生成装置
JP3529401B2 (ja) 集積回路
JPH0566957A (ja) 情報処理装置の試験方式
KR20020079162A (ko) 하드웨어에 기반한 소프트웨어 디버깅 장치
WO2005008263A1 (ja) パターン発生器、及び試験装置
Vedeshenkov A route-oriented self-diagnosis method for digital systems
JPH04102931A (ja) 情報処理装置の試験方式
JP2933028B2 (ja) 半導体集積回路検査装置
CN120216337A (zh) 一种调试进度和环境的还原方法及系统
JPH0668731B2 (ja) データ処理装置の試験方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003