JPH0728701A - 計算機システム - Google Patents

Abstract

(57)【要約】 【構成】主記憶装置１４上の第一の領域のデータを主記
憶装置１４の第二の領域に転送する場合、読み込み命令
１１１により、主記憶装置１４上の第一の領域のデータ
をキャッシュメモリ１３に転送し、転送されたキャッシ
ュメモリ１３上の領域のアドレスをデータブロックレジ
スタ１２にセットする。次に、書き込み命令１１２によ
り、データブロックレジスタ１２が指すキャッシュメモ
リ１３上の領域のデータを主記憶装置上の第二の領域に
転送する。 【効果】従来使用していたキャッシュメモリ上のデータ
ブロックを必要としないため、キャッシュミス発生回数
の上限を転送元データをキャッシュメモリ上に転送する
回数に抑えることができ、この結果、データ転送処理を
高速に実行できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はキャッシュメモリを有す
る計算機システムに関する。

【０００２】

【従来の技術】最近の電子計算機に用いられる中央演算
処理装置（以下、ＣＰＵ）は、アーキテクチャの改良、
ＶＬＳＩ化等の集積及び実装技術によって、ますます高
性能化，高速度化の傾向にある。また、このような電子
計算機に用いられる主記憶装置においても同様であり、
さらに、使用される記憶素子の集積技術により大容量化
の傾向にある。

【０００３】しかし、ＣＰＵの動作速度は主記憶装置の
それと比べると数倍も速く、両者の間には性能上大きな
ギャップが存在している。そのため、ＣＰＵと主記憶装
置を直接接続すると、システム全体の性能が低下するこ
とが知られている。

【０００４】そこで、一般的には、ＣＰＵと主記憶装置
の間に、主記憶装置よりも高速アクセス可能なキャッシ
ュメモリを配置し、ＣＰＵと主記憶装置の動作速度のギ
ャップを補う工夫がなされている。

【０００５】図２は従来の計算機システムの構成を示す
ブロック図である。図２において、キャッシュメモリ１
２は、主記憶装置１４上のデータの一部を一時的に保持
するようにしたもので、保持したデータの主記憶装置１
４上のアドレスを記録するアドレスタグ装置１３３を有
している。キャッシュメモリ１２にＣＰＵ１１からのデ
ータアクセス要求があると、データブロック決定装置１
３１は、要求されたデータのアドレスから要求データを
含む領域（以下、データブロック）のデータを保持する
データ記憶装置１３４上の領域（データブロック）を決
定する。アドレス判定装置１３２は、データブロック決
定装置により求められたデータブロックに現在保持さ
れ、アドレスタグ装置１３３に記録されているデータの
アドレスタグを、要求されたデータアドレスと比較し、
要求されたデータがデータ記憶装置１３４上にあるかど
うかを判定する。

【０００６】要求されたデータがデータ記憶装置１３４
上にある場合（キャッシュヒット）、ＣＰＵ１１はデー
タ記憶装置１３４上のデータを高速にアクセスできる。
要求されたデータがデータ記憶装置１３４上にない場合
（キャッシュミス）は、データ転送装置１３５が主記憶
装置１４から要求データ含むデータブロックをデータブ
ロック決定装置１３１で求められたデータブロックに転
送し（ムーブイン）、そのデータブロックに転送された
データの主記憶装置１４上のアドレスをアドレスタグ装
置１３３上に記憶し、その後ＣＰＵ２１がデータ記憶装
置１３４上に記憶された要求データをアクセスする。

【０００７】図４はＣＰＵからのデータアクセス要求が
あったときの基本的なデータアクセス処理フローを示し
ている。ＣＰＵからのアクセス要求がデータ読み込みの
場合、まず、データブロック決定装置１３１がアクセス
アドレスからデータ記憶装置１３４上の使用すべきデー
タブロックを決定する（ステップ３０１）。次に、対象
データブロックに保持されているデータが、ＣＰＵ２１
が要求したデータを含むデータであるかを、アドレスタ
グ記憶装置１３３に記憶されているアドレスタグとＣＰ
Ｕの要求アドレスから判定する（ステップ３０２）。要
求データが対象データブロック上に存在していないと
き、対象データブロックに何らかのデータがあるか判定
し（ステップ３０３）、対象データブロック上に要求さ
れたデータでないデータがある場合、そのデータを主記
憶装置上に書き戻す必要があるかチェックし（ステップ
３０４）、書き戻す必要があれば、主記憶装置上に書き
戻す（ムーブアウト）。次に主記憶装置から要求された
データを含むデータブロックをデータ記憶装置１３４上
の対象データブロックにムーブインする。次に、ムーブ
インしたデータの主記憶装置上のアドレスをアドレスタ
グ記憶装置に記憶する。ＣＰＵはデータ記憶装置上に保
持されたデータを読み込む（ステップ４０１）。また、
ＣＰＵからのアクセス要求がデータ書き込み要求である
場合も同様であり、ＣＰＵはデータ記憶装置上に保持さ
れたデータに対して書き込みを行う（ステップ６０
２）。

【０００８】このように、ＣＰＵは高速アクセスができ
るキャッシュメモリにアクセスし、アクセスされるデー
タがキャッシュメモリ上に存在しているときには高速に
データアクセスができる。

【０００９】また、データを書き込む際に、キャッシュ
メモリ上のデータブロックに含まれるデータを全て書き
替える場合には、キャッシュメモリ上のデータブロック
に書き込み先データを転送することなしに、直接対象デ
ータブロックに書き込みを行い、アドレスタグを更新す
る方法も提案されている。

【００１０】なお、データ書き込み方法として、キャッ
シュメモリ上のデータブロックを入れ替えるときに主記
憶装置上にデータを書き戻すスワップ方式について述べ
たが、他の方式としてキャッシュメモリ上のデータブロ
ックに書き込むと同時に主記憶装置上のデータにも書き
込みを行うストアスルー方式がある。ストアスルー方式
では、キャッシュメモリ上のデータを追い出すときに、
主記憶装置へのデータの書き込みが不要であるため、図
４における処理３０３，３０４，３０５は不要である。

【００１１】

【発明が解決しようとする課題】上記のようなキャッシ
ュメモリを用いることで、キャッシュヒット時には、Ｃ
ＰＵは高速にデータにアクセスすることができ、プログ
ラムを高速に実行可能となる。しかし、キャッシュミス
時には主記憶装置からキャッシュメモリ上にデータを転
送する必要があり、プログラムの実行に時間がかかる。

【００１２】そのため、上記のようなキャッシュメモリ
を有する計算機システムにおいて、主記憶装置上の第一
の領域にあるデータを主記憶装置上の第二の領域に転送
するデータ転送処理を行う場合、以下のような問題点が
ある。

【００１３】（１）データ転送処理では、転送元データ
がキャッシュメモリ上にない場合、キャッシュメモリ上
にムーブインし、次に、転送先領域のデータがキャッシ
ュメモリ上にない場合、転送先である領域のデータをキ
ャッシュメモリ上にムーブインし、その後、キャッシュ
メモリ上の転送元データを、キャッシュメモリ上の転送
先領域に転送する。このように、転送元アドレスのデー
タと転送先アドレスのデータをキャッシュメモリ上に一
時的に保持する必要があり、転送するデータ量が大きい
ほどキャッシュミスを起こしやすい。そのため、データ
転送処理に時間がかかる。

【００１４】（２）プログラムがアクセスするアドレス
によっては主記憶装置上の転送元領域と転送先領域がキ
ャッシュメモリ上の同じデータブロックを使用する場合
が生じ、この場合、転送元データをムーブインした後、
転送先アドレスのデータをムーブインする際に、必ず、
キャッシュミスが発生する。さらに、データを転送する
単位がキャッシュメモリ上のデータブロックより小さい
場合、プログラムのアクセスパターンによって、転送元
データを読み込む時、転送先領域に書き込む時にキャッ
シュミスが発生し、一つのデータブロックを処理中に複
数のキャッシュミスが発生する。そのため、このような
同一のデータブロックを使用する場合のデータ転送は、
異なるデータブロックを用いる場合より、時間がかかる
ことがある。

【００１５】これら問題点を解決するために、プログラ
ムが、キャッシュメモリ上の、どのデータブロックを、
どのような順序でアクセスするかを、完全に把握し、プ
ログラム開発時に考慮することは困難である。

【００１６】本発明の目的は、上述の如き従来技術にお
ける問題点を解消し、高速なデータ転送を可能とする計
算機システムを提供することにある。

【００１７】

【課題を解決するための手段】本発明は、上記目的を達
成するため、キャッシュメモリを有する計算機システム
において、主記憶装置上の指定された領域のデータを前
記キャッシュメモリへ転送し、転送された前記キャッシ
ュメモリ上の領域のアドレスを返す手段と、前記キャッ
シュメモリ上の指定された領域のデータを前記主記憶装
置の指定された領域に転送する手段を設ける。

【００１８】

【作用】本発明の計算機システムにおいて、主記憶装置
上の第一の領域から第二の領域にデータを転送する際、
まず、主記憶装置上の第一の領域のデータがキャッシュ
メモリ上に存在するか（キャッシュヒットか）どうかを
調べる。

【００１９】次に、キャッシュヒットでない（キャッシ
ュミス）とき、第一の領域のデータが転送されるキャッ
シュメモリ上の領域に、いま、存在するデータを主記憶
装置上に書き戻す必要があるかどうか調べる。

【００２０】次に、キャッシュメモリ上に存在するデー
タを主記憶装置上に書き戻す必要があるなら、そのデー
タを主記憶装置上に書き戻す。

【００２１】次に、主記憶装置上の第一の領域のデータ
を、前述した主記憶装置上の指定された領域のデータを
キャッシュメモリへ転送し、転送されたキャッシュメモ
リ上の領域のアドレスを返す手段により、キャッシュメ
モリ上に転送し、キャッシュメモリ上の転送された領域
を記憶する。

【００２２】次に、前述したキャッシュメモリ上の指定
された領域のデータを主記憶装置の指定された領域に転
送する手段により、上記処理で記憶したキャッシュメモ
リ上の領域のデータを主記憶装置上の第二の領域に転送
する。

【００２３】このように、本発明の計算機システムによ
れば、主記憶装置上の第一の領域のデータを主記憶装置
上の第二の領域に転送するデータ転送処理を、主記憶装
置上の転送元領域を一時的に保持するキャッシュメモリ
上の領域だけを用いることで実現できる。この結果、従
来の問題点を解消し、高速なデータ転送が実現できる。

【００２４】

【実施例】図１は、同実施例のシステム構成を示したブ
ロック図である。図１において、１１はＣＰＵ、１２は
データ記憶装置１３２のデータブロックのアドレスを有
するデータブロックレジスタ、１４は主記憶装置、１３
１はＣＰＵ１１から要求されたデータアドレスから要求
データが保持されるデータブロックを決定するデータブ
ロック決定装置、１３４は主記憶装置１４のデータを一
時的に保持するデータ記憶装置、１３３はデータ記憶装
置１３４が保持したデータの主記憶装置１４上のアドレ
スを記憶するアドレスタグ記憶装置、１３５はデータ記
憶装置１３４と主記憶装置１４の間のデータ転送を行う
データ転送装置、１３２は、ＣＰＵから要求されたデー
タアドレスと、このデータアドレスからデータブロック
決定装置１３１が決定したデータ記憶装置１３４上のデ
ータブロックに記憶されているデータの主記憶装置上の
アドレスを比較し、キャッシュヒット／ミスを判定する
アドレス判定装置、１３は、データブロック決定装置１
３１とアドレス判定装置１３２とアドレスタグ記憶装置
１３３とデータ記憶装置１３４とデータ転送装置１３５
を有するキャッシュメモリ、１１１は後述する読み込み
命令、１１２は後述する書き込み命令を示している。

【００２５】ＣＰＵ１１は、データブロック決定装置１
３１にアクセス要求をだし、アドレス判定装置１３１の
結果によりキャッシュヒットである場合に、データ記憶
装置１３４のデータをアクセスし、キャッシュミスの場
合はデータ記憶装置上に要求データが転送されるまで停
止し、要求データがデータ記憶装置１３４上に転送され
てからデータ記憶装置１３４上の転送されたデータをア
クセスするようになっている。

【００２６】主記憶装置１４は、プログラムが使用する
データ及びそのプログラム自体が格納されている。さら
に、主記憶装置はキャッシュメモリ上のデータ記憶装置
の管理単位であるデータブロックと同じ大きさのブロッ
クに分けられており、主記憶装置とキャッシュメモリの
間のデータの転送はこの単位で実行されるようになって
いる。

【００２７】読み込み命令１１１では、読み込むデータ
ブロックに含まれるデータのアドレスを指定するように
なっている。読み込み命令が発行されると、読み込み命
令で指定されたアドレス（ＣＰＵが要求するアドレス）
のデータを含む主記憶装置のデータブロックをデータ記
憶装置１３４に転送し、データを保持したデータ記憶装
置１３４上のデータブロックのアドレスをデータブロッ
クレジスタ１２にセットするようになっている。

【００２８】書き込み命令１１２では、主記憶装置上の
アドレスを指定するようになっている。データブロック
レジスタが指すデータブロックのデータをＣＰＵが要求
した主記憶装置１４上のアドレスに書き込み、ＣＰＵが
要求したアドレスの古いデータがデータ記憶装置１３４
に残っている場合に、そのデータを無効にするようにな
っている。

【００２９】データブロックレジスタ１２は、読み込み
命令１１１によって、データを転送されたデータ記憶装
置１３４上のデータブロックのアドレスがセットされる
ようになっている。

【００３０】データブロック決定装置１３１は、ＣＰＵ
が要求したデータアドレスから処理対象となるデータを
含むデータブロックが転送されるデータ記憶装置１３４
上のデータブロックを求めるようになっている。

【００３１】アドレス判定装置１３２は、ＣＰＵからの
アクセス要求アドレスと、この要求アドレスからデータ
ブロック決定装置１３１で求められるデータブロックの
データの主記憶装置１４上のアドレスを比較し、キャッ
シュヒット／ミスを判定するようになっている。

【００３２】アドレスタグ記憶装置１３３は、データ記
憶装置１３４に保持しているデータの主記憶装置１４上
のアドレスをタグデータとして記憶するようになってお
り、ＣＰＵがアクセス要求をだすと、要求アドレスから
データブロック決定装置が決定したデータブロックのデ
ータの主記憶装置上のアドレスをアドレス判定装置に渡
すようになっている。また、対応するデータブロックの
有効／無効を示す無効フラグとデータブロックのデータ
が書き換えられたことを示すダーティフラグをデータ記
憶装置上のデータブロックごとに持っている。無効フラ
グは対応するデータブロックにデータが何もない時と対
応するデータブロックが無効化された時にセットされ、
対応するデータブロックにデータが転送されたときにオ
フされるようになっている。また、ダーティフラグは対
応するデータブロックのデータが書き換えられた時にセ
ットされ、データブロックのデータが新たに転送された
ときにはオフされるようになっている。

【００３３】データ記憶装置１３４は、データ転送主記
憶装置１４上のデータを一時的に保持するようになって
おり、保持したデータの主記憶装置上のアドレスはアド
レスタグ記憶装置にタグデータとして記憶されるように
なっている。

【００３４】データ転送装置１３５は、アドレス判定装
置でキャッシュミスと判定された場合に、現在データ記
憶装置上のデータブロックに保持されているデータを主
記憶装置上に書き戻す必要があるなら、そのデータを書
き戻し、次に、ＣＰＵが要求したアドレスのデータを含
むデータブロックをデータ記憶装置上のデータブロック
に転送する。さらに、書き込み命令１１２が発行された
場合にはデータブロックレジスタが指すデータブロック
を内容を指定された主記憶装置上のアドレスに書き戻す
ようにもなっている。なお、データ転送の単位はデータ
記憶装置上のデータブロックの大きさである。

【００３５】図３は、読み込み命令１１１と書き込み命
令１１２の動作を示すフローチャートである。以下、図
３に基づいて、本実施例の読み込み命令１１１と書き込
み命令１１２の動作を説明する。

【００３６】読み込む命令１１１が発行されると、以下
のように要求されたアドレスのデータブロックがデータ
記憶装置に転送されるようになっている。。

【００３７】＜ステップ３０１＞まず、読み込み命令で
指定されるアドレスから、データブロック決定装置によ
り、転送先となるデータ記憶装置上のデータブロックを
求める。

【００３８】＜ステップ３０２＞次に、当該データブロ
ックのデータが読み込み命令で指定されたデータである
かどうかを、アドレスタグ記憶装置に記憶されているタ
グデータと読み込み命令で指定されたアドレスをアドレ
ス判定装置が比較し、キャッシュヒット／ミスを判定す
る。キャッシュヒットの場合、ステップ３０８の処理
に、キャッシュミスの場合、ステップ３０３の処理に進
む。

【００３９】＜ステップ３０３＞次に、当該データブロ
ックに、読み込み命令で指定されたアドレスのデータを
含むデータブロック以外のデータが記憶されているかど
うかをアドレスタグ記憶装置のタグデータから判定し、
他のデータが存在する場合、ステップ３０４に、他のデ
ータが存在しない場合ステップ３０６に進む。

【００４０】＜ステップ３０４＞次に、当該データブロ
ックのデータを主記憶装置に書き戻す必要があるかどう
か判定する。その結果、書き戻す必要があれば、＜ステ
ップ３０５＞に、書き戻す必要がない場合、ステップ３
０６に進む。当ステップは、本実施例のデータ書き込み
方式がストアスルー方式である場合は不要である。

【００４１】＜ステップ３０５＞次に、データ転送装置
が当該データブロックのデータを主記憶装置に書き戻
す。当ステップはステップ３０４と同様にストアスルー
方式の場合には不要である。

【００４２】＜ステップ３０６＞次に、データ転送装置
が、読み込み命令で指定されたアドレスのデータを含む
主記憶装置上のデータブロックを、データブロック決定
装置が決定したデータ記憶装置上のデータブロックに転
送する。

【００４３】＜ステップ３０７＞次に、ステップ３０６
において転送されたデータブロックの主記憶装置上のア
ドレスをアドレスタグ記憶装置のタグデータとして記憶
する。さらに、無効フラブをクリアし、ダーティフラグ
をクリアする。

【００４４】＜ステップ３０８＞次に、ステップ３０６
において転送されたデータブロックのデータ記憶装置上
のアドレスをデータブロックレジスタにセットする。

【００４５】また、書き込み命令１１２が発行される
と、以下のように要求されたアドレスのデータブロック
が主記憶装置に転送されるようになっている。。

【００４６】＜ステップ３０９＞まず、書き込み命令に
おいて指定された主記憶装置上のアドレスに、データブ
ロックレジスタが指すデータ記憶装置上のデータブロッ
クのデータをデータ転送装置が転送する。

【００４７】＜ステップ３１０＞次に、転送先の主記憶
装置上のデータブロックがデータ記憶装置上に存在して
いるかを判定する。存在しない場合、何もせず、書き込
み命令１１２の処理は終了する。存在する場合、次のス
テップ３１１に進む。

【００４８】＜ステップ３１１＞次に、該当するデータ
ブロックを無効にするために、アドレスタグ記憶装置上
の該当データブロックの無効フラグをセットする。

【００４９】次に、このように構成した実施例における
データ転送処理の動作を説明する。

【００５０】主記憶装置上のデータブロックＡのデータ
を、データブロックＢに転送する場合、プログラムで
は、読み込み命令１１１(以下、bload）と書き込み命令
１１２（以下、bwrite）を使用し、 bload ａ bwrite ｂ と記述する（ａはデータブロックＡのアドレス、ｂはデ
ータブロックＢのアドレス）。

【００５１】bload が発行されると、データブロック決
定装置１３１により、データ記憶装置１３４上のデータ
ブロックＡのデータを記憶するデータブロックＡ′が決
定され、データブロックＡ′にデータブロックＡのデー
タが既に転送されているかを、アドレスタグ記憶装置１
３３のデータブロックＡ′に対応するタグデータとアド
レスａを比較することでアドレス判定装置１３２が判定
する。

【００５２】キャッシュヒットであればデータブロック
レジスタ１２にデータブロックＡ′のアドレスをセット
する。一方、キャッシュミスと判定され、データブロッ
クＡ′のデータを主記憶装置上に書き戻す必要があれ
ば、データ転送装置１３５により、主記憶装置上にデー
タを書き戻す。そして、データブロックＡ′にデータブ
ロックＡのデータをデータ転送装置１３５により転送
し、データブロックＡ′に対応するアドレスタグ記憶装
置に転送したデータの主記憶装置上のアドレスをセット
する。そして、データブロックレジスタ１２にデータブ
ロックＡ′のアドレスをセットする。

【００５３】bloadの実行後、bwrite が発行されると、
データブロックレジスタがデータブロックＡ′を指して
おり、このデータブロックＡ′のデータをデータ転送装
置１３５が主記憶装置１４上のデータブロックＢに転送
する。そして、転送先アドレスｂが使用するデータ記憶
装置１３４上のデータブロックＢ′をデータブロック決
定装置１３１によって求め、データブロックＢ′にデー
タブロックＢの古いデータが存在するかどうかを判定
し、存在するならば、データブロックＢ′のデータを無
効化する。無効化は、データブロックＢ′に対応するア
ドレスタグ記憶装置１３３上の無効フラグをセットする
ことでなされる。

【００５４】このように、データブロックＡからデータ
ブロックＢへのデータの転送はbload，bwrite を発行す
ることで実現できる。この転送処理中にキャッシュミス
が発生するのは、bload を発行し、データブロックＡの
データ（転送元データ）をデータ記憶装置１３４上のデ
ータブロックに転送するときだけである。

【００５５】また、上記では、主記憶装置１４上の一つ
のデータブロックのデータを主記憶装置上の他のデータ
ブロックに転送するデータ転送処理を説明したが、主記
憶装置１４上の連続した複数のデータブロックのデータ
を連続した複数のデータブロックに転送するデータ転送
処理についても、上記に示した方法を転送するデータブ
ロック数だけ繰り返して行うことで実現できる。さら
に、主記憶装置１４上の転送元データブロックから主記
憶装置１４上の複数のデータブロックにデータを転送す
るデータ転送処理についても、書き込み命令１１２を繰
り返し発行することで実現できる。これらのデータ転送
処理において発生するキャッシュミス回数の上限は、転
送元のデータブロックのデータをキャッシュメモリ上に
転送する回数に等しい。

【００５６】なお、本発明は、上記実施例にのみ限定さ
れず、要旨を変更しない範囲で適宜変形して実施でき
る。例えば、上述した実施例では、読み込み命令１１１
によってデータが転送されたキャッシュメモリ上のデー
タブロックのアドレスを記憶する手段としてデータブロ
ックレジスタを用意したが、このレジスタはキャッシュ
メモリ上のデータブロックのアドレスを記憶する専用の
レジスタであっても、計算機システムにおいてプログラ
ム実行のために使用されている汎用レジスタであっても
良い。

【００５７】

【発明の効果】本発明によれば、データ転送処理におい
て、転送先データブロックのデータを書き込むために従
来使用していたキャッシュメモリ上のデータブロックを
必要としないため、キャッシュミス発生回数の上限を転
送元データをキャッシュメモリ上に転送する回数に抑え
ることができる。この結果、データ転送処理を高速に実
行できる。

【００５８】更に、転送先データブロックのデータを書
き込むために従来使用していたキャッシュメモリ上のデ
ータブロックを必要としないため、システム全体のキャ
ッシュミス発生確率を下げる効果もある。

【図面の簡単な説明】

【図１】本発明の一実施例のシステム構成を示すブロッ
ク図。

【図２】従来技術のシステム構成を示すブロック図。

【図３】図１の実施例の処理手順を示すフローチャート
図。

【図４】図２の従来技術の処理手順を示すフローチャー
ト図。

【符号の説明】

１１…ＣＰＵ、１２…データブロックレジスタ、１３…
キャッシュメモリ、１４…主記憶装置、１１１…読み込
み命令、１１２…書き込み命令、１３１…データブロッ
ク決定装置、１３２…アドレス判定装置、１３３…アド
レスタグ記憶装置、１３４…データ記憶装置、１３５…
データ転送装置。

Claims (3)

【特許請求の範囲】
1. 【請求項１】キャッシュメモリを有する計算機システム
   において、主記憶装置上の指定された領域のデータを前
   記キャッシュメモリへ転送する手段と、転送された前記
   キャッシュメモリ上の領域のアドレスを記憶する手段を
   有することを特徴とする計算機システム。
2. 【請求項２】請求項１において、前記キャッシュメモリ
   上の指定された領域のデータを前記主記憶装置の指定さ
   れた領域に転送する手段を有する計算機システム。
3. 【請求項３】請求項２において、前記キャッシュメモリ
   上のデータを前記主記憶装置上の複数の領域に転送する
   計算機システム。