JPH07295513A - 液晶表示装置用制御回路 - Google Patents
液晶表示装置用制御回路Info
- Publication number
- JPH07295513A JPH07295513A JP9016994A JP9016994A JPH07295513A JP H07295513 A JPH07295513 A JP H07295513A JP 9016994 A JP9016994 A JP 9016994A JP 9016994 A JP9016994 A JP 9016994A JP H07295513 A JPH07295513 A JP H07295513A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display mode
- liquid crystal
- video source
- screen display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【構成】 単数または複数の画面表示モードを有する映
像源１と液晶制御回路２との間に、前記映像源１の画面
表示モードを判別する画面表示モード判別回路１１を設
けた。 【効果】 映像源１や映像源１の画面表示モードが変わ
れば、自動的にその画面表示モードを判別でき、その画
面表示モードに対応した液晶表示装置の制御を行うこと
ができ、煩雑なスイッチの操作をせずに多種の映像源１
の表示を液晶表示装置に行わせることができる。
像源１と液晶制御回路２との間に、前記映像源１の画面
表示モードを判別する画面表示モード判別回路１１を設
けた。 【効果】 映像源１や映像源１の画面表示モードが変わ
れば、自動的にその画面表示モードを判別でき、その画
面表示モードに対応した液晶表示装置の制御を行うこと
ができ、煩雑なスイッチの操作をせずに多種の映像源１
の表示を液晶表示装置に行わせることができる。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置用制御回路
に関し、特に単数または複数の映像源の単数または複数
の画面表示モードを自動的に判別できる液晶表示装置用
制御回路に関する。
に関し、特に単数または複数の映像源の単数または複数
の画面表示モードを自動的に判別できる液晶表示装置用
制御回路に関する。
【０００２】
【従来の技術】従来の液晶表示装置用制御回路は、映像
源の画面表示モードを自動的に判別する機能を有してい
ないため、単数または複数の映像源の単数または複数の
画面表示モードに対応させる場合、手動でスイッチを切
り替えることで映像源の特定の画面表示モードに対応し
た制御を行うようにしていた。
源の画面表示モードを自動的に判別する機能を有してい
ないため、単数または複数の映像源の単数または複数の
画面表示モードに対応させる場合、手動でスイッチを切
り替えることで映像源の特定の画面表示モードに対応し
た制御を行うようにしていた。
【０００３】
【発明が解決しようとする課題】ところが、この方法で
は映像源が変わる度に、または映像源の画面表示モード
が変わる度に、手動によるスイッチの切り替えが必要で
あり、特定の画面表示モードを有する映像源の種類が増
えるに従って、または映像源の特定の画面表示モードの
種類が増えるに従ってスイッチの数も増え、その操作が
煩雑になるという欠点があった。
は映像源が変わる度に、または映像源の画面表示モード
が変わる度に、手動によるスイッチの切り替えが必要で
あり、特定の画面表示モードを有する映像源の種類が増
えるに従って、または映像源の特定の画面表示モードの
種類が増えるに従ってスイッチの数も増え、その操作が
煩雑になるという欠点があった。
【０００４】
【課題を解決するための手段】本発明に係わる液晶表示
装置用制御回路は、このような問題点に鑑みて発明され
たもので、その特徴とするところは、単数または複数の
画面表示モードを有する映像源と液晶制御回路との間
に、前記映像源の画面表示モードを判別する画面表示モ
ード判別回路を設けた点にある。
装置用制御回路は、このような問題点に鑑みて発明され
たもので、その特徴とするところは、単数または複数の
画面表示モードを有する映像源と液晶制御回路との間
に、前記映像源の画面表示モードを判別する画面表示モ
ード判別回路を設けた点にある。
【０００５】
【作用】上記のように構成すると、映像源または映像源
の画面表示モードが変われば、画面表示モード判別回路
で自動的にその画面表示モードを判別でき、その画面表
示モードに対応した液晶表示装置の制御を行うことがで
きる。したがって、煩雑なスイッチの操作をせずに複数
の画面表示モードを持つ映像源もしくは画面表示モード
の異なる複数の映像源の表示を行うことができる。
の画面表示モードが変われば、画面表示モード判別回路
で自動的にその画面表示モードを判別でき、その画面表
示モードに対応した液晶表示装置の制御を行うことがで
きる。したがって、煩雑なスイッチの操作をせずに複数
の画面表示モードを持つ映像源もしくは画面表示モード
の異なる複数の映像源の表示を行うことができる。
【０００６】
【実施例】以下、本発明の実施例を添付図面に基づき詳
細に説明する。図１は、本発明に係わる液晶表示装置用
制御回路の一実施例を示す図であり、１は映像源、２は
液晶制御回路、１１は画面表示モード判別回路である。
映像源１は例えばパソコンの本体などから成り、単数ま
たは複数の画面表示モードを有する。液晶制御回路２は
例えばパソコンの液晶ディスプレイを駆動する回路など
から成る。
細に説明する。図１は、本発明に係わる液晶表示装置用
制御回路の一実施例を示す図であり、１は映像源、２は
液晶制御回路、１１は画面表示モード判別回路である。
映像源１は例えばパソコンの本体などから成り、単数ま
たは複数の画面表示モードを有する。液晶制御回路２は
例えばパソコンの液晶ディスプレイを駆動する回路など
から成る。
【０００７】本発明の液晶表示装置用制御回路では、映
像源１と液晶制御回路２との間に、映像源１の画面表示
モードを判別する画面表示モード判別回路１１を設け
る。この画面表示モード判別回路１１は、発振回路３、
カウンタ回路４、デコーダ回路５〜７、およびラッチ回
路８〜１０により構成される。この場合、デコーダ回路
５〜７とラッチ回路８〜１０は少なくとも映像源１の画
面表示モード数と同数必要であり、ここでは映像源１の
画面表示モードが３つある場合を示した。
像源１と液晶制御回路２との間に、映像源１の画面表示
モードを判別する画面表示モード判別回路１１を設け
る。この画面表示モード判別回路１１は、発振回路３、
カウンタ回路４、デコーダ回路５〜７、およびラッチ回
路８〜１０により構成される。この場合、デコーダ回路
５〜７とラッチ回路８〜１０は少なくとも映像源１の画
面表示モード数と同数必要であり、ここでは映像源１の
画面表示モードが３つある場合を示した。
【０００８】発振回路３は基準クロック（ＣＬＫ）を生
成するために設けるもので、その周波数は判別する各画
面表示モードの水平同期信号（ＨＳ）のローレベル期間
に含まれる基準クロック（ＣＬＫ）数が異なるように、
適当な値に設定する。
成するために設けるもので、その周波数は判別する各画
面表示モードの水平同期信号（ＨＳ）のローレベル期間
に含まれる基準クロック（ＣＬＫ）数が異なるように、
適当な値に設定する。
【０００９】カウンタ回路４は発振回路３で生成した基
準クロック（ＣＬＫ）をカウントするものであり、映像
源１から送られる水平同期信号（ＨＳ）の立ち下がり
（ＨＤ）でリセットされるように構成する。
準クロック（ＣＬＫ）をカウントするものであり、映像
源１から送られる水平同期信号（ＨＳ）の立ち下がり
（ＨＤ）でリセットされるように構成する。
【００１０】デコーダ回路５〜７は判別する画面表示モ
ード１つに対して１つ設け、カウンタ回路４の出力がそ
れぞれ判別する画面表示モードの水平同期信号（ＨＳ）
のローレベル期間の基準クロック（ＣＬＫ）数を含む数
カウントの範囲でハイレベルとなるように構成する。
ード１つに対して１つ設け、カウンタ回路４の出力がそ
れぞれ判別する画面表示モードの水平同期信号（ＨＳ）
のローレベル期間の基準クロック（ＣＬＫ）数を含む数
カウントの範囲でハイレベルとなるように構成する。
【００１１】ラッチ回路８〜１０は映像源１から送られ
る水平同期信号（ＨＳ）の立ち上がり（ＨＵ）でそれぞ
れデコーダ回路５〜７の出力をラッチするものである。
る水平同期信号（ＨＳ）の立ち上がり（ＨＵ）でそれぞ
れデコーダ回路５〜７の出力をラッチするものである。
【００１２】上記液晶表示装置用制御回路の動作を図２
に示す波形図に基づいて説明する。図２（ａ）は映像源
１から送られる画面表示モードの水平同期信号（Ｈ
Ｓ）、（ｂ）はカウンタ回路４の出力、（ｃ）は基準ク
ロック（ＣＬＫ）、（ｄ）、（ｅ）、（ｆ）はデコーダ
回路５、６、７の出力、（ｇ）、（ｈ）、（ｉ）はラッ
チ回路８、９、１０の出力である。
に示す波形図に基づいて説明する。図２（ａ）は映像源
１から送られる画面表示モードの水平同期信号（Ｈ
Ｓ）、（ｂ）はカウンタ回路４の出力、（ｃ）は基準ク
ロック（ＣＬＫ）、（ｄ）、（ｅ）、（ｆ）はデコーダ
回路５、６、７の出力、（ｇ）、（ｈ）、（ｉ）はラッ
チ回路８、９、１０の出力である。
【００１３】映像源１には、例えば水平同期信号（Ｈ
Ｓ）のローレベルの期間が相違するために、このローレ
ベル期間における基準クロック（ＣＬＫ）数が相違する
下記のような画面表示モードを有するものがある。
Ｓ）のローレベルの期間が相違するために、このローレ
ベル期間における基準クロック（ＣＬＫ）数が相違する
下記のような画面表示モードを有するものがある。
【００１４】 画面表示モード 水平同期信号(HS)の ローレベル期間における ローレベル期間 (μsec) 基準クロック(CLK) 数 画面表示モードＡ ３．０４ ７６．５ 画面表示モードＢ ６．３６ １６０．１ 画面表示モードＣ ３．８１ ９５．９ ここで発振回路３から基準クロック（ＣＬＫ）として２
５．１７５ＭＨｚのクロックを生成した場合について説
明する。図１のデコーダ回路５は画面表示モードＡを判
別するものとし、カウンタ回路４の出力が７４〜７９の
時、ハイレベル出力となるようにする。またデコーダ回
路６は画面表示モードＢを判別するものとし、カウンタ
回路５の出力が１５８〜１６３の時、ハイレベル出力に
なるようにする。さらにデコーダ回路７は画面表示モー
ドＣを判別するものとし、カウンタ回路６の出力が９３
〜９８の時、ハイレベル出力になるようにする。但し、
ここで設定しているデコーダ回路５、６、７がハイレベ
ル出力となるカウンタ回路４の出力は一つの例であっ
て、各画面表示モードの水平同期信号（ＨＳ）のローレ
ベル期間における基準クロック（ＣＬＫ）数を含んでい
ることと、各デコーダ回路５、６、７のハイレベル出力
期間が重ならないことを満たしていれば、基準クロック
（ＣＬＫ）の周波数を特に限定するものではない。
５．１７５ＭＨｚのクロックを生成した場合について説
明する。図１のデコーダ回路５は画面表示モードＡを判
別するものとし、カウンタ回路４の出力が７４〜７９の
時、ハイレベル出力となるようにする。またデコーダ回
路６は画面表示モードＢを判別するものとし、カウンタ
回路５の出力が１５８〜１６３の時、ハイレベル出力に
なるようにする。さらにデコーダ回路７は画面表示モー
ドＣを判別するものとし、カウンタ回路６の出力が９３
〜９８の時、ハイレベル出力になるようにする。但し、
ここで設定しているデコーダ回路５、６、７がハイレベ
ル出力となるカウンタ回路４の出力は一つの例であっ
て、各画面表示モードの水平同期信号（ＨＳ）のローレ
ベル期間における基準クロック（ＣＬＫ）数を含んでい
ることと、各デコーダ回路５、６、７のハイレベル出力
期間が重ならないことを満たしていれば、基準クロック
（ＣＬＫ）の周波数を特に限定するものではない。
【００１５】例えば画面表示モードＡを有する映像源１
につながっている場合、水平同期信号（ＨＳ）のローレ
ベル期間は図２（ａ）に示すように３．０４μｓｅｃで
ある。カウンタ回路４は映像源１の水平同期信号（Ｈ
Ｓ）の立ち下がり（ＨＤ）でリセットされ、水平同期信
号（ＨＳ）が立ち下がった時に０から基準クロック（Ｃ
ＬＫ）のカウントを始める。デコーダ回路５、６、７
は、図２（ｄ）、（ｅ）、（ｆ）に示すように、カウン
タ回路４のカウント値がそれぞれ７４〜７９、１５８〜
１６３、９３〜９８でハイレベル出力となる。ラッチ回
路８、９、１０は、図２（ｇ）、（ｈ）、（ｉ）に示す
ように、水平同期信号（ＨＳ）の立ち上がり（ＨＵ）
で、デコーダ回路５、６、７の出力をそれぞれラッチす
る。
につながっている場合、水平同期信号（ＨＳ）のローレ
ベル期間は図２（ａ）に示すように３．０４μｓｅｃで
ある。カウンタ回路４は映像源１の水平同期信号（Ｈ
Ｓ）の立ち下がり（ＨＤ）でリセットされ、水平同期信
号（ＨＳ）が立ち下がった時に０から基準クロック（Ｃ
ＬＫ）のカウントを始める。デコーダ回路５、６、７
は、図２（ｄ）、（ｅ）、（ｆ）に示すように、カウン
タ回路４のカウント値がそれぞれ７４〜７９、１５８〜
１６３、９３〜９８でハイレベル出力となる。ラッチ回
路８、９、１０は、図２（ｇ）、（ｈ）、（ｉ）に示す
ように、水平同期信号（ＨＳ）の立ち上がり（ＨＵ）
で、デコーダ回路５、６、７の出力をそれぞれラッチす
る。
【００１６】画面表示モードＡを有する映像源１の場
合、前述のとおり水平同期信号のローレベル期間、すな
わち立ち下がり（ＨＤ）から立ち上がり（ＨＵ）までの
期間は３．０４μｓｅｃで、２５．１７５ＭＨｚの基準
クロック（ＣＬＫ）数は７６．５なので、水平同期信号
（ＨＳ）の立ち上がり（ＨＵ）は、デコーダ回路５の出
力がハイレベルの状態の時に来ることになる。したがっ
てラッチ回路８、９、１０のうち、ラッチ回路８だけが
ハイレベルをラッチし、ラッチ回路９、１０はローレベ
ルをラッチすることになる。
合、前述のとおり水平同期信号のローレベル期間、すな
わち立ち下がり（ＨＤ）から立ち上がり（ＨＵ）までの
期間は３．０４μｓｅｃで、２５．１７５ＭＨｚの基準
クロック（ＣＬＫ）数は７６．５なので、水平同期信号
（ＨＳ）の立ち上がり（ＨＵ）は、デコーダ回路５の出
力がハイレベルの状態の時に来ることになる。したがっ
てラッチ回路８、９、１０のうち、ラッチ回路８だけが
ハイレベルをラッチし、ラッチ回路９、１０はローレベ
ルをラッチすることになる。
【００１７】同様に、画面表示モードＢの映像源１がつ
ながっている場合、水平同期信号（ＨＳ）のローレベル
期間は、６．３６μｓｅｃで、２５．１７５ＭＨｚの基
準クロック（ＣＬＫ）数は１６０．１なので、水平同期
信号（ＨＳ）の立ち上がり（ＨＵ）は、デコーダ回路６
の出力がハイレベルのときで、したがってラッチ回路９
だけがハイレベルをラッチし、ラッチ回路８、１０はロ
ーレベルをラッチする。
ながっている場合、水平同期信号（ＨＳ）のローレベル
期間は、６．３６μｓｅｃで、２５．１７５ＭＨｚの基
準クロック（ＣＬＫ）数は１６０．１なので、水平同期
信号（ＨＳ）の立ち上がり（ＨＵ）は、デコーダ回路６
の出力がハイレベルのときで、したがってラッチ回路９
だけがハイレベルをラッチし、ラッチ回路８、１０はロ
ーレベルをラッチする。
【００１８】全く同様に、画面表示モードＣの映像源１
がつながっている場合、水平同期信号（ＨＳ）のローレ
ベル期間は、３．８１μｓｅｃで、２５．１７５ＭＨｚ
の基準クロック（ＣＬＫ）数は、９５．９なので、水平
同期信号（ＨＳ）の立ち上がり（ＨＵ）は、デコーダ回
路７の出力がハイレベルのときで、したがってラッチ回
路１０だけがハイレベルをラッチし、ラッチ回路８、９
はローレベルをラッチする。
がつながっている場合、水平同期信号（ＨＳ）のローレ
ベル期間は、３．８１μｓｅｃで、２５．１７５ＭＨｚ
の基準クロック（ＣＬＫ）数は、９５．９なので、水平
同期信号（ＨＳ）の立ち上がり（ＨＵ）は、デコーダ回
路７の出力がハイレベルのときで、したがってラッチ回
路１０だけがハイレベルをラッチし、ラッチ回路８、９
はローレベルをラッチする。
【００１９】このラッチ回路８、９、１０の出力を液晶
制御回路２に入力し、例えばラッチ回路８だけがハイレ
ベルなら画面表示モードＡと判別でき、それに応じた制
御を行うことができる。同様にラッチ回路９もしくはラ
ッチ回路１０だけがハイレベルなら画面表示モードＢま
たは画面表示モードＣとそれぞれ判別できる。
制御回路２に入力し、例えばラッチ回路８だけがハイレ
ベルなら画面表示モードＡと判別でき、それに応じた制
御を行うことができる。同様にラッチ回路９もしくはラ
ッチ回路１０だけがハイレベルなら画面表示モードＢま
たは画面表示モードＣとそれぞれ判別できる。
【００２０】本実施例においては３つの画面表示モード
の判別例を示したが、各画面表示モードの水平同期信号
のローレベル期間が異なれば、基準クロックの周波数を
適当に設定することとデコーダ回路とラッチ回路を相当
数設けることで、それ以上の数の画面表示モードの判別
についても判別できる。
の判別例を示したが、各画面表示モードの水平同期信号
のローレベル期間が異なれば、基準クロックの周波数を
適当に設定することとデコーダ回路とラッチ回路を相当
数設けることで、それ以上の数の画面表示モードの判別
についても判別できる。
【００２１】
【発明の効果】以上のように、本発明に係わる液晶表示
装置用制御回路によれば、単数または複数の画面表示モ
ードを有する映像源と液晶制御回路との間に、前記映像
源の画面表示モードを判別する画面表示モード判別回路
を設けたことから、映像源や映像源の画面表示モードが
変われば、自動的にその画面表示モードを判別でき、そ
の画面表示モードに対応した液晶表示装置の制御を行う
ことができ、煩雑なスイッチの操作をせずに多種の映像
源の表示を液晶表示装置に行わせることができる。
装置用制御回路によれば、単数または複数の画面表示モ
ードを有する映像源と液晶制御回路との間に、前記映像
源の画面表示モードを判別する画面表示モード判別回路
を設けたことから、映像源や映像源の画面表示モードが
変われば、自動的にその画面表示モードを判別でき、そ
の画面表示モードに対応した液晶表示装置の制御を行う
ことができ、煩雑なスイッチの操作をせずに多種の映像
源の表示を液晶表示装置に行わせることができる。
【図１】本発明に係わる液晶表示装置用制御回路の一実
施例を示す図である。
施例を示す図である。
【図２】本発明に係わる液晶表示装置用制御回路におけ
る信号の波形図である。
る信号の波形図である。
１・・・映像源、２・・・液晶制御回路、３・・・発振
回路、４・・・カウンタ回路、５、６、７・・・デコー
ダ回路、８、９、１０・・・ラッチ回路、１１・・・画
面表示モード判別回路
回路、４・・・カウンタ回路、５、６、７・・・デコー
ダ回路、８、９、１０・・・ラッチ回路、１１・・・画
面表示モード判別回路
Claims (3)
- 【請求項１】 単数または複数の画面表示モードを有す
る映像源と液晶制御回路との間に、前記映像源の画面表
示モードを判別する画面表示モード判別回路を設けて成
る液晶表示装置用制御回路。 - 【請求項２】 前記画面表示モード判別回路が、基準ク
ロックを生成する発振回路と、前記映像源から送られる
水平同期信号の立ち下がりから前記基準クロックのカウ
ントを開始するカウンタ回路と、前記カウンタ回路のカ
ウント数が前記水平同期信号のローレベル期間における
基準クロック数を含む数カウントの範囲でデータをハイ
レベルにするデコーダ回路と、前記水平同期信号の立ち
上がりで前記デコーダ回路の出力をラッチするラッチ回
路とで構成される請求項１に記載の液晶表示装置用制御
回路。 - 【請求項３】 前記ラッチ回路が複数あり、且つ前記デ
コーダ回路と同数あることを特徴とする請求項２に記載
の液晶表示装置用制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9016994A JPH07295513A (ja) | 1994-04-27 | 1994-04-27 | 液晶表示装置用制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9016994A JPH07295513A (ja) | 1994-04-27 | 1994-04-27 | 液晶表示装置用制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07295513A true JPH07295513A (ja) | 1995-11-10 |
Family
ID=13990993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9016994A Pending JPH07295513A (ja) | 1994-04-27 | 1994-04-27 | 液晶表示装置用制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07295513A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6577322B1 (en) | 1999-11-11 | 2003-06-10 | Fujitsu Limited | Method and apparatus for converting video signal resolution |
| JP2005122062A (ja) * | 2003-10-20 | 2005-05-12 | Fujitsu Display Technologies Corp | 液晶表示装置 |
-
1994
- 1994-04-27 JP JP9016994A patent/JPH07295513A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6577322B1 (en) | 1999-11-11 | 2003-06-10 | Fujitsu Limited | Method and apparatus for converting video signal resolution |
| JP2005122062A (ja) * | 2003-10-20 | 2005-05-12 | Fujitsu Display Technologies Corp | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4468662A (en) | Display apparatus for displaying characters or graphics on a cathode ray tube | |
| EP0366124B1 (en) | Field discrimination circuit | |
| US6049358A (en) | Counter control circuit for controlling counter having a pulse period measuring function | |
| JP2690358B2 (ja) | ディスプレイ | |
| KR0158645B1 (ko) | 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 | |
| JP4004149B2 (ja) | 磁気再生装置 | |
| JP3514067B2 (ja) | 半導体集積回路 | |
| JP3487437B2 (ja) | パルス幅変調回路 | |
| JPH09200566A (ja) | 信号判別回路及び同期信号発生器 | |
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| JP2535848B2 (ja) | 同期クロックの変更方法およびその装置 | |
| JPH0998161A (ja) | クロック切替え回路 | |
| US7272069B2 (en) | Multiple-clock controlled logic signal generating circuit | |
| JPH05315898A (ja) | トリガ同期回路 | |
| SU1656520A2 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| KR0182020B1 (ko) | 수직 동기 신호 판별 회로 | |
| JPH05307422A (ja) | クロック切り換え回路 | |
| JP3058103B2 (ja) | 映像ミュート信号発生回路 | |
| JP2722807B2 (ja) | サンプリングクロック発生回路 | |
| KR970024896A (ko) | 비디오 신호의 수직동기신호 생성장치 | |
| JPH08330949A (ja) | 同期クロック信号の発生装置 | |
| JP2600168B2 (ja) | 画像記録装置 | |
| KR200141097Y1 (ko) | 문자 흔들림 방지 회로 | |
| JPH08265599A (ja) | 信号極性統一回路 | |
| JPH0746775B2 (ja) | 駆動回路 |