JPH07295687A - リセット回路及びリセット方法 - Google Patents
リセット回路及びリセット方法Info
- Publication number
- JPH07295687A JPH07295687A JP6110529A JP11052994A JPH07295687A JP H07295687 A JPH07295687 A JP H07295687A JP 6110529 A JP6110529 A JP 6110529A JP 11052994 A JP11052994 A JP 11052994A JP H07295687 A JPH07295687 A JP H07295687A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- output
- reset signal
- arithmetic
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 本発明はリセット回路及びリセット方法に関
し、周辺回路の内容を保護しつつ、対象となる演算手段
を確実にリセットすることを目的とする。 【構成】 演算手段６に対してリセット信号を出力し、
演算手段６の動作を初期化するリセット回路１であっ
て、演算手段６に対して出力されるリセット信号を生成
するリセット信号生成手段と、演算手段６によるデータ
バスの占有状態を検出する状態検出手段３と、リセット
信号の出力要求及び状態検出手段３の検出結果に基づい
て、リセット信号生成手段により生成されるリセット信
号を演算手段６に出力するか否かを判定する出力判定手
段４とを備え、出力判定手段４は、リセット信号の出力
要求があった際、状態検出手段３によって演算手段６が
データバスを占有していないことを検出した場合にリセ
ット信号生成手段により生成されるリセット信号を演算
手段６に出力することを特徴としている。構成する。
し、周辺回路の内容を保護しつつ、対象となる演算手段
を確実にリセットすることを目的とする。 【構成】 演算手段６に対してリセット信号を出力し、
演算手段６の動作を初期化するリセット回路１であっ
て、演算手段６に対して出力されるリセット信号を生成
するリセット信号生成手段と、演算手段６によるデータ
バスの占有状態を検出する状態検出手段３と、リセット
信号の出力要求及び状態検出手段３の検出結果に基づい
て、リセット信号生成手段により生成されるリセット信
号を演算手段６に出力するか否かを判定する出力判定手
段４とを備え、出力判定手段４は、リセット信号の出力
要求があった際、状態検出手段３によって演算手段６が
データバスを占有していないことを検出した場合にリセ
ット信号生成手段により生成されるリセット信号を演算
手段６に出力することを特徴としている。構成する。
Description
【０００１】
【産業上の利用分野】本発明は、リセット回路及びリセ
ット方法に係り、例えば、ＣＰＵ（CentralProcessing
Unit ）やＭＰＵ（Micro Processing Unit ）等のプロ
セッサに対するリセット回路及びリセット方法に関す
る。
ット方法に係り、例えば、ＣＰＵ（CentralProcessing
Unit ）やＭＰＵ（Micro Processing Unit ）等のプロ
セッサに対するリセット回路及びリセット方法に関す
る。
【０００２】〔発明の背景〕リセット（reset）とは、
例えば、レジスタ、カウンタ等のすべてのフリップフロ
ップのＱ出力を“０”（＝“Ｌ”）にすることであり、
ＣＰＵやＭＰＵ等の算術・論理演算プロセッサにおいて
は、電源投入時等にシステムがある一定の状態になって
いることが望ましいので、電源電圧の立ち上がりを信号
としてとらえるパワーオンリセットがよく用いられてい
る。
例えば、レジスタ、カウンタ等のすべてのフリップフロ
ップのＱ出力を“０”（＝“Ｌ”）にすることであり、
ＣＰＵやＭＰＵ等の算術・論理演算プロセッサにおいて
は、電源投入時等にシステムがある一定の状態になって
いることが望ましいので、電源電圧の立ち上がりを信号
としてとらえるパワーオンリセットがよく用いられてい
る。
【０００３】この場合、再度システムを電源投入後と同
様の状態とするため、あるいは、一時的に算術・論理演
算プロセッサを初期化するためにもリセット信号が利用
されている。
様の状態とするため、あるいは、一時的に算術・論理演
算プロセッサを初期化するためにもリセット信号が利用
されている。
【０００４】このため、前述の算術・論理演算プロセッ
サ等には、通常、内部回路の初期化のためのリセット端
子（あるいは、クリア端子）が設けられており、リセッ
ト端子にリセット信号を入力することにより、内部回路
（フリップフロップ等）が初期化されるようになってい
る。
サ等には、通常、内部回路の初期化のためのリセット端
子（あるいは、クリア端子）が設けられており、リセッ
ト端子にリセット信号を入力することにより、内部回路
（フリップフロップ等）が初期化されるようになってい
る。
【０００５】
【従来の技術】従来、例えば、ＣＰＵやＭＰＵ等の算術
・論理演算プロセッサ（以下、単に演算プロセッサとい
う）におけるリセット回路としては、 １．演算プロセッサのリセット端子に強制的にリセット
信号を入力するものや、 ２．演算プロセッサにおけるソフトウェア処理条件等に
基づいてソフトウェア処理が途切れた場合、当該プロセ
ッサのリセット端子に割込処理としてリセット信号を入
力するもの等が提供されている。
・論理演算プロセッサ（以下、単に演算プロセッサとい
う）におけるリセット回路としては、 １．演算プロセッサのリセット端子に強制的にリセット
信号を入力するものや、 ２．演算プロセッサにおけるソフトウェア処理条件等に
基づいてソフトウェア処理が途切れた場合、当該プロセ
ッサのリセット端子に割込処理としてリセット信号を入
力するもの等が提供されている。
【０００６】すなわち、１．の場合、外部からのリセッ
ト信号要求に伴って、リセット信号（具体的には、リセ
ットパルス）が生成され、生成されたリセット信号が演
算プロセッサのリセット端子に出力されることにより、
演算プロセッサ内の各部の状態が初期化される。
ト信号要求に伴って、リセット信号（具体的には、リセ
ットパルス）が生成され、生成されたリセット信号が演
算プロセッサのリセット端子に出力されることにより、
演算プロセッサ内の各部の状態が初期化される。
【０００７】また、２．の場合、通常、演算プロセッサ
においては、所定のプログラム処理が実行されている
が、このプログラム処理の実行の際に正常動作中は所定
のステータス情報を外部に出力することにより、何らか
の原因でプログラム実行処理が暴走し、このステータス
情報が出力されないときは、プログラム実行処理に異常
が発生したものとして演算プロセッサのリセット端子に
割込信号としてリセット信号を出力し、初期化するもの
である。
においては、所定のプログラム処理が実行されている
が、このプログラム処理の実行の際に正常動作中は所定
のステータス情報を外部に出力することにより、何らか
の原因でプログラム実行処理が暴走し、このステータス
情報が出力されないときは、プログラム実行処理に異常
が発生したものとして演算プロセッサのリセット端子に
割込信号としてリセット信号を出力し、初期化するもの
である。
【０００８】
【発明が解決しようとする課題】しかしながら、１．に
示すリセット手法にあっては、演算プロセッサが、例え
ば、内蔵ＲＡＭ（Random Access Memory）等のメモリに
対してアクセスしている最中にリセット信号要求が行わ
れると、演算プロセッサのリセット端子にリセット信号
が出力されるようになっていたため、以下に述べるよう
な問題点があった。
示すリセット手法にあっては、演算プロセッサが、例え
ば、内蔵ＲＡＭ（Random Access Memory）等のメモリに
対してアクセスしている最中にリセット信号要求が行わ
れると、演算プロセッサのリセット端子にリセット信号
が出力されるようになっていたため、以下に述べるよう
な問題点があった。
【０００９】すなわち、メモリにアクセスしている状態
では、メモリ内に記憶された情報が書き換え等により操
作され、その内容が確定された状態ではないため、この
ような不安定な状態で演算プロセッサがリセットされる
と、メモリに記憶された内容が破壊されてしまうおそれ
がある。
では、メモリ内に記憶された情報が書き換え等により操
作され、その内容が確定された状態ではないため、この
ような不安定な状態で演算プロセッサがリセットされる
と、メモリに記憶された内容が破壊されてしまうおそれ
がある。
【００１０】これは、例えば、フロッピーディスクドラ
イブ（ＦＤＤ：Floppy Disk Drive）において、フロッ
ピーディスク（ＦＤ：Floppy Disk ）のアクセス中にイ
ジェクト操作を行わないようにするのと同様な理由であ
り、メモリ内容が破壊されたまま以降の処理が実行され
ると、不慮の障害発生の原因となる。
イブ（ＦＤＤ：Floppy Disk Drive）において、フロッ
ピーディスク（ＦＤ：Floppy Disk ）のアクセス中にイ
ジェクト操作を行わないようにするのと同様な理由であ
り、メモリ内容が破壊されたまま以降の処理が実行され
ると、不慮の障害発生の原因となる。
【００１１】また、２．に示すリセット手法にあって
は、何らかの原因でプログラム実行処理が暴走し、この
ステータス情報が出力されないときは、プログラム実行
処理に異常が発生したものとして演算プロセッサのリセ
ット端子に割込信号としてリセット信号が出力されるよ
うになっていたため、以下に述べるような問題点があっ
た。
は、何らかの原因でプログラム実行処理が暴走し、この
ステータス情報が出力されないときは、プログラム実行
処理に異常が発生したものとして演算プロセッサのリセ
ット端子に割込信号としてリセット信号が出力されるよ
うになっていたため、以下に述べるような問題点があっ
た。
【００１２】すなわち、演算プロセッサの暴走等によっ
てウエイト端子やバスホールド端子等までもロックして
しまうと、演算プロセッサが暴走していてもステータス
情報が固定されたままの状態となるため、永久にリセッ
トされないという問題点があった。
てウエイト端子やバスホールド端子等までもロックして
しまうと、演算プロセッサが暴走していてもステータス
情報が固定されたままの状態となるため、永久にリセッ
トされないという問題点があった。
【００１３】
【目的】本発明は、周辺回路の内容を保護しつつ、対象
となる演算手段を確実にリセットすることを課題とす
る。
となる演算手段を確実にリセットすることを課題とす
る。
【００１４】
【課題を解決するための手段】請求項１記載の発明は、
所定の算術・論理演算を行う演算手段に対してリセット
信号を出力し、該演算手段の動作を初期化するリセット
回路であって、前記演算手段に対して出力されるリセッ
ト信号を生成するリセット信号生成手段と、前記演算手
段による処理の区切りを検出する状態検出手段と、リセ
ット信号の出力要求及び該状態検出手段の検出結果に基
づいて、前記リセット信号生成手段により生成されるリ
セット信号を前記演算手段に出力するか否かを判定する
出力判定手段と、を備え、前記出力判定手段は、リセッ
ト信号の出力要求があった際、前記状態検出手段によっ
て前記演算手段が処理の区切りであることを検出した場
合に前記リセット信号生成手段により生成されるリセッ
ト信号を前記演算手段に出力することを特徴としてい
る。
所定の算術・論理演算を行う演算手段に対してリセット
信号を出力し、該演算手段の動作を初期化するリセット
回路であって、前記演算手段に対して出力されるリセッ
ト信号を生成するリセット信号生成手段と、前記演算手
段による処理の区切りを検出する状態検出手段と、リセ
ット信号の出力要求及び該状態検出手段の検出結果に基
づいて、前記リセット信号生成手段により生成されるリ
セット信号を前記演算手段に出力するか否かを判定する
出力判定手段と、を備え、前記出力判定手段は、リセッ
ト信号の出力要求があった際、前記状態検出手段によっ
て前記演算手段が処理の区切りであることを検出した場
合に前記リセット信号生成手段により生成されるリセッ
ト信号を前記演算手段に出力することを特徴としてい
る。
【００１５】この場合、請求項１に記載する発明に加え
て、請求項２記載の発明のように、前記状態検出手段
は、前記演算手段の処理動作に基づいて出力される状態
信号により該演算手段の処理の区切りを検出すること特
徴としている。
て、請求項２記載の発明のように、前記状態検出手段
は、前記演算手段の処理動作に基づいて出力される状態
信号により該演算手段の処理の区切りを検出すること特
徴としている。
【００１６】そして、この場合、請求項１または２に記
載する発明に加えて、請求項３記載の発明のように、前
記状態検出手段は、前記演算手段が該演算手段の動作に
不可欠な記憶に対するデータ読み出しを行っている状態
を、該演算手段の処理の区切りとして検出することを特
徴としている。
載する発明に加えて、請求項３記載の発明のように、前
記状態検出手段は、前記演算手段が該演算手段の動作に
不可欠な記憶に対するデータ読み出しを行っている状態
を、該演算手段の処理の区切りとして検出することを特
徴としている。
【００１７】さらに、この場合、請求項１、２または３
に記載する発明に加えて、請求項４記載の発明のよう
に、リセット信号の出力要求があった際、前記状態検出
手段によって前記演算手段の処理の区切りでないことを
検出した場合、該演算手段の処理の区切りでない状態が
予め設定された設定時間を越えたときにリセット信号を
該演算手段に対して強制的に出力することを特徴として
いる。
に記載する発明に加えて、請求項４記載の発明のよう
に、リセット信号の出力要求があった際、前記状態検出
手段によって前記演算手段の処理の区切りでないことを
検出した場合、該演算手段の処理の区切りでない状態が
予め設定された設定時間を越えたときにリセット信号を
該演算手段に対して強制的に出力することを特徴として
いる。
【００１８】また、この場合、請求項４に記載する発明
に加えて、請求項５記載の発明のように、リセット信号
の出力要求があった際、前記演算手段に対して出力され
るリセット信号を予め設定された設定時間だけ遅延させ
る遅延手段を設け、前記状態検出手段によって前記演算
手段の処理の区切りでないことを検出した場合、前記遅
延手段を介してリセット信号を出力することが好まし
い。
に加えて、請求項５記載の発明のように、リセット信号
の出力要求があった際、前記演算手段に対して出力され
るリセット信号を予め設定された設定時間だけ遅延させ
る遅延手段を設け、前記状態検出手段によって前記演算
手段の処理の区切りでないことを検出した場合、前記遅
延手段を介してリセット信号を出力することが好まし
い。
【００１９】さらに、この場合、請求項５に記載する発
明に加えて、請求項６記載の発明のように、前記遅延手
段は、リセット信号の出力要求とともにカウントを開始
するカウンタ回路を有し、該カウンタ回路によるカウン
ト値が予め設定された設定値と一致した場合、リセット
信号を出力することが有効である。
明に加えて、請求項６記載の発明のように、前記遅延手
段は、リセット信号の出力要求とともにカウントを開始
するカウンタ回路を有し、該カウンタ回路によるカウン
ト値が予め設定された設定値と一致した場合、リセット
信号を出力することが有効である。
【００２０】そして、請求項１に記載する発明に加え
て、請求項７記載の発明のように、前記演算手段の処理
の区切りとは、該演算手段がデータバスを占有していな
い状態であることが有効である。
て、請求項７記載の発明のように、前記演算手段の処理
の区切りとは、該演算手段がデータバスを占有していな
い状態であることが有効である。
【００２１】また、請求項１に記載する発明に加えて、
請求項８記載の発明のように、前記演算手段の処理の区
切りとは、該演算手段が少なくともメモリに対して書き
込みを行っていない状態であることが有効である。
請求項８記載の発明のように、前記演算手段の処理の区
切りとは、該演算手段が少なくともメモリに対して書き
込みを行っていない状態であることが有効である。
【００２２】請求項９記載の発明は、リセット信号の出
力要求に伴い、所定の算術・論理演算を行う演算手段の
処理の区切りを検出し、処理の区切りである場合、前記
演算手段に対してリセット信号を出力することを特徴と
している。
力要求に伴い、所定の算術・論理演算を行う演算手段の
処理の区切りを検出し、処理の区切りである場合、前記
演算手段に対してリセット信号を出力することを特徴と
している。
【００２３】この場合、請求項９に記載する発明に加え
て、請求項１０記載の発明のように、リセット信号の出
力要求に伴い、所定の算術・論理演算を行う演算手段の
処理の区切りを検出し、処理の区切りでない場合、予め
設定された設定時間を越えたときに前記演算手段に対し
て強制的にリセット信号を出力することが有効である。
て、請求項１０記載の発明のように、リセット信号の出
力要求に伴い、所定の算術・論理演算を行う演算手段の
処理の区切りを検出し、処理の区切りでない場合、予め
設定された設定時間を越えたときに前記演算手段に対し
て強制的にリセット信号を出力することが有効である。
【００２４】
【作用】請求項１記載の発明によれば、リセット信号生
成手段により生成されたリセット信号が、リセット信号
の出力要求と、状態検出手段による演算手段の処理の区
切りの検出結果とに基づいて、リセット信号の出力要求
があり、かつ、演算手段の処理の区切りであることが検
出された場合に演算手段に対してリセット信号が出力さ
れる。
成手段により生成されたリセット信号が、リセット信号
の出力要求と、状態検出手段による演算手段の処理の区
切りの検出結果とに基づいて、リセット信号の出力要求
があり、かつ、演算手段の処理の区切りであることが検
出された場合に演算手段に対してリセット信号が出力さ
れる。
【００２５】これにより、周辺回路の内容を破壊するこ
となく、対象となる演算手段が確実にリセットされる。
となく、対象となる演算手段が確実にリセットされる。
【００２６】この場合、請求項２記載の発明によれば、
前述の請求項１記載の発明に加えて、演算手段の処理動
作に基づいて出力される状態信号により演算手段の処理
の区切りが検出され、演算手段の動作状態が状態検出手
段によって確実に把握される。
前述の請求項１記載の発明に加えて、演算手段の処理動
作に基づいて出力される状態信号により演算手段の処理
の区切りが検出され、演算手段の動作状態が状態検出手
段によって確実に把握される。
【００２７】そして、この場合、請求項３記載の発明に
よれば、前述の請求項１または２記載の発明に加えて、
演算手段の処理の区切りとして、演算手段が当該演算手
段の動作に不可欠な記憶に対するデータ読み出しを行っ
ている状態が定義され、記憶内容の破壊が防止される。
よれば、前述の請求項１または２記載の発明に加えて、
演算手段の処理の区切りとして、演算手段が当該演算手
段の動作に不可欠な記憶に対するデータ読み出しを行っ
ている状態が定義され、記憶内容の破壊が防止される。
【００２８】さらに、この場合、請求項４記載の発明に
よれば、前述の請求項１、２または３記載の発明に加え
て、リセット信号の出力要求があり、かつ、状態検出手
段によって演算手段の処理の区切りでないことが検出さ
れた場合、予め設定された設定時間後にリセット信号が
強制的に演算手段に対して出力される。
よれば、前述の請求項１、２または３記載の発明に加え
て、リセット信号の出力要求があり、かつ、状態検出手
段によって演算手段の処理の区切りでないことが検出さ
れた場合、予め設定された設定時間後にリセット信号が
強制的に演算手段に対して出力される。
【００２９】この場合、予め設定される設定時間として
は、請求項５記載の発明のように、演算手段に対して出
力されるリセット信号を予め設定された設定時間だけ遅
延させる遅延手段を介してリセット信号の出力が行わ
れ、さらに、遅延回路として、請求項６記載の発明のよ
うに、リセット信号の出力要求とともにカウントを開始
するカウンタ回路によるカウント値と、予め設定された
設定値とが比較され、一致した場合にリセット信号が出
力される。
は、請求項５記載の発明のように、演算手段に対して出
力されるリセット信号を予め設定された設定時間だけ遅
延させる遅延手段を介してリセット信号の出力が行わ
れ、さらに、遅延回路として、請求項６記載の発明のよ
うに、リセット信号の出力要求とともにカウントを開始
するカウンタ回路によるカウント値と、予め設定された
設定値とが比較され、一致した場合にリセット信号が出
力される。
【００３０】これによって、演算手段のトラブルにより
処理の区切りが現れない状態でホールドされていても確
実にリセットが行われる。
処理の区切りが現れない状態でホールドされていても確
実にリセットが行われる。
【００３１】なお、上記演算手段の処理の区切りとして
は、請求項７記載の発明のように、該演算手段がデータ
バスを占有していない状態や、請求項８記載の発明のよ
うに、該演算手段が少なくともメモリに対してデータの
書き込みが行われていない状態とすることにより、これ
により、メモリの内容が破壊されることなく、対象とな
る演算手段が確実にリセットされる。
は、請求項７記載の発明のように、該演算手段がデータ
バスを占有していない状態や、請求項８記載の発明のよ
うに、該演算手段が少なくともメモリに対してデータの
書き込みが行われていない状態とすることにより、これ
により、メモリの内容が破壊されることなく、対象とな
る演算手段が確実にリセットされる。
【００３２】請求項９記載の発明によれば、リセット信
号の出力要求に伴い、演算手段の処理の区切りが検出さ
れ、検出結果、処理の区切りが検出された場合、演算手
段に対してリセット信号が出力され、周辺回路の内容を
破壊することなく、対象となる演算手段が確実にリセッ
トされる。
号の出力要求に伴い、演算手段の処理の区切りが検出さ
れ、検出結果、処理の区切りが検出された場合、演算手
段に対してリセット信号が出力され、周辺回路の内容を
破壊することなく、対象となる演算手段が確実にリセッ
トされる。
【００３３】また、この場合、請求項１０記載の発明に
よれば、前述の請求項９記載の発明に加えて、リセット
信号の出力要求に伴い、演算手段の処理の区切りが検出
され、検出結果、処理の区切りが検出されない場合であ
っても、予め設定された設定時間を越えたときには演算
手段に対して強制的にリセット信号が出力され、演算手
段のトラブルによりデータバスが占有された状態でホー
ルドされていても確実にリセットが行われる。
よれば、前述の請求項９記載の発明に加えて、リセット
信号の出力要求に伴い、演算手段の処理の区切りが検出
され、検出結果、処理の区切りが検出されない場合であ
っても、予め設定された設定時間を越えたときには演算
手段に対して強制的にリセット信号が出力され、演算手
段のトラブルによりデータバスが占有された状態でホー
ルドされていても確実にリセットが行われる。
【００３４】
【実施例】以下、図１〜図６を参照して実施例を説明す
る。
る。
【００３５】図１〜図６は本発明に係るリセット回路及
びリセット方法の一実施例を示す図である。
びリセット方法の一実施例を示す図である。
【００３６】まず、構成を説明する。
【００３７】図１は、本実施例のリセット回路１の全体
構成を示すブロック図である。
構成を示すブロック図である。
【００３８】図１において、本実施例のリセット回路１
は、リセット信号生成手段であるフリップフロップ２
と、状態検出手段であるフリップフロップ３と、出力判
定手段４を構成するアンドゲート４ａ及びオアゲート４
ｂと、遅延手段である強制リセット回路５とから構成さ
れている。
は、リセット信号生成手段であるフリップフロップ２
と、状態検出手段であるフリップフロップ３と、出力判
定手段４を構成するアンドゲート４ａ及びオアゲート４
ｂと、遅延手段である強制リセット回路５とから構成さ
れている。
【００３９】なお、図１中、６は、演算手段であるＣＰ
Ｕ２であり、７は、ＣＰＵ６とバスを介して接続された
周辺回路としてのメモリである。
Ｕ２であり、７は、ＣＰＵ６とバスを介して接続された
周辺回路としてのメモリである。
【００４０】フリップフロップ２は、例えば、リセット
ボタンの押下等のように、外部からの操作により入力さ
れるリセットパルスをラッチし、ラッチしたリセットパ
ルスをアンドゲート４ａの入力端及び強制リセット回路
５に入力するものであり、ＣＰＵ６に対して出力するリ
セット信号をリセット端子に入力することにより、ＣＰ
Ｕ６のリセットと同時にリセットされるものである。
ボタンの押下等のように、外部からの操作により入力さ
れるリセットパルスをラッチし、ラッチしたリセットパ
ルスをアンドゲート４ａの入力端及び強制リセット回路
５に入力するものであり、ＣＰＵ６に対して出力するリ
セット信号をリセット端子に入力することにより、ＣＰ
Ｕ６のリセットと同時にリセットされるものである。
【００４１】フリップフロップ３は、ＣＰＵ６のソフト
ウェア実行処理中に出力される条件信号（以下、ソフト
条件信号という）をラッチし、ラッチしたソフト条件信
号をアンドゲート４ａの入力端に入力するものであり、
具体的には、ソフトウェアの実行処理中はソフト条件信
号は“Ｌ”となり、ソフト条件信号が変わる毎にその条
件信号をラッチするものである。
ウェア実行処理中に出力される条件信号（以下、ソフト
条件信号という）をラッチし、ラッチしたソフト条件信
号をアンドゲート４ａの入力端に入力するものであり、
具体的には、ソフトウェアの実行処理中はソフト条件信
号は“Ｌ”となり、ソフト条件信号が変わる毎にその条
件信号をラッチするものである。
【００４２】出力判定手段４は、前述したように、アン
ドゲート４ａ及びオアゲート４ｂから構成され、アンド
ゲート４ａの入力端にはフリップフロップ２の出力端、
フリップフロップ３の出力端、ＣＰＵ６のアクセス状態
（Process State ）を示す信号（以下、ＰＳ信号とい
う）の出力端がそれぞれ接続され、アンドゲート４ａの
出力端はオアゲート４ｂの一方入力端に接続されてい
る。
ドゲート４ａ及びオアゲート４ｂから構成され、アンド
ゲート４ａの入力端にはフリップフロップ２の出力端、
フリップフロップ３の出力端、ＣＰＵ６のアクセス状態
（Process State ）を示す信号（以下、ＰＳ信号とい
う）の出力端がそれぞれ接続され、アンドゲート４ａの
出力端はオアゲート４ｂの一方入力端に接続されてい
る。
【００４３】オアゲート４ｂの一方入力端には、アンド
ゲート４ａの出力端が接続され、他方入力端には、強制
リセット回路５の出力端が接続されている。
ゲート４ａの出力端が接続され、他方入力端には、強制
リセット回路５の出力端が接続されている。
【００４４】すなわち、ＣＰＵ６からメモリ７に対する
アクセス状態を示すＰＳ信号と、フリップフロップ３か
らのソフト条件信号とが共に“Ｈ”であり、かつ、フリ
ップフロップ２よりリセットパルスが入力された場合、
あるいは、強制リセット回路５からリセットパルスが出
力された場合にオアゲート４ｂからＣＰＵ６に対してリ
セット信号が出力される。
アクセス状態を示すＰＳ信号と、フリップフロップ３か
らのソフト条件信号とが共に“Ｈ”であり、かつ、フリ
ップフロップ２よりリセットパルスが入力された場合、
あるいは、強制リセット回路５からリセットパルスが出
力された場合にオアゲート４ｂからＣＰＵ６に対してリ
セット信号が出力される。
【００４５】図２は、強制リセット回路５の要部構成を
示すブロック図である。
示すブロック図である。
【００４６】強制リセット回路５は、カウンタ回路をな
すカウンタ５ａ、エクスクルーシブオアゲート５ｂ，５
ｃ、アンドゲート５ｄ、インバータ１０、レジスタ１１
〜１４から構成され、前述したように、所定条件に基づ
いてオアゲート４ｂを介してＣＰＵ６にリセット信号を
出力するものであり、本実施例では、所定条件としてフ
リップフロップ２からリセットパルスが入力されてから
所定時間（本実施例では、５秒に設定されているものと
する）経過後にリセット信号が出力されるようになって
いる。
すカウンタ５ａ、エクスクルーシブオアゲート５ｂ，５
ｃ、アンドゲート５ｄ、インバータ１０、レジスタ１１
〜１４から構成され、前述したように、所定条件に基づ
いてオアゲート４ｂを介してＣＰＵ６にリセット信号を
出力するものであり、本実施例では、所定条件としてフ
リップフロップ２からリセットパルスが入力されてから
所定時間（本実施例では、５秒に設定されているものと
する）経過後にリセット信号が出力されるようになって
いる。
【００４７】カウンタ５ａの入力端であるスタート端子
にはフリップフロップ２の出力端が接続され、また、リ
セット端子には、インバータ１０を介してフリップフロ
ップ２の出力端が接続されており、出力となるレジスタ
１１，１２の出力端はそれぞれエクスクルーシブオアゲ
ート５ｂ，５ｃの一方入力端に接続されている。
にはフリップフロップ２の出力端が接続され、また、リ
セット端子には、インバータ１０を介してフリップフロ
ップ２の出力端が接続されており、出力となるレジスタ
１１，１２の出力端はそれぞれエクスクルーシブオアゲ
ート５ｂ，５ｃの一方入力端に接続されている。
【００４８】また、エクスクルーシブオアゲート５ｂ，
５ｃの他方入力端には、データバスからの信号及びＣＰ
Ｕ６からのライト信号（以下、ＷＲ信号という）をラッ
チするレジスタ１３，１４の出力端がそれぞれ接続され
ており、エクスクルーシブオアゲート５ｂ，５ｃの各出
力端はそれぞれアンドゲート５ｄの入力端に接続され、
アンドゲート５ｄの出力端がオアゲート４ｂの入力端に
接続されている。
５ｃの他方入力端には、データバスからの信号及びＣＰ
Ｕ６からのライト信号（以下、ＷＲ信号という）をラッ
チするレジスタ１３，１４の出力端がそれぞれ接続され
ており、エクスクルーシブオアゲート５ｂ，５ｃの各出
力端はそれぞれアンドゲート５ｄの入力端に接続され、
アンドゲート５ｄの出力端がオアゲート４ｂの入力端に
接続されている。
【００４９】すなわち、フリップフロップ２からリセッ
トパルスが入力されると、カウンタ５ａのスタート端子
にはリセットパルスが直接入力されるとともに、リセッ
ト端子にはインバータ１０を介してリセットパルスが入
力され、これによって、カウンタ５ａによるカウントが
開始される。
トパルスが入力されると、カウンタ５ａのスタート端子
にはリセットパルスが直接入力されるとともに、リセッ
ト端子にはインバータ１０を介してリセットパルスが入
力され、これによって、カウンタ５ａによるカウントが
開始される。
【００５０】カウンタ５ａによってカウントが行われる
と、カウント値はカウンタ５ａ内のレジスタ１１，１２
に格納され、レジスタ１１，１２に格納されたカウント
値と、予めＣＰＵ６のＷＲ信号によりレジスタ１３，１
４内に格納されたリセット条件となる設定値とがエクス
クルーシブオアゲート５ｂ，５ｃにより比較され、レジ
スタ１１とレジスタ１３とに格納された値、レジスタ１
２とレジスタ１４とに格納された値がそれぞれ一致して
いた場合、各エクスクルーシブオアゲート５ｂ，５ｃか
ら“Ｈ”が出力される。
と、カウント値はカウンタ５ａ内のレジスタ１１，１２
に格納され、レジスタ１１，１２に格納されたカウント
値と、予めＣＰＵ６のＷＲ信号によりレジスタ１３，１
４内に格納されたリセット条件となる設定値とがエクス
クルーシブオアゲート５ｂ，５ｃにより比較され、レジ
スタ１１とレジスタ１３とに格納された値、レジスタ１
２とレジスタ１４とに格納された値がそれぞれ一致して
いた場合、各エクスクルーシブオアゲート５ｂ，５ｃか
ら“Ｈ”が出力される。
【００５１】したがって、レジスタ５ａ内部のカウント
値を格納するレジスタ１１，１２と、ＣＰＵ６のＷＲ信
号により予め設定された設定値を格納するレジスタ１
３，１４との値が一致した場合のみ、アンドゲート５ｄ
から強制リセットパルスが出力される。
値を格納するレジスタ１１，１２と、ＣＰＵ６のＷＲ信
号により予め設定された設定値を格納するレジスタ１
３，１４との値が一致した場合のみ、アンドゲート５ｄ
から強制リセットパルスが出力される。
【００５２】図３は、ＣＰＵ６によるメモリ７のアクセ
ス状態を示すＰＳ信号のタイミングチャートである。な
お、図３中、は命令のフェッチ、は命令のデコー
ド、は命令の実行、はメモリ７へのデータ転送（デ
ータ格納）を示す。
ス状態を示すＰＳ信号のタイミングチャートである。な
お、図３中、は命令のフェッチ、は命令のデコー
ド、は命令の実行、はメモリ７へのデータ転送（デ
ータ格納）を示す。
【００５３】本実施例でのＣＰＵ６から出力されるＰＳ
信号は、バスアクセスの区切りで出力されるものであ
り、例えば、ＣＰＵ６は、図３に示すように、ＣＰＵ６
の動作が基準クロックに基づいて、例えば、命令のフ
ェッチ、命令のデコード、命令の実行、データ格
納という一連の処理を行うが、命令のフェッチ及び
データ格納の処理時には、メモリ７に対して読み出し
・書き込みのためにバスを使用してアクセスしている状
態であるので、ＰＳ信号として“Ｌ”が出力され、ま
た、命令のデコード及び命令の実行時には、ＣＰＵ
６内部の処理であるので、メモリ７へのアクセスはな
く、ＰＳ信号として“Ｈ”が出力される。
信号は、バスアクセスの区切りで出力されるものであ
り、例えば、ＣＰＵ６は、図３に示すように、ＣＰＵ６
の動作が基準クロックに基づいて、例えば、命令のフ
ェッチ、命令のデコード、命令の実行、データ格
納という一連の処理を行うが、命令のフェッチ及び
データ格納の処理時には、メモリ７に対して読み出し
・書き込みのためにバスを使用してアクセスしている状
態であるので、ＰＳ信号として“Ｌ”が出力され、ま
た、命令のデコード及び命令の実行時には、ＣＰＵ
６内部の処理であるので、メモリ７へのアクセスはな
く、ＰＳ信号として“Ｈ”が出力される。
【００５４】次に、本実施例の動作を説明する。
【００５５】まず、図１に示すリセット回路１の各種動
作を図４〜図６に基づいて説明する。
作を図４〜図６に基づいて説明する。
【００５６】通常のリセット時には、アンドゲート４ａ
に入力されるソフト条件信号及びＰＳ信号が共に“Ｈ”
の状態であり、外部操作によりフリップフロップ２にリ
セットパルスが入力されると、フリップフロップ２から
アンドゲート４ａにリセットパルスが出力され、オアゲ
ート４ｂを介してＣＰＵ６のリセット端子にリセット信
号が出力される。
に入力されるソフト条件信号及びＰＳ信号が共に“Ｈ”
の状態であり、外部操作によりフリップフロップ２にリ
セットパルスが入力されると、フリップフロップ２から
アンドゲート４ａにリセットパルスが出力され、オアゲ
ート４ｂを介してＣＰＵ６のリセット端子にリセット信
号が出力される。
【００５７】図４は、リセット回路１のプロセスステー
ト付加リセット動作を説明するためのタイミングチャー
トである。
ト付加リセット動作を説明するためのタイミングチャー
トである。
【００５８】この場合、外部操作によりフリップフロッ
プ２にリセットパルスが入力されると、フリップフロッ
プ２によりリセットパルスがラッチされ、ラッチされた
リセットパルスがフリップフロップ２からアンドゲート
４ａと強制リセット回路５とに入力される。これによっ
て、強制リセット回路５内部のカウンタ５ａによりカウ
ントが開始される。
プ２にリセットパルスが入力されると、フリップフロッ
プ２によりリセットパルスがラッチされ、ラッチされた
リセットパルスがフリップフロップ２からアンドゲート
４ａと強制リセット回路５とに入力される。これによっ
て、強制リセット回路５内部のカウンタ５ａによりカウ
ントが開始される。
【００５９】一方、アンドゲート４ａには、フリップフ
ロップ３からソフト条件信号と、ＣＰＵ６からＰＳ信号
とが入力されており、このとき、ソフト条件信号は
“Ｈ”、つまり、ソフト処理の区切りとした場合、この
ときのＰＳ信号は“Ｌ”であるので、アンドゲート４ａ
からの出力は“Ｌ”となり、オアゲート４ｂからはリセ
ット信号が出力されず、ＰＳ信号が“Ｈ”となるとオア
ゲートゲート４ｂからリセット信号が出力される。この
とき、強制リセット回路５のカウント値は、設定値であ
る５秒に満たないので、強制リセット信号を出力する前
にカウンタ５ａがリセットされる。
ロップ３からソフト条件信号と、ＣＰＵ６からＰＳ信号
とが入力されており、このとき、ソフト条件信号は
“Ｈ”、つまり、ソフト処理の区切りとした場合、この
ときのＰＳ信号は“Ｌ”であるので、アンドゲート４ａ
からの出力は“Ｌ”となり、オアゲート４ｂからはリセ
ット信号が出力されず、ＰＳ信号が“Ｈ”となるとオア
ゲートゲート４ｂからリセット信号が出力される。この
とき、強制リセット回路５のカウント値は、設定値であ
る５秒に満たないので、強制リセット信号を出力する前
にカウンタ５ａがリセットされる。
【００６０】図５は、リセット回路１のソフト条件リセ
ット動作を説明するためのタイミングチャートである。
ット動作を説明するためのタイミングチャートである。
【００６１】この場合、外部操作によりフリップフロッ
プ２にリセットパルスが入力されると、フリップフロッ
プ２によりリセットパルスがラッチされ、ラッチされた
リセットパルスがフリップフロップ２からアンドゲート
４ａと強制リセット回路５とに入力される。これによっ
て、前述の例と同様に、強制リセット回路５内部のカウ
ンタ５ａによりカウントが開始される。
プ２にリセットパルスが入力されると、フリップフロッ
プ２によりリセットパルスがラッチされ、ラッチされた
リセットパルスがフリップフロップ２からアンドゲート
４ａと強制リセット回路５とに入力される。これによっ
て、前述の例と同様に、強制リセット回路５内部のカウ
ンタ５ａによりカウントが開始される。
【００６２】一方、アンドゲート４ａには、フリップフ
ロップ３からのソフト条件信号が入力されており、この
ソフト条件信号は、ＣＰＵ６によってメモリアクセスに
関連するソフトウェア処理が実行されているときにセッ
トされ、例えば、ワープロ等の文書作成ソフトウェアに
より文字置換処理が実行される前に、ソフト条件がセッ
トされる。
ロップ３からのソフト条件信号が入力されており、この
ソフト条件信号は、ＣＰＵ６によってメモリアクセスに
関連するソフトウェア処理が実行されているときにセッ
トされ、例えば、ワープロ等の文書作成ソフトウェアに
より文字置換処理が実行される前に、ソフト条件がセッ
トされる。
【００６３】これによって、フリップフロップ３によっ
てラッチされたソフト条件が“Ｌ”となるため、アンド
ゲート４ａに入力されているＰＳ信号が“Ｈ”となって
もオアゲート４ｂからリセット信号が出力されず、上記
ソフトウェア処理が終了して、ソフト条件がリセット
（すなわち、“Ｈ”）されたときに、ＰＳ信号が“Ｈ”
となると、リセット信号が出力される。
てラッチされたソフト条件が“Ｌ”となるため、アンド
ゲート４ａに入力されているＰＳ信号が“Ｈ”となって
もオアゲート４ｂからリセット信号が出力されず、上記
ソフトウェア処理が終了して、ソフト条件がリセット
（すなわち、“Ｈ”）されたときに、ＰＳ信号が“Ｈ”
となると、リセット信号が出力される。
【００６４】図６は、リセット回路１の暴走時における
強制リセット動作を説明するためのタイミングチャート
である。
強制リセット動作を説明するためのタイミングチャート
である。
【００６５】この場合、ＣＰＵ６がソフトウェア処理の
実行中に暴走し、例えば、ＣＰＵ６がメモリ７をアクセ
スした状態でロックしてしまった状態を想定すると、Ｃ
ＰＵ６によりメモリ７がアクセスされた状態が維持され
るため、ＰＳ信号は“Ｌ”のままとなる。したがって、
外部操作によりフリップフロップ２にリセットパルスが
入力されてフリップフロップ２からリセットパルスが出
力されても、ＰＳ信号が“Ｌ”であるため、このままで
は、アンドゲート４ａからオアゲート４ｂにリセットパ
ルスが出力されることがない。
実行中に暴走し、例えば、ＣＰＵ６がメモリ７をアクセ
スした状態でロックしてしまった状態を想定すると、Ｃ
ＰＵ６によりメモリ７がアクセスされた状態が維持され
るため、ＰＳ信号は“Ｌ”のままとなる。したがって、
外部操作によりフリップフロップ２にリセットパルスが
入力されてフリップフロップ２からリセットパルスが出
力されても、ＰＳ信号が“Ｌ”であるため、このままで
は、アンドゲート４ａからオアゲート４ｂにリセットパ
ルスが出力されることがない。
【００６６】しかし、フリップフロップ２からのリセッ
トパルス出力と同時に強制リセット回路５のカウンタ５
ａによるカウントが開始されており、所定のカウント値
（この場合、５秒）になると、オアゲート４ｂに対して
強制リセットパルスが出力されるため、ＣＰＵ６が強制
的にリセットされる。
トパルス出力と同時に強制リセット回路５のカウンタ５
ａによるカウントが開始されており、所定のカウント値
（この場合、５秒）になると、オアゲート４ｂに対して
強制リセットパルスが出力されるため、ＣＰＵ６が強制
的にリセットされる。
【００６７】すなわち、ソフト条件信号及びＰＳ信号か
ら得られる情報に基づいて、ＣＰＵ６の処理の区切りで
リセットをかけることにより、メモリ７の記憶内容等を
破壊することなく、メモリ７等の周辺回路を保護した状
態でリセットすることができる。
ら得られる情報に基づいて、ＣＰＵ６の処理の区切りで
リセットをかけることにより、メモリ７の記憶内容等を
破壊することなく、メモリ７等の周辺回路を保護した状
態でリセットすることができる。
【００６８】また、ＣＰＵ６が暴走し、ウエイト等によ
ってＣＰＵ６がロックして、ＣＰＵ６の処理の区切りが
いつまでも現れない場合であっても、強制的にリセット
をかけることにより、確実にリセットすることができ
る。
ってＣＰＵ６がロックして、ＣＰＵ６の処理の区切りが
いつまでも現れない場合であっても、強制的にリセット
をかけることにより、確実にリセットすることができ
る。
【００６９】したがって、周辺回路へのアクセスに対し
て悪影響をおよぼさず、ＣＰＵ６等の演算回路に確実に
リセットをかけることができる。
て悪影響をおよぼさず、ＣＰＵ６等の演算回路に確実に
リセットをかけることができる。
【００７０】以上説明したように、本実施例では、リセ
ットパルスを、リセットパルスの出力要求と、ソフト条
件信号及びＰＳ信号によるＣＰＵ６のデータバス占有状
態の検出結果とに基づいて、リセットパルスの出力要求
があり、かつ、ＣＰＵ６によるデータバスの占有を検出
しない場合に、ＣＰＵ６に対してリセット信号を出力す
ることにより、周辺回路の内容を破壊することなく、対
象となる演算手段を確実にリセットすることができる。
ットパルスを、リセットパルスの出力要求と、ソフト条
件信号及びＰＳ信号によるＣＰＵ６のデータバス占有状
態の検出結果とに基づいて、リセットパルスの出力要求
があり、かつ、ＣＰＵ６によるデータバスの占有を検出
しない場合に、ＣＰＵ６に対してリセット信号を出力す
ることにより、周辺回路の内容を破壊することなく、対
象となる演算手段を確実にリセットすることができる。
【００７１】なお、上記実施例は、命令のデコード、
命令の実行時においてメモリ７へのアクセスがないた
め、ＰＳ信号として“Ｈ”が出力される構成となってい
たが、これに限らず、例えば、命令のフェッチ時に
は、メモリ７からの命令の読み出しだけが行われるた
め、命令のフェッチ時にもＰＳ信号として“Ｈ”が出
力されるように構成してもよい。
命令の実行時においてメモリ７へのアクセスがないた
め、ＰＳ信号として“Ｈ”が出力される構成となってい
たが、これに限らず、例えば、命令のフェッチ時に
は、メモリ７からの命令の読み出しだけが行われるた
め、命令のフェッチ時にもＰＳ信号として“Ｈ”が出
力されるように構成してもよい。
【００７２】また、上記実施例では、演算手段としてＣ
ＰＵ６を例に採り説明したが、リセット信号の出力対象
となる演算手段としては、ＣＰＵ６にに限定されるもの
ではない。
ＰＵ６を例に採り説明したが、リセット信号の出力対象
となる演算手段としては、ＣＰＵ６にに限定されるもの
ではない。
【００７３】同様にして、強制リセット回路５の構成に
ついても上記構成に限定されるものではなく、例えば、
図７に示すように、同一の機能を有する他の構成に置換
してもよいことはいうまでもない。
ついても上記構成に限定されるものではなく、例えば、
図７に示すように、同一の機能を有する他の構成に置換
してもよいことはいうまでもない。
【００７４】図７は、他の実施例のリセット回路２０の
全体構成を示すブロック図である。なお、図７におい
て、図１と同一部分には同一符号を付す。
全体構成を示すブロック図である。なお、図７におい
て、図１と同一部分には同一符号を付す。
【００７５】図７において、リセット回路２０内の強制
リセット回路３０は、反転検出回路３０１、カウンタ３
０２、アンドゲート３０３から構成されている。
リセット回路３０は、反転検出回路３０１、カウンタ３
０２、アンドゲート３０３から構成されている。
【００７６】反転検出回路３０１は、アクセス状態（Ｐ
Ｓ信号）が変化すると、カウンタ３０２のリセット端子
にリセット信号を出力するものであり、カウンタ３０２
は、反転検出回路３０１から出力されるリセット信号に
よりリセットされ、入力端から入力されるクロックＣＫ
をカウントし、カウント値が所定値に達すると、アンド
ゲート３０３の一方入力端に“Ｈ”を出力するものであ
る。
Ｓ信号）が変化すると、カウンタ３０２のリセット端子
にリセット信号を出力するものであり、カウンタ３０２
は、反転検出回路３０１から出力されるリセット信号に
よりリセットされ、入力端から入力されるクロックＣＫ
をカウントし、カウント値が所定値に達すると、アンド
ゲート３０３の一方入力端に“Ｈ”を出力するものであ
る。
【００７７】アンドゲート３０３は、前述のように、一
方入力端をカウンタ３０２の出力端に接続するととも
に、他方入力端をフリップフロップ２の出力端と接続
し、出力端をオアゲート４ｂの他方入力端に接続してお
り、これによって、反転検出回路３０１とカウンタ３０
２とによりＣＰＵ６の暴走検出回路を構成することにな
る。
方入力端をカウンタ３０２の出力端に接続するととも
に、他方入力端をフリップフロップ２の出力端と接続
し、出力端をオアゲート４ｂの他方入力端に接続してお
り、これによって、反転検出回路３０１とカウンタ３０
２とによりＣＰＵ６の暴走検出回路を構成することにな
る。
【００７８】以上の構成において、ＣＰＵ６から出力さ
れるＰＳ信号は、通常動作中においては、“Ｈ”→
“Ｌ”→“Ｈ”→・・・と交互に反転されて出力される
ので、所定時間の間、このＰＳ信号が反転しない状態に
ある場合は、ＣＰＵ６が暴走状態にあることを示してい
る。このため、反転検出回路３０１により、この反転信
号を検出してＰＳ信号の状態が変化したときにカウンタ
３０２がリセットされるようにすることで、通常、カウ
ンタ３０２は入力されているクロックＣＫを常時カウン
トしており、所定値（本実施例では、例えば、５秒とな
る時間までのカウント値）になるとカウントアップ信号
がアンドゲート３０３に出力される。
れるＰＳ信号は、通常動作中においては、“Ｈ”→
“Ｌ”→“Ｈ”→・・・と交互に反転されて出力される
ので、所定時間の間、このＰＳ信号が反転しない状態に
ある場合は、ＣＰＵ６が暴走状態にあることを示してい
る。このため、反転検出回路３０１により、この反転信
号を検出してＰＳ信号の状態が変化したときにカウンタ
３０２がリセットされるようにすることで、通常、カウ
ンタ３０２は入力されているクロックＣＫを常時カウン
トしており、所定値（本実施例では、例えば、５秒とな
る時間までのカウント値）になるとカウントアップ信号
がアンドゲート３０３に出力される。
【００７９】すなわち、通常時では、カウンタ３０２の
カウントアップ前に反転検出回路３０１からリセット信
号が入力されてリセットされるが、ＣＰＵ６の暴走時に
は、反転検出回路３０１からのリセット信号が入力され
ないので、カウントアップ信号がアンドゲート３０３に
出力される。このとき、フリップフロップ２からのリセ
ットパルスがアンドゲート３０３に入力されると、アン
ドゲート３０３からオアゲート４ｂに強制リセット信号
が出力され、オアゲート４ｂからＣＰＵ６のリセット端
子にリセット信号が出力される。
カウントアップ前に反転検出回路３０１からリセット信
号が入力されてリセットされるが、ＣＰＵ６の暴走時に
は、反転検出回路３０１からのリセット信号が入力され
ないので、カウントアップ信号がアンドゲート３０３に
出力される。このとき、フリップフロップ２からのリセ
ットパルスがアンドゲート３０３に入力されると、アン
ドゲート３０３からオアゲート４ｂに強制リセット信号
が出力され、オアゲート４ｂからＣＰＵ６のリセット端
子にリセット信号が出力される。
【００８０】したがって、上記実施例と同様に、強制リ
セットが行われる。
セットが行われる。
【００８１】
【発明の効果】請求項１記載の発明では、リセット信号
生成手段により生成されたリセット信号を、リセット信
号の出力要求と、状態検出手段による演算手段の処理の
区切りの検出結果とに基づいて、リセット信号の出力要
求があり、かつ、演算手段の処理の区切りであることを
検出した場合に演算手段に対してリセット信号を出力す
ることにより、周辺回路の内容を破壊することなく、対
象となる演算手段を確実にリセットすることができる。
生成手段により生成されたリセット信号を、リセット信
号の出力要求と、状態検出手段による演算手段の処理の
区切りの検出結果とに基づいて、リセット信号の出力要
求があり、かつ、演算手段の処理の区切りであることを
検出した場合に演算手段に対してリセット信号を出力す
ることにより、周辺回路の内容を破壊することなく、対
象となる演算手段を確実にリセットすることができる。
【００８２】この場合、請求項２記載の発明では、前述
の請求項１記載の発明に加えて、演算手段の処理動作に
基づいて出力される状態信号により演算手段の処理の区
切りを検出し、演算手段の動作状態を状態検出手段によ
って確実に把握することができる。
の請求項１記載の発明に加えて、演算手段の処理動作に
基づいて出力される状態信号により演算手段の処理の区
切りを検出し、演算手段の動作状態を状態検出手段によ
って確実に把握することができる。
【００８３】そして、この場合、請求項３記載の発明で
は、前述の請求項１または２記載の発明に加えて、演算
手段の処理の区切りとして、演算手段が当該演算手段の
動作に不可欠な記憶に対するデータ読み出しを行ってい
る状態を定義し、記憶内容の破壊を防止することができ
る。
は、前述の請求項１または２記載の発明に加えて、演算
手段の処理の区切りとして、演算手段が当該演算手段の
動作に不可欠な記憶に対するデータ読み出しを行ってい
る状態を定義し、記憶内容の破壊を防止することができ
る。
【００８４】さらに、この場合、請求項４記載の発明で
は、前述の請求項１、２または３記載の発明に加えて、
リセット信号の出力要求があり、かつ、状態検出手段に
よって演算手段の処理の区切りでないことを検出した場
合、予め設定された設定時間後にリセット信号を強制的
に演算手段に対して出力し、この場合、予め設定される
設定時間としては、請求項５記載の発明のように、演算
手段に対して出力されるリセット信号を予め設定された
設定時間だけ遅延させる遅延手段を介してリセット信号
の出力を行い、さらに、遅延回路として、請求項６記載
の発明のように、リセット信号の出力要求とともにカウ
ントを開始するカウンタ回路によるカウント値と、予め
設定された設定値とを比較し、一致した場合にリセット
信号を出力することにより、演算手段のトラブルにより
データバスが占有された状態でホールドされていても確
実にリセットを行うことができる。
は、前述の請求項１、２または３記載の発明に加えて、
リセット信号の出力要求があり、かつ、状態検出手段に
よって演算手段の処理の区切りでないことを検出した場
合、予め設定された設定時間後にリセット信号を強制的
に演算手段に対して出力し、この場合、予め設定される
設定時間としては、請求項５記載の発明のように、演算
手段に対して出力されるリセット信号を予め設定された
設定時間だけ遅延させる遅延手段を介してリセット信号
の出力を行い、さらに、遅延回路として、請求項６記載
の発明のように、リセット信号の出力要求とともにカウ
ントを開始するカウンタ回路によるカウント値と、予め
設定された設定値とを比較し、一致した場合にリセット
信号を出力することにより、演算手段のトラブルにより
データバスが占有された状態でホールドされていても確
実にリセットを行うことができる。
【００８５】なお、上記演算手段の処理の区切りとして
は、請求項７記載の発明によれば、該演算手段がデータ
バスを占有していない状態とし、また、請求項８記載の
発明によれば、該演算手段が少なくともメモリに対して
データの書き込みが行われていない状態とすることで、
メモリの内容を破壊することなく、対象となる演算手段
を確実にリセットすることができる。
は、請求項７記載の発明によれば、該演算手段がデータ
バスを占有していない状態とし、また、請求項８記載の
発明によれば、該演算手段が少なくともメモリに対して
データの書き込みが行われていない状態とすることで、
メモリの内容を破壊することなく、対象となる演算手段
を確実にリセットすることができる。
【００８６】請求項９記載の発明によれば、リセット信
号の出力要求に伴い、演算手段の処理の区切りを検出
し、検出結果、処理の区切りが検出された場合、演算手
段に対してリセット信号を出力することにより、周辺回
路の内容を破壊することなく、対象となる演算手段を確
実にリセットすることができる。
号の出力要求に伴い、演算手段の処理の区切りを検出
し、検出結果、処理の区切りが検出された場合、演算手
段に対してリセット信号を出力することにより、周辺回
路の内容を破壊することなく、対象となる演算手段を確
実にリセットすることができる。
【００８７】また、この場合、請求項８記載の発明によ
れば、前述の請求項７記載の発明に加えて、リセット信
号の出力要求に伴い、演算手段の処理の区切りを検出
し、検出結果、処理の区切りが検出されない場合であっ
ても、予め設定された設定時間を越えたときには演算手
段に対して強制的にリセット信号を出力することによ
り、演算手段のトラブルによりデータバスが占有された
状態でホールドされていても確実にリセットを行うこと
ができる。
れば、前述の請求項７記載の発明に加えて、リセット信
号の出力要求に伴い、演算手段の処理の区切りを検出
し、検出結果、処理の区切りが検出されない場合であっ
ても、予め設定された設定時間を越えたときには演算手
段に対して強制的にリセット信号を出力することによ
り、演算手段のトラブルによりデータバスが占有された
状態でホールドされていても確実にリセットを行うこと
ができる。
【図１】本実施例のリセット回路の全体構成を示すブロ
ック図である。
ック図である。
【図２】強制リセット回路の要部構成を示すブロック図
である。
である。
【図３】ＣＰＵによるメモリのアクセス状態を示すＰＳ
信号のタイミングチャートである。
信号のタイミングチャートである。
【図４】リセット回路のプロセスステート付加リセット
動作を説明するためのタイミングチャートである。
動作を説明するためのタイミングチャートである。
【図５】リセット回路のソフト条件リセット動作を説明
するためのタイミングチャートである。
するためのタイミングチャートである。
【図６】リセット回路の暴走時における強制リセット動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
【図７】他の実施例のリセット回路の全体構成を示すブ
ロック図である。
ロック図である。
１ リセット回路 ２ フリップフロップ（リセット信号生成手
段） ３ フリップフロップ（状態検出手段） ４ 出力判定手段 ４ａ アンドゲート ４ｂ オアゲート ５ 強制リセット回路（遅延手段） ５ａ カウンタ（カウンタ回路） ５ｂ エクスクルーシブオアゲート ５ｃ エクスクルーシブオアゲート ５ｄ アンドゲート ６ ＣＰＵ（演算手段） ７ メモリ（周辺回路） １０ インバータ １１〜１４ レジスタ ２０ リセット回路 ３０ 強制リセット回路（遅延手段） ３０１ 反転検出回路 ３０２ カウンタ ３０３ アンドゲート
段） ３ フリップフロップ（状態検出手段） ４ 出力判定手段 ４ａ アンドゲート ４ｂ オアゲート ５ 強制リセット回路（遅延手段） ５ａ カウンタ（カウンタ回路） ５ｂ エクスクルーシブオアゲート ５ｃ エクスクルーシブオアゲート ５ｄ アンドゲート ６ ＣＰＵ（演算手段） ７ メモリ（周辺回路） １０ インバータ １１〜１４ レジスタ ２０ リセット回路 ３０ 強制リセット回路（遅延手段） ３０１ 反転検出回路 ３０２ カウンタ ３０３ アンドゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 克義 東京都羽村市栄町３丁目２番１号 カシオ 計算機株式会社羽村技術センター内 (72)発明者 渡辺 一嘉 東京都羽村市栄町３丁目２番１号 カシオ 計算機株式会社羽村技術センター内
Claims (10)
- 【請求項１】所定の算術・論理演算を行う演算手段に対
してリセット信号を出力し、該演算手段の動作を初期化
するリセット回路であって、 前記演算手段に対して出力されるリセット信号を生成す
るリセット信号生成手段と、 前記演算手段による処理の区切りを検出する状態検出手
段と、 リセット信号の出力要求及び該状態検出手段の検出結果
に基づいて、前記リセット信号生成手段により生成され
るリセット信号を前記演算手段に出力するか否かを判定
する出力判定手段と、 を備え、 前記出力判定手段は、リセット信号の出力要求があった
際、前記状態検出手段によって前記演算手段が処理の区
切りであることを検出した場合に前記リセット信号生成
手段により生成されるリセット信号を前記演算手段に出
力することを特徴とするリセット回路。 - 【請求項２】前記状態検出手段は、前記演算手段の処理
動作に基づいて出力される状態信号により該演算手段の
処理の区切りを検出すること特徴とする請求項１記載の
リセット回路。 - 【請求項３】前記状態検出手段は、前記演算手段が該演
算手段の動作に不可欠な記憶に対するデータ読み出しを
行っている状態を、該演算手段の処理の区切りとして検
出することを特徴とする請求項１または２記載のリセッ
ト回路。 - 【請求項４】リセット信号の出力要求があった際、前記
状態検出手段によって前記演算手段の処理の区切りでな
いことを検出した場合、該演算手段の処理の区切りでな
い状態が予め設定された設定時間を越えたときにリセッ
ト信号を該演算手段に対して強制的に出力することを特
徴とする請求項１、２または３記載のリセット回路。 - 【請求項５】リセット信号の出力要求があった際、前記
演算手段に対して出力されるリセット信号を予め設定さ
れた設定時間だけ遅延させる遅延手段を設け、 前記状態検出手段によって前記演算手段の処理の区切り
でないことを検出した場合、前記遅延手段を介してリセ
ット信号を出力することを特徴とする請求項４記載のリ
セット回路。 - 【請求項６】前記遅延手段は、リセット信号の出力要求
とともにカウントを開始するカウンタ回路を有し、 該カウンタ回路によるカウント値が予め設定された設定
値と一致した場合、リセット信号を出力することを特徴
とする請求項５記載のリセット回路。 - 【請求項７】前記演算手段の処理の区切りとは、該演算
手段がデータバスを占有していない状態であることを特
徴とする請求項１記載のリセット回路。 - 【請求項８】前記演算手段の処理の区切りとは、該演算
手段が少なくともメモリに対して書き込みを行っていな
い状態であることを特徴とする請求項１記載のリセット
回路。 - 【請求項９】リセット信号の出力要求に伴い、所定の算
術・論理演算を行う演算手段の処理の区切りを検出し、 処理の区切りである場合、前記演算手段に対してリセッ
ト信号を出力することを特徴とするリセット方法。 - 【請求項１０】リセット信号の出力要求に伴い、所定の
算術・論理演算を行う演算手段の処理の区切りを検出
し、 処理の区切りでない場合、予め設定された設定時間を越
えたときに前記演算手段に対して強制的にリセット信号
を出力することを特徴とする請求項９記載のリセット方
法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11052994A JP3684590B2 (ja) | 1994-04-25 | 1994-04-25 | リセット制御装置及びリセット制御方法 |
| US08/420,300 US5576650A (en) | 1994-04-25 | 1995-04-11 | Reset circuit of electronic device |
| IL113344A IL113344A (en) | 1994-04-25 | 1995-04-12 | Electronic reset device |
| CA002147568A CA2147568C (en) | 1994-04-25 | 1995-04-21 | Reset circuit of electronic device |
| KR1019950009552A KR100196045B1 (ko) | 1994-04-25 | 1995-04-22 | 전자기기의 리셋회로 |
| DE69522034T DE69522034T2 (de) | 1994-04-25 | 1995-04-24 | Rücksetzungsschaltung für elektronische Anordnung |
| EP95106136A EP0679981B1 (en) | 1994-04-25 | 1995-04-24 | Reset circuit of electronic device |
| CN95104786A CN1085857C (zh) | 1994-04-25 | 1995-04-25 | 电子装置的复位电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11052994A JP3684590B2 (ja) | 1994-04-25 | 1994-04-25 | リセット制御装置及びリセット制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07295687A true JPH07295687A (ja) | 1995-11-10 |
| JP3684590B2 JP3684590B2 (ja) | 2005-08-17 |
Family
ID=14538126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11052994A Expired - Fee Related JP3684590B2 (ja) | 1994-04-25 | 1994-04-25 | リセット制御装置及びリセット制御方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5576650A (ja) |
| EP (1) | EP0679981B1 (ja) |
| JP (1) | JP3684590B2 (ja) |
| KR (1) | KR100196045B1 (ja) |
| CN (1) | CN1085857C (ja) |
| CA (1) | CA2147568C (ja) |
| DE (1) | DE69522034T2 (ja) |
| IL (1) | IL113344A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007164302A (ja) * | 2005-12-09 | 2007-06-28 | Sanyo Electric Co Ltd | 携帯情報端末 |
| JP2007200016A (ja) * | 2006-01-26 | 2007-08-09 | Fujitsu Ltd | リセット信号生成回路 |
| JP2009003862A (ja) * | 2007-06-25 | 2009-01-08 | Hitachi Industrial Equipment Systems Co Ltd | 複数コンポーネントシステム |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960038608A (ko) * | 1995-04-07 | 1996-11-21 | 김광호 | 마이크로프로세서 오동작 방지회로 |
| US5991887A (en) | 1996-02-28 | 1999-11-23 | Dallas Semiconductor Corporation | Low power wake up circuitry, with internal power down of the wake up circuitry itself |
| JP3520662B2 (ja) * | 1996-04-09 | 2004-04-19 | 日産自動車株式会社 | 電子コントロールユニットの監視装置 |
| JP3435994B2 (ja) * | 1996-06-17 | 2003-08-11 | 松下電器産業株式会社 | リセット回路 |
| US6144887A (en) * | 1996-12-09 | 2000-11-07 | Denso Corporation | Electronic control unit with reset blocking during loading |
| US5893923A (en) * | 1997-05-12 | 1999-04-13 | Lexmark International, Inc. | Microcontroller utilizing a circuit to select during reset process an internal or external memory as base memory |
| JP3056131B2 (ja) * | 1997-06-25 | 2000-06-26 | 日本電気アイシーマイコンシステム株式会社 | システムのリセット方式 |
| CA2245113C (en) * | 1998-08-14 | 2001-05-01 | Ibm Canada Limited-Ibm Canada Limitee | Zero power power-on reset bootstrapping method and apparatus for ultra low-power integrated circuit packaging |
| US6188256B1 (en) | 1998-12-07 | 2001-02-13 | Philips Electronics North America Corporation | Reset-out circuit with feed back capability |
| IE20000602A1 (en) * | 1999-08-19 | 2001-04-18 | Dell Products Lp | Method and system for automated technical support for computers |
| JP2001228936A (ja) * | 2000-02-18 | 2001-08-24 | Mitsubishi Electric Corp | 内部リセット信号生成回路を備えるマイクロコンピュータ |
| US6789187B2 (en) * | 2000-12-15 | 2004-09-07 | Intel Corporation | Processor reset and instruction fetches |
| US6792527B1 (en) * | 2000-12-22 | 2004-09-14 | Xilinx, Inc. | Method to provide hierarchical reset capabilities for a configurable system on a chip |
| US6529053B2 (en) * | 2001-04-05 | 2003-03-04 | Koninklijke Philips Electronics N.V. | Reset circuit and method therefor |
| FR2846109A1 (fr) * | 2002-10-17 | 2004-04-23 | Thomson Licensing Sa | Appareil electronique a micro-processeur, notamment du type utilisant une memoire non volatile re-inscriptible, et son procede de commande |
| JP4179945B2 (ja) * | 2003-08-08 | 2008-11-12 | サンデン株式会社 | 自動販売機の端末制御装置 |
| US7231533B2 (en) * | 2003-12-23 | 2007-06-12 | Microchip Technology Incorporated | Wake-up reset circuit draws no current when a control signal indicates sleep mode for a digital device |
| KR100721627B1 (ko) * | 2005-03-29 | 2007-05-23 | 매그나칩 반도체 유한회사 | 파워 온 리셋 회로 |
| KR100793306B1 (ko) * | 2006-09-15 | 2008-01-10 | 삼성전자주식회사 | 휴대용단말기에 있어서 리세트 회로 및 방법 |
| US8493109B2 (en) | 2010-03-31 | 2013-07-23 | Qualcomm Incorporated | System and method to control a power on reset signal |
| TWI463295B (zh) * | 2011-10-28 | 2014-12-01 | Quanta Comp Inc | 重置／重啟電路 |
| US20130185547A1 (en) * | 2012-01-13 | 2013-07-18 | Rick Sturdivant | Signal reset circuit for wireless communication systems |
| US9697014B2 (en) * | 2012-10-24 | 2017-07-04 | Htc Corporation | Electronic apparatus and method for determining a reset thereof |
| DE102014116144A1 (de) | 2014-11-05 | 2016-05-12 | Hella Kgaa Hueck & Co. | Elektronische Einrichtung zum Sperren von Unterbrechungsanforderungen |
| KR102780455B1 (ko) * | 2018-08-28 | 2025-03-11 | 주식회사 엘지에너지솔루션 | Ic칩 및 이를 포함하는 bms |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1538995A (en) * | 1976-03-10 | 1979-01-24 | Chestel Inc | Time division multiplexed pabx communication switching system |
| US4091455A (en) * | 1976-12-20 | 1978-05-23 | Honeywell Information Systems Inc. | Input/output maintenance access apparatus |
| US4313158A (en) * | 1978-12-11 | 1982-01-26 | Honeywell Information Systems Inc. | Cache apparatus for enabling overlap of instruction fetch operations |
| JPH0697429B2 (ja) * | 1988-11-21 | 1994-11-30 | 日本モトローラ株式会社 | 低電圧阻止制御装置 |
| WO1990006555A1 (en) * | 1988-12-09 | 1990-06-14 | Dallas Semiconductor Corporation | Auxiliary integrated circuit for microprocessor management |
| US5203000A (en) * | 1988-12-09 | 1993-04-13 | Dallas Semiconductor Corp. | Power-up reset conditioned on direction of voltage change |
| US5345583A (en) * | 1992-05-13 | 1994-09-06 | Scientific-Atlanta, Inc. | Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state |
| JPH06176175A (ja) * | 1992-12-10 | 1994-06-24 | Rohm Co Ltd | オプション設定回路及び電子機器 |
-
1994
- 1994-04-25 JP JP11052994A patent/JP3684590B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-11 US US08/420,300 patent/US5576650A/en not_active Expired - Lifetime
- 1995-04-12 IL IL113344A patent/IL113344A/en not_active IP Right Cessation
- 1995-04-21 CA CA002147568A patent/CA2147568C/en not_active Expired - Fee Related
- 1995-04-22 KR KR1019950009552A patent/KR100196045B1/ko not_active Expired - Fee Related
- 1995-04-24 EP EP95106136A patent/EP0679981B1/en not_active Expired - Lifetime
- 1995-04-24 DE DE69522034T patent/DE69522034T2/de not_active Expired - Fee Related
- 1995-04-25 CN CN95104786A patent/CN1085857C/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007164302A (ja) * | 2005-12-09 | 2007-06-28 | Sanyo Electric Co Ltd | 携帯情報端末 |
| US8571597B2 (en) | 2005-12-09 | 2013-10-29 | Kyocera Corporation | Mobile information terminal executing application program |
| JP2007200016A (ja) * | 2006-01-26 | 2007-08-09 | Fujitsu Ltd | リセット信号生成回路 |
| JP2009003862A (ja) * | 2007-06-25 | 2009-01-08 | Hitachi Industrial Equipment Systems Co Ltd | 複数コンポーネントシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| IL113344A0 (en) | 1995-07-31 |
| JP3684590B2 (ja) | 2005-08-17 |
| IL113344A (en) | 1998-02-08 |
| DE69522034D1 (de) | 2001-09-13 |
| CA2147568C (en) | 1999-01-05 |
| EP0679981B1 (en) | 2001-08-08 |
| US5576650A (en) | 1996-11-19 |
| DE69522034T2 (de) | 2001-11-15 |
| KR950029939A (ko) | 1995-11-24 |
| CN1127375A (zh) | 1996-07-24 |
| CN1085857C (zh) | 2002-05-29 |
| EP0679981A3 (en) | 1996-05-22 |
| KR100196045B1 (ko) | 1999-06-15 |
| EP0679981A2 (en) | 1995-11-02 |
| CA2147568A1 (en) | 1995-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07295687A (ja) | リセット回路及びリセット方法 | |
| US6012154A (en) | Method and apparatus for detecting and recovering from computer system malfunction | |
| JPH05225067A (ja) | 重要メモリ情報保護装置 | |
| CN103164316A (zh) | 硬件监视器 | |
| JPS6030983B2 (ja) | 周辺装置制御ユニツト | |
| JP4693245B2 (ja) | 外部からの不正操作に対するコンピュータコアの保護 | |
| JP2006171952A (ja) | 半導体集積回路装置 | |
| US5938758A (en) | Microprocessor having function of prefetching instruction | |
| JP4334026B2 (ja) | コンピュータシステム、およびその中でシステム管理割込を発生し処理するための方法 | |
| US5555559A (en) | Microprocessor capable of ensuring flexible recovery time for I/O device by inserting idle states | |
| EP4038535B1 (en) | Secure peripheral component access | |
| JP3166167B2 (ja) | マイクロコンピュータ | |
| HK1013468A (en) | Reset circuit of electronic device | |
| JP2665043B2 (ja) | Ｃｐｕの暴走検出回路 | |
| JP3593701B2 (ja) | 制御装置 | |
| JP2701799B2 (ja) | マイクロコンピュータ | |
| JP3604101B2 (ja) | フラッシュメモリ制御装置 | |
| KR970006411B1 (ko) | 공유메모리를 사용한 운영체제 커널의 메세지 출력 방법 | |
| JP3415381B2 (ja) | マイクロコンピュータ及び電子制御装置 | |
| JP3172981B2 (ja) | 未使用メモリ空間アクセスエラー検出回路 | |
| JP3338722B2 (ja) | カウンタ回路 | |
| JPH0764823A (ja) | ウォッチドックタイマ回路 | |
| JP3616588B2 (ja) | マイクロプログラムチェックシステム | |
| JPH04148430A (ja) | エミュレータにおけるタイムアウト制御方式 | |
| JPH0258648B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |