JPH0729746Y2 - 多出力安定化電源装置 - Google Patents
多出力安定化電源装置Info
- Publication number
- JPH0729746Y2 JPH0729746Y2 JP11890189U JP11890189U JPH0729746Y2 JP H0729746 Y2 JPH0729746 Y2 JP H0729746Y2 JP 11890189 U JP11890189 U JP 11890189U JP 11890189 U JP11890189 U JP 11890189U JP H0729746 Y2 JPH0729746 Y2 JP H0729746Y2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- output
- signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は複数の出力を有する安定化電源に係り、特に従
出力電圧の安定化の改良に関する。
出力電圧の安定化の改良に関する。
〈従来の技術〉 多出力電源装置では、例えば本出願人の提案に係る特開
昭63-283,467号『複数入力電源装置』で開示されている
ように、主出力の安定化はPWM（パルス幅）制御回路に
よって行ない、従出力の安定化は可飽和リアクトル等の
スイッチング素子を用いて行なっているものがある。
昭63-283,467号『複数入力電源装置』で開示されている
ように、主出力の安定化はPWM（パルス幅）制御回路に
よって行ない、従出力の安定化は可飽和リアクトル等の
スイッチング素子を用いて行なっているものがある。
第３図は上記従来装置の動作状態を示す波形図で、
（Ａ）は発振波形、（Ｂ）は主出力回路のスイッチング
波形、（Ｃ）は従出力回路のスイッチング波形図であ
る。高周波対応のPWM制御ICでは三角形の発振波形とな
る。この場合主出力のオン時間を削る形で従出力の安定
化が行われる。
（Ａ）は発振波形、（Ｂ）は主出力回路のスイッチング
波形、（Ｃ）は従出力回路のスイッチング波形図であ
る。高周波対応のPWM制御ICでは三角形の発振波形とな
る。この場合主出力のオン時間を削る形で従出力の安定
化が行われる。
〈考案が解決しようとする課題〉 しかしながら、主出力のオン期間中に従出力のオンオフ
を実行することは、スイッチング素子における損失が増
大するという課題がある。
を実行することは、スイッチング素子における損失が増
大するという課題がある。
また主出力がオンのときに従出力がターンオフすると、
単位時間あたりの電流変化量di/dtが大きくなるのでサ
ージ逆電圧が大きくなり、電圧定格の大きなスイッチン
グ素子が必要となる課題があった。また電圧定格の小さ
なスイッチング素子を用いる場合には、スナバ回路を設
けてサージを吸収しなければならないという課題があっ
た。
単位時間あたりの電流変化量di/dtが大きくなるのでサ
ージ逆電圧が大きくなり、電圧定格の大きなスイッチン
グ素子が必要となる課題があった。また電圧定格の小さ
なスイッチング素子を用いる場合には、スナバ回路を設
けてサージを吸収しなければならないという課題があっ
た。
本考案はこのような課題を解決したもので、スイッチン
グ損失が小さくサージ逆電圧の小さな多出力安定化電源
装置を提供することを目的とする。
グ損失が小さくサージ逆電圧の小さな多出力安定化電源
装置を提供することを目的とする。
〈課題を解決するための手段〉 このような目的を達成する本考案は、トランスと、この
トランスの一次巻線に印加される入力信号をオンオフす
る第１のスイッチング素子と、前記トランスの第１の二
次巻線に誘起されるスイッチング信号を整流平滑化する
主二次回路と、この主二次回路の出力電圧を所定電圧に
安定化させる制御信号を当該第１のスイッチング素子に
供給する第１の安定化回路と、前記トランスの第２の二
次巻線に誘起されるスイッチング信号をオンオフする第
２のスイッチング素子と、この第２のスイッチング素子
でスイッチングされた信号を整流平滑化する従出力回路
と、この従二次回路の出力電圧を所定電圧に安定化させ
る制御信号を当該第２のスイッチング素子に供給する第
２の安定化回路とを具備する多出力安定化電源装置にお
いて、次の構成としたものである。
トランスの一次巻線に印加される入力信号をオンオフす
る第１のスイッチング素子と、前記トランスの第１の二
次巻線に誘起されるスイッチング信号を整流平滑化する
主二次回路と、この主二次回路の出力電圧を所定電圧に
安定化させる制御信号を当該第１のスイッチング素子に
供給する第１の安定化回路と、前記トランスの第２の二
次巻線に誘起されるスイッチング信号をオンオフする第
２のスイッチング素子と、この第２のスイッチング素子
でスイッチングされた信号を整流平滑化する従出力回路
と、この従二次回路の出力電圧を所定電圧に安定化させ
る制御信号を当該第２のスイッチング素子に供給する第
２の安定化回路とを具備する多出力安定化電源装置にお
いて、次の構成としたものである。
即ち、前記第１の安定化回路の出力する制御信号に基づ
いて前記第２の安定化回路の出力する制御信号のタイミ
ングを定めると共に、このタンミングを前記第１のスイ
ッチング素子がオンしている間に前記第２のスイッチン
グ素子をオンさせ、前記第１のスイッチング素子がオフ
している間に前記第２のスイッチング素子をオフさせる
同期化手段を設けたことを特徴とするものである。
いて前記第２の安定化回路の出力する制御信号のタイミ
ングを定めると共に、このタンミングを前記第１のスイ
ッチング素子がオンしている間に前記第２のスイッチン
グ素子をオンさせ、前記第１のスイッチング素子がオフ
している間に前記第２のスイッチング素子をオフさせる
同期化手段を設けたことを特徴とするものである。
〈作用〉 本考案の各構成要素はつぎの作用をする。第１の安定化
回路は第１のスイッチング素子に制御信号を送って、主
出力電圧を安定化している。第２の安定化回路は第２の
スイッチング素子に制御信号を送って、従出力電圧を安
定化している。同期化手段は、両制御信号を同期させて
おり、特に前記第１のスイッチング素子がオフしている
間に前記第２のスイッチング素子をオフさせることで逆
サージ電圧の発生を防止している。
回路は第１のスイッチング素子に制御信号を送って、主
出力電圧を安定化している。第２の安定化回路は第２の
スイッチング素子に制御信号を送って、従出力電圧を安
定化している。同期化手段は、両制御信号を同期させて
おり、特に前記第１のスイッチング素子がオフしている
間に前記第２のスイッチング素子をオフさせることで逆
サージ電圧の発生を防止している。
〈実施例〉 以下図面を用いて、本考案を説明する。
第１図は本考案の一実施例を示す回路図である。図にお
いて、トランスＴには一次巻線n0と二つの二次巻線n1,n
2が設けられている。一次巻線には商用の交流電源を整
流平滑化して得た直流電圧Vinが印加され、ここでは二
個のスイッチング素子Q1,Q2（トランジスタやFET等が用
いられる）が挿入されて、この直流電圧Vinをオンオフ
している。すると、二次巻線n1にスイッチング信号が誘
起されるので、ダイオードD11,D12により整流しチョー
クコイルL11で高周波数成分を除去してからコンデンサC
11で平滑化して、主出力電圧V1を出力している。PWM制
御回路U1はフィードバック端子F/Bにこの主出力電圧V1
を入力し、所定の基準電圧に安定化されるようにスイッ
チング素子Q1,Q2にオンオフ制御信号を送っている。
いて、トランスＴには一次巻線n0と二つの二次巻線n1,n
2が設けられている。一次巻線には商用の交流電源を整
流平滑化して得た直流電圧Vinが印加され、ここでは二
個のスイッチング素子Q1,Q2（トランジスタやFET等が用
いられる）が挿入されて、この直流電圧Vinをオンオフ
している。すると、二次巻線n1にスイッチング信号が誘
起されるので、ダイオードD11,D12により整流しチョー
クコイルL11で高周波数成分を除去してからコンデンサC
11で平滑化して、主出力電圧V1を出力している。PWM制
御回路U1はフィードバック端子F/Bにこの主出力電圧V1
を入力し、所定の基準電圧に安定化されるようにスイッ
チング素子Q1,Q2にオンオフ制御信号を送っている。
また二次巻線n2にもスイッチング信号が誘起されるの
で、ダイオードD21,D22により整流しチョークコイルL21
で高周波数成分を除去してからコンデンサC21で平滑化
して、従出力電圧V2を出力している。スイッチング素子
Q21は二次巻線n2の陽極側とダイオードD21の間に挿入さ
れたもので、例えば可飽和リアクトルやFET等が使用さ
れる。PWM制御回路U2はフィードバック端子F/Bにこの従
出力電圧V2を入力し、所定の基準電圧に安定化されるよ
うにスイッチング素子Q21にオンオフ制御信号を送って
いる。
で、ダイオードD21,D22により整流しチョークコイルL21
で高周波数成分を除去してからコンデンサC21で平滑化
して、従出力電圧V2を出力している。スイッチング素子
Q21は二次巻線n2の陽極側とダイオードD21の間に挿入さ
れたもので、例えば可飽和リアクトルやFET等が使用さ
れる。PWM制御回路U2はフィードバック端子F/Bにこの従
出力電圧V2を入力し、所定の基準電圧に安定化されるよ
うにスイッチング素子Q21にオンオフ制御信号を送って
いる。
PWM制御回路U3はフィードバック端子F/Bに基準電圧Vref
が接続され、制御端子CTにPWM制御回路U1の発振信号が
入力されるもので、この結果出力信号はPWM制御回路U1
のオンオフ制御信号と同期したものになっている。抵抗
R31、コンデンサC31よりなるCR回路はフェイズシフト回
路で、抵抗R31を介してコンデンサC31に充電を行なうこ
とで位相調整を行なうと共に、ダイオードD31によりコ
ンデンサC31に蓄電された信号を放電して波形整形をし
ている。この位相調整された同期信号はPWM制御回路U2
の制御端子CTに送られる。然して、PWM制御回路U1,2の
出力するオンオフ信号は互いに同期の取れたものになっ
ている。
が接続され、制御端子CTにPWM制御回路U1の発振信号が
入力されるもので、この結果出力信号はPWM制御回路U1
のオンオフ制御信号と同期したものになっている。抵抗
R31、コンデンサC31よりなるCR回路はフェイズシフト回
路で、抵抗R31を介してコンデンサC31に充電を行なうこ
とで位相調整を行なうと共に、ダイオードD31によりコ
ンデンサC31に蓄電された信号を放電して波形整形をし
ている。この位相調整された同期信号はPWM制御回路U2
の制御端子CTに送られる。然して、PWM制御回路U1,2の
出力するオンオフ信号は互いに同期の取れたものになっ
ている。
このように構成された装置の動作を次に説明する。第２
図は第１図の装置の動作を説明する波形図で、（Ａ）は
PWM制御回路U1の制御端子CTにおける発振波形、（Ｂ）
はPWM制御回路U1の出力するオンオフ制御信号、（Ｃ）
はPWM制御回路U3の出力する同期化信号、（Ｄ）はPWM制
御回路U2の制御端子CTに送られる発振波形（同期化信
号）、（Ｅ）はPWM制御回路U2の出力するオンオフ制御
信号である。
図は第１図の装置の動作を説明する波形図で、（Ａ）は
PWM制御回路U1の制御端子CTにおける発振波形、（Ｂ）
はPWM制御回路U1の出力するオンオフ制御信号、（Ｃ）
はPWM制御回路U3の出力する同期化信号、（Ｄ）はPWM制
御回路U2の制御端子CTに送られる発振波形（同期化信
号）、（Ｅ）はPWM制御回路U2の出力するオンオフ制御
信号である。
発振波形はPWM制御回路U1,U3で共通であるが、基準電圧
Vrefを定常状態の主出力電圧V1に比べて低く設定してあ
るので、同期化信号（第２図（Ｃ））のターンオフする
時期はオンオフ制御信号（第２図（Ｂ））に比較して所
定位相遅れている。そして、CR回路で作られた鋸波に対
し、従出力回路の出力電圧V2によりPWM制御回路U2のオ
ンオフ制御信号のオンするタイミングが定まる（第２図
（D,E））。またPWM制御回路U2のオンオフ制御信号のオ
フするタイミングは、前述の同期化信号のターンオフす
るタイミングで定まる。
Vrefを定常状態の主出力電圧V1に比べて低く設定してあ
るので、同期化信号（第２図（Ｃ））のターンオフする
時期はオンオフ制御信号（第２図（Ｂ））に比較して所
定位相遅れている。そして、CR回路で作られた鋸波に対
し、従出力回路の出力電圧V2によりPWM制御回路U2のオ
ンオフ制御信号のオンするタイミングが定まる（第２図
（D,E））。またPWM制御回路U2のオンオフ制御信号のオ
フするタイミングは、前述の同期化信号のターンオフす
るタイミングで定まる。
尚、上記実施例においては同期化信号の位相調整の回路
としてCR回路とダイオードを併用したものを示したが、
本考案はこれに限定されるものではなく、遅延線などを
用いた他の位相調整手段でもよく、要するに従出力側の
スイッチング素子Q31のターンオフするタイミングを主
出力回路のスイッチング素子をオフしている間にできる
ものであればよい。
としてCR回路とダイオードを併用したものを示したが、
本考案はこれに限定されるものではなく、遅延線などを
用いた他の位相調整手段でもよく、要するに従出力側の
スイッチング素子Q31のターンオフするタイミングを主
出力回路のスイッチング素子をオフしている間にできる
ものであればよい。
〈考案の効果〉 以上説明したように、本考案によれば従出力側のスイッ
チング素子Q31のターンオフするタイミングを主出力回
路のスイッチング素子がオフしている間にしているの
で、ターンオフ時のスイッチング損失が無視できるほど
小さくなると共に、サージ逆電圧の発生も抑制できると
言う実用上の効果がある。
チング素子Q31のターンオフするタイミングを主出力回
路のスイッチング素子がオフしている間にしているの
で、ターンオフ時のスイッチング損失が無視できるほど
小さくなると共に、サージ逆電圧の発生も抑制できると
言う実用上の効果がある。
第１図は本考案の一実施例を示す回路図、第２図は第１
図の装置の動作を説明する波形図、第３図は上記従来装
置の動作状態を示す波形図である。 Ｔ…トランス、V1…主出力電圧、V2…従出力電圧、U1〜
U3…PWM制御回路。
図の装置の動作を説明する波形図、第３図は上記従来装
置の動作状態を示す波形図である。 Ｔ…トランス、V1…主出力電圧、V2…従出力電圧、U1〜
U3…PWM制御回路。
Claims (1)
- 【請求項１】トランスと、 このトランスの一次巻線に印加される入力信号をオンオ
フする第１のスイッチング素子と、 前記トランスの第１の二次巻線に誘起されるスイッチン
グ信号を整流平滑化する主二次回路と、 この主二次回路の出力電圧を所定電圧に安定化させる制
御信号を当該第１のスイッチング素子に供給する第１の
安定化回路と、 前記トランスの第２の二次巻線に誘起されるスイッチン
グ信号をオンオフする第２のスイッチング素子と、 この第２のスイッチング素子でスイッチングされた信号
を整流平滑化する従出力回路と、 この従二次回路の出力電圧を所定電圧に安定化させる制
御信号を当該第２のスイッチング素子に供給する第２の
安定化回路と、 を具備する多出力安定化電源装置において、 前記第１の安定化回路の出力する制御信号に基づいて前
記第２の安定化回路の出力する制御信号のタイミングを
定めると共に、このタンミングを前記第１のスイッチン
グ素子がオンしている間に前記第２のスイッチング素子
をオンさせ、前記第１のスイッチング素子がオフしてい
る間に前記第２のスイッチング素子をオフさせる同期化
手段を設けたことを特徴とする多出力安定化電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11890189U JPH0729746Y2 (ja) | 1989-10-11 | 1989-10-11 | 多出力安定化電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11890189U JPH0729746Y2 (ja) | 1989-10-11 | 1989-10-11 | 多出力安定化電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360879U JPH0360879U (ja) | 1991-06-14 |
| JPH0729746Y2 true JPH0729746Y2 (ja) | 1995-07-05 |
Family
ID=31667043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11890189U Expired - Fee Related JPH0729746Y2 (ja) | 1989-10-11 | 1989-10-11 | 多出力安定化電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0729746Y2 (ja) |
-
1989
- 1989-10-11 JP JP11890189U patent/JPH0729746Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0360879U (ja) | 1991-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5642267A (en) | Single-stage, unity power factor switching converter with voltage bidirectional switch and fast output regulation | |
| US6069807A (en) | Compensation circuit method of operations thereof and converter employing the same | |
| US5734564A (en) | High-efficiency switching power converter | |
| US5060130A (en) | High-efficiency, high-density, power supply including an input boost power supply | |
| JP2002064980A (ja) | スイッチング電源回路 | |
| CA2011229C (en) | Switch-mode power supply with burst mode standby operation | |
| US5712780A (en) | Unity power factor converter for high quality power supply with magnetically coupled compensation | |
| JP3572575B2 (ja) | 多出力電源装置 | |
| JP2001333578A (ja) | 多出力スイッチング電源回路 | |
| JPH05276750A (ja) | 電源回路 | |
| US6229717B1 (en) | Switched power supply converter operable in a natural zero-voltage switching mode | |
| JP2002119053A (ja) | スイッチングレギュレータ | |
| JPH0729746Y2 (ja) | 多出力安定化電源装置 | |
| US20070063589A1 (en) | Power supply having two switch-mode power supply units | |
| JPH08126314A (ja) | 多出力制御電源装置 | |
| GB2262822A (en) | A synchronised switch-mode power supply | |
| KR0136876B1 (ko) | 텔레비젼 전원 장치 | |
| JPH037062A (ja) | 共振型スイッチング電源 | |
| KR100916488B1 (ko) | 입력 전원 스위칭과 동기화된 전원장치 | |
| JP2002272097A (ja) | スイッチング電源装置 | |
| JP2976638B2 (ja) | スイッチング電源 | |
| JP3057272B2 (ja) | スイッチング電源 | |
| JP7772579B2 (ja) | 直流電源装置 | |
| JP2948425B2 (ja) | スイッチング電源回路 | |
| JP4432279B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |