JPH0729856A - 半導体素子 - Google Patents

Abstract

(57)【要約】 【目的】 スートガラスが吸湿することを防ぎ、吸湿し
た際の耐ストレス性を向上させることができる半導体素
子を提供する。 【構成】 このシリコンチップは、支持基板１上にスー
トガラス２を介して能動領域４が形成されており、ダイ
シング領域は支持基板１に達するまでエッチングしてメ
サ型構造としている。さらに、チップ端面に露出するス
ートガラス２を保護膜５で覆うことにより、スートガラ
ス２がエッチング面８より吸湿することを防ぐことがで
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２枚の半導体基板をス
ート（Ｓｉ−Ｂ−Ｏ）ガラスによって貼り合わせた誘電
体分離基板（ＳＯＤＩＣ（Soot Deposited Integrated
Circuit ）基板）を用いた半導体素子に関する。

【０００２】

【従来の技術】誘電体分離基板は、回路設計の自由度が
高く、高分離耐圧を小分離領域で実現できるなどの点か
ら半導体集積回路において有用である。その中でも、ス
ート（Ｓｉ−Ｂ−Ｏ）ガラスによって２枚の半導体基板
を接合するＳＯＤＩＣ法は、他の誘電体分離技術と比
べ、低コストかつ大口径化が可能で、結晶欠陥が少ない
などの利点がある。

【０００３】図１４は従来のＳＯＤＩＣ基板を用いた半
導体素子の一例を示し、図１５はその製造プロセスを示
す。プロセスを説明すると、シリコン素子基板７の表面
を洗浄し（ａ）、熱酸化して酸化シリコン３を形成する
（ｂ）。この酸化シリコン３をフォトエッチングで窓あ
けした後（ｃ）、異方性エッチングでＶ溝３１を形成す
る（ｄ）。そして、酸化シリコン３を除去した後
（ｅ）、Ｖ溝３１の形成されたシリコン素子基板７の表
面を熱酸化して酸化シリコン３を形成する（ｆ）。この
酸化シリコン３の上からスートガラス２をデポすなわち
堆積し（ｇ）、これに支持基板１を接合する（ｈ）。そ
の後、線Ａ−Ａで研削、研磨し（ｉ）、このチップを上
下逆転させて、Ｎ型及びＰ型半導体でなる能動領域４を
形成し、素子形成する（ｊ）。なお、図１４において、
５は保護膜、６は電極である。

【０００４】

【発明が解決しようとする課題】従来のＳＯＤＩＣ基板
を用いた集積回路では、Ｂ（ホウ素）濃度をある程度増
やすことでガラスの流動性を増やし、スートガラスとシ
リコン基板との接合部のボイド発生を抑制しているが、
Ｂ濃度を増すと、吸湿に対する耐性が低下するという問
題が起きる。また、従来から、ＳＯＤＩＣ基板を用いた
集積回路では、図１４に示すように、素子を１個のチッ
プにダイシングした際に、チップ端面にスートガラス２
が露出してしまう構造となっている。このため、従来の
方法でＢ濃度を増やして接合したチップでは、スートガ
ラス２の端面から水分を吸湿しやすく、吸湿によってス
ートガラス２とシリコン基板との界面の接合状態が変化
する。そのため、ダイボンドやモールドのストレスによ
って、素子形成部に歪が入り、配線の断線や、能動領域
４にクラックが発生するといった問題がある。

【０００５】本発明は、上述した問題点を解決するもの
で、スートガラスが吸湿することを防ぎ、スートガラス
と基板との接合界面にかかる応力を吸収させ、接合界面
にかかる応力による破壊を防止することができる半導体
素子を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に請求項１の発明は、支持基板上にスートガラスを介し
て能動領域を形成してなる半導体素子において、該素子
のダイシング領域を支持基板に達するまでエッチングす
ることにより、メサ型に形成したものである。請求項２
の発明は、チップのダイシング領域をシリコンにより構
成した請求項１記載の半導体素子である。請求項３の発
明は、スートガラスを保護膜で覆った請求項１又は２記
載の半導体素子である。請求項４の発明は、素子表面を
覆う保護膜上に、ジャンクション・コーティング・レジ
ンを形成した請求項３記載の半導体素子である。請求項
５の発明は、支持基板上にスートガラスを介して能動領
域を形成してなる半導体素子において、スートガラスの
支持基板との接合面に生じたボイドをポリシリコンによ
って埋めたものである。

【０００７】請求項６の発明は、支持基板上にスートガ
ラスを介して能動領域を形成してなる半導体素子におい
て、能動領域とスートガラスとの間に、保護膜を形成し
たものである。請求項７の発明は、保護膜が耐水性のあ
る材料である請求項３又は６記載の半導体素子である。
請求項８の発明は、保護膜とスートガラスとの間に、熱
膨張による応力を緩和する膜を挟んだ請求項３又は６記
載の半導体素子である。請求項９の発明は、能動領域と
保護膜との間に、熱膨張による応力を緩和する膜を挟ん
だ請求項６記載の半導体素子である。請求項１０の発明
は、熱膨張による応力を緩和する膜がポリシリコンもし
くは酸化シリコンである請求項８又は９記載の半導体素
子である。

【０００８】請求項１１の発明は、支持基板上にスート
ガラスを介して能動領域を形成してなる半導体素子にお
いて、能動領域間に設けられたＶ溝をポリシリコンによ
って埋めたものである。請求項１２の発明は、支持基板
上にスートガラスを介して能動領域を形成してなる半導
体素子において、能動領域の底面又は支持基板の表面の
少なくとも一つにエッチングによるＶ溝を形成したもの
である。請求項１３の発明は、支持基板上にスートガラ
スを介して能動領域を形成してなる半導体素子におい
て、能動領域間に設けられたＶ溝に、支持基板をエッチ
ングすることで形成された突起部を挿入した構造を有す
るものである。請求項１４の発明は、支持基板上にスー
トガラスを介して能動領域を形成してなる半導体素子に
おいて、ｐウエハにｎ⁺ 拡散層を形成し、電気化学エッ
チングにより能動領域を形成したものである。請求項１
５の発明は、請求項１乃至１３のいずれかに記載した構
造を有するフォトボルアレイである。

【０００９】

【作用】請求項１乃至３の構成によれば、スートガラス
が素子端面に露出しないように保護膜で覆うことによ
り、スートガラスの吸湿を防止することができる。請求
項４の構成によれば、ジャンクション・コーティング・
レジンを形成することにより、スートガラスにかかる応
力を吸収させることができる。請求項５の構成によれ
ば、ボイドをポリシリコンで埋めることにより、ボイド
に水分がたまりにくくなり、スートガラスの吸湿を防止
することができる。請求項６、７の構成によれば、保護
膜に耐水性のある材料を用いることにより、耐湿性に優
れたものとなる。請求項８乃至１０の構成によれば、熱
膨張による応力を緩和することができ、素子の破壊を防
止することができる。請求項１１の構成によれば、能動
領域間に設けられたＶ溝をポリシリコンで埋めることに
より、スートガラスにかかる応力を緩和することができ
る。

【００１０】請求項１２、１３の構成によれば、シリコ
ン基板にＶ溝を設けることにより、基板とスートガラス
との吸着力が大きくなる。請求項１４の構成によれば、
電気化学エッチングによって、研磨することなしに能動
領域を形成することができる。請求項１５の構成によれ
ば、フォトボルアレイの信頼性が向上する。

【００１１】

【実施例】以下、本発明を具体化した実施例について図
面を参照して説明する。Ｓｉ−Ｂ−Ｏガラス（以下、ス
ートガラスという）が吸湿することが原因で、スートガ
ラスと基板との接合界面にかかる応力により素子が破壊
することを防ぐため、スートガラスの吸湿を防ぐ、
接合界面にかかる応力を緩和する、接合面の吸着力を
大きくする、という３つの対策が考えられる。第１の対
策では、スートガラスの露出面（チップ全面）に保護膜
を形成する（実施例１、２）、スートガラスに生じたボ
イドをポリシリコンで塞ぐ（実施例３）ことで、スート
ガラスの表面が露出しないようにして、スートガラスの
吸湿、変質を防ぐ構造としている。また、第２の対策で
は、緩衝材によりスートガラスに発生した応力を吸収さ
せる（実施例４、５）、能動領域間に設けられたＶ溝を
ポリシリコンによって埋め、応力を緩和させる（実施例
６）構造とし、接合界面にかかる応力を緩和するように
している。また、第３の対策では、能動領域や支持基板
のシリコン表面に凹凸を設ける（実施例７、８）構造と
し、界面の吸着力を増し、耐ストレス性を上げている。

【００１２】図１は第１実施例によるシリコンチップを
示す。このシリコンチップは、支持基板１上にスートガ
ラス２を介して能動領域４が形成されており、ダイシン
グ領域は支持基板１に達するまでエッチングしてメサ型
構造としている。さらに、チップ端面に露出するスート
ガラス２を保護膜５で覆うことにより、スートガラス２
がエッチング面８より吸湿することを防いでいる。図２
はこのチップの作製工程を示す。上述した従来のプロセ
スで素子形成を行った後、チップ表面にＳｉＮもしくは
ＳｉＯ２３０をデポし（ａ）、チップ表面をＳｉＮもし
くはＳｉＯ２３０でマスクして、ダイシング領域シリコ
ン９をエッチングする（ｂ）。その後、スートガラス２
を支持基板１に達するまでエッチングし（ｃ）、ＳｉＮ
もしくはＳｉＯ２３０を除去した後（ｄ）、保護膜５を
デポすることによりチップ全面を保護膜５で覆う
（ｅ）。なお、保護膜５としては、ＳｉＮ、ＳｉＯＮ、
ポリイミド等の耐水性のある材料を用いる。

【００１３】図３は第２実施例によるシリコンチップを
示す。本実施例では、ダイシング領域をシリコンのみで
形成して異方性エッチングを行うことにより、ダイシン
グ領域エッチングプロセスの簡略化、および、エッチン
グにより支持基板１とスートガラスとの界面に段差が発
生することを防ぐ。図４はこのチップの作製工程を示
す。素子基板７の表面を洗浄し（ａ）、酸化シリコン３
のマスクを形成した後（ｂ）、異方性エッチングして、
形成されるＶ溝３１を、後にデポするスートガラス２の
厚さと同じ深さにする（ｃ）。次に、ダイシング領域に
マスクをかけるために、酸化シリコン３のマスクを形成
した後（ｄ）、素子基板７のシリコン面をエッチングし
て、能動領域４の高さをつくる（ｅ）。その後、スート
ガラス２をデポし、ダイシング領域シリコン１０の表面
までスートガラス２をエッチングして、シリコン表面を
出して素子側を形成する（ｆ）。そして、支持基板１と
接合する（ｇ）。その後、研削、研磨して素子形成した
後（ｈ）、素子領域をＳｉＮ１１でマスクし、ダイシン
グ領域シリコン１０を支持基板１まで異方性エッチング
し、チップ端面を形成する（ｉ）。その後、保護膜５を
素子全面を覆うようにデポし、線Ｂ−Ｂ及びＣ−Ｃでダ
イシングして（ｊ）、図３に示すシリコンチップを作製
する。

【００１４】図５は第３実施例によるシリコンチップを
示す。本実施例はスートガラス２に生じたボイドをポリ
シリコン１２で埋めたものであり、スートガラス２に生
じたボイドに水分がたまることを防ぎ、スートガラス２
が吸湿することを防ぐ。

【００１５】図６は第４実施例によるシリコンチップを
示す。第１実施例でデポした保護膜５の上に、ポリイミ
ドなどのストレスを吸収する膜でＪＣＲ（ジャンクショ
ン・コーティング・レジン）１３を形成し、スートガラ
ス２の変形により能動領域４にクラックが発生すること
や能動領域４が剥離することを防ぐ。

【００１６】図７は第５実施例によるシリコンチップを
示す。能動領域４とスートガラス２との界面にパシベー
ション膜（保護膜）５及びストレス緩和のための応力緩
和膜（ポリシリコン膜）１４を挟むことにより、スート
ガラス２の変形によるストレスを応力緩和膜１４で吸収
させる構造とする。なお、熱膨張による応力を緩和する
膜１４はポリシリコンだけに限られず、酸化シリコンで
あってもよい。

【００１７】図８は第６実施例によるシリコンチップを
示す。能動領域４の間に設けられたＶ溝をポリシリコン
１２で埋めることにより、ストレスを緩和することがで
きる。図９はこのチップの作製工程を示す。上述した素
子基板７のＶ溝形成後、ポリシリコン１２をデポしてＶ
溝を埋める（ａ）。次に、素子基板７の表面までポリシ
リコン１２をエッチングする（ｂ）。その後、酸化膜を
つけた後、スートガラス２をデポする（ｃ）。そして、
支持基板１と接合して、研削、研磨し、素子形成するこ
とで、図８に示すシリコンチップを作製する。

【００１８】図１０は第７実施例によるシリコンチップ
を示す。能動領域４の底面及び支持基板１の表面にエッ
チングによって凹凸部（Ｖ溝）１５，１６をつけること
により、基板とスートガラス２との吸着力を増やし、ク
ラックが発生することを防ぐ。図１１はこのチップの作
製工程を示す。素子領域の作製工程では、素子基板７の
表面を熱酸化して、酸化シリコン３を形成し（ａ）、こ
の酸化シリコン３をフォトエッチングで窓あけした後
（ｂ）、異方性エッチングでＶ溝１５を形成する
（ｃ）。酸化シリコン３を除去した後（ｄ）、表面を熱
酸化し、スートガラス２をデポする。一方、支持基板１
の作製工程では、支持基板１の表面を熱酸化して、酸化
シリコン３を形成し（ｅ）、この酸化シリコン３をフォ
トエッチングで窓あけした後（ｆ）、異方性エッチング
でＶ溝１６を形成し（ｇ）、酸化シリコン３を除去す
る。その後、スートガラス２をデポした素子領域と支持
基板１とを接合することにより、上述の図１０に示すシ
リコンチップを作製する。

【００１９】図１２は第８実施例によるシリコンチップ
を示す。エッチングにより、支持基板１に、能動領域４
の間に設けられたＶ溝３３の幅で突起部１７を形成し、
この支持基板１を突起部１７がＶ溝３３に挿入するよう
に接合することで、基板とスートガラスとの吸着力を増
す構造とする。

【００２０】次に、図１３を用いて、電気化学エッチン
グ（ＥＣＥ）により素子基板７をエッチングすることに
よって能動領域４を研磨しないで作り出す方法を示す。
この方法により、研磨工程を省略することができるの
で、コストを削減でき、高精度にシリコンチップを作製
することができる。素子基板７にｐ形ウェハ２１を用
い、スートガラス側を能動領域４の高さまでＢ（ホウ
素）などでｎ形にドープすることで、ｎ領域２２で能動
領域４の高さを作り込む（ａ）。次に、ｎ領域２２に異
方性エッチングによりＶ溝を形成し（ｂ）、スートガラ
ス２をデポした後（ｃ）、支持基板１と接合する
（ｄ）。その後、能動領域４に電界をかけておきＥＣＥ
を行い、線Ｄ−Ｄでｐ形シリコン２１のみを選択的にエ
ッチングすることで、研磨工程なしでｎ形の能動領域４
を作製する。なお、上述したような半導体素子構造を有
するフォトボルアレイは、信頼性の高いものとなる。

【００２１】

【発明の効果】以上のように請求項１乃至３の発明によ
れば、素子のダイシング領域を支持基板に達するまでエ
ッチングすることによりメサ型としているので、スート
ガラスがチップ端面に露出しないように保護膜を形成す
ることができ、従って、スートガラスが吸湿するのを防
止することができ、耐湿性に優れた高信頼性の集積回路
素子を提供することができる。請求項４、６乃至１１の
発明によれば、ポリシリコン膜やジャンクション・コー
ティング・レジンなどの膜を形成することで、接合界面
にかかる応力を吸収させることができ、耐ストレス性に
優れた高信頼性の集積回路素子を提供することができ
る。請求項５の発明によれば、ボイドがポリシリコンで
埋められているので、ボイドに水分がたまるのを防ぐこ
とができ、耐湿性に優れた高信頼性の集積回路素子を提
供することができる。請求項１２、１３の発明によれ
ば、シリコン基板にＶ溝が形成されているので、接合界
面の吸着力を増やすことができ、耐ストレス性に優れた
高信頼性の集積回路素子を提供することができる。請求
項１４の発明によれば、電気化学エッチング法により素
子基板をエッチングすることにより能動領域を形成する
ので、能動領域の研磨工程を省略することができ、高精
度、低コストでシリコンチップを作製することができ
る。請求項１５の発明によれば、フォトボルアレイが信
頼性の高いものとなる。

【図面の簡単な説明】

【図１】本発明の第１実施例によるシリコンチップの側
面図である。

【図２】本実施例のチップの作製工程を説明するための
図である。

【図３】第２実施例によるシリコンチップの側面図であ
る。

【図４】本実施例のチップの作製工程を説明するための
図である。

【図５】第３実施例によるシリコンチップの側面図であ
る。

【図６】第４実施例によるシリコンチップの側面図であ
る。

【図７】第５実施例によるシリコンチップの側面図であ
る。

【図８】第６実施例によるシリコンチップの側面図であ
る。

【図９】本実施例のチップの作製工程を説明するための
図である。

【図１０】第７実施例によるシリコンチップの側面図で
ある。

【図１１】本実施例のチップの作製工程を説明するため
の図である。

【図１２】第８実施例によるシリコンチップの側面図で
ある。

【図１３】電気化学エッチング法を用いて能動領域を形
成する方法を説明するための図である。

【図１４】従来例のシリコンチップの側面図である。

【図１５】従来例のチップの作製工程を説明するための
図である。

【符号の説明】

１ 支持基板 ２ スートガラス ４ 能動領域 ５ 保護膜 ７ 素子基板 ９，１０ ダイシング領域シリコン １１ ＳｉＮ １２ ポリシリコン １３ ＪＣＲ（ジャンクション・コーティング・レジ
ン） １４ 応力緩和膜 １５，１６，３３ Ｖ溝

Claims (15)

【特許請求の範囲】
1. 【請求項１】 支持基板上にスートガラスを介して能動
   領域を形成してなる半導体素子において、 該素子のダイシング領域を支持基板に達するまでエッチ
   ングすることにより、メサ型に形成したことを特徴とす
   る半導体素子。
2. 【請求項２】 チップのダイシング領域をシリコンによ
   り構成したことを特徴とする請求項１記載の半導体素
   子。
3. 【請求項３】 スートガラスを保護膜で覆ったことを特
   徴とする請求項１又は２記載の半導体素子。
4. 【請求項４】 素子表面を覆う保護膜上に、ジャンクシ
   ョン・コーティング・レジンを形成したことを特徴とす
   る請求項３記載の半導体素子。
5. 【請求項５】 支持基板上にスートガラスを介して能動
   領域を形成してなる半導体素子において、 スートガラスの支持基板との接合面に生じたボイドをポ
   リシリコンによって埋めたことを特徴とする半導体素
   子。
6. 【請求項６】 支持基板上にスートガラスを介して能動
   領域を形成してなる半導体素子において、 能動領域とスートガラスとの間に、保護膜を形成したこ
   とを特徴とする半導体素子。
7. 【請求項７】 保護膜が耐水性のある材料であることを
   特徴とする請求項３又は６記載の半導体素子。
8. 【請求項８】 保護膜とスートガラスとの間に、熱膨張
   による応力を緩和する膜を挟んだことを特徴とする請求
   項３又は６記載の半導体素子。
9. 【請求項９】 能動領域と保護膜との間に、熱膨張によ
   る応力を緩和する膜を挟んだことを特徴とする請求項６
   記載の半導体素子。
10. 【請求項１０】 熱膨張による応力を緩和する膜がポリ
    シリコンもしくは酸化シリコンであることを特徴とする
    請求項８又は９記載の半導体素子。
11. 【請求項１１】 支持基板上にスートガラスを介して能
    動領域を形成してなる半導体素子において、 能動領域間に設けられたＶ溝をポリシリコンによって埋
    めたことを特徴とする半導体素子。
12. 【請求項１２】 支持基板上にスートガラスを介して能
    動領域を形成してなる半導体素子において、 能動領域の底面又は支持基板の表面の少なくとも一つに
    エッチングによるＶ溝を形成したことを特徴とする半導
    体素子。
13. 【請求項１３】 支持基板上にスートガラスを介して能
    動領域を形成してなる半導体素子において、 能動領域間に設けられたＶ溝に、支持基板をエッチング
    することで形成された突起部を挿入した構造を有するこ
    とを特徴とする半導体素子。
14. 【請求項１４】 支持基板上にスートガラスを介して能
    動領域を形成してなる半導体素子において、 ｐウエハにｎ⁺ 拡散層を形成し、電気化学エッチングに
    より能動領域を形成したことを特徴とする半導体素子。
15. 【請求項１５】 請求項１乃至１３のいずれかに記載し
    た構造を有することを特徴とするフォトボルアレイ。