JPH07302171A

JPH07302171A - ディスク制御装置

Info

Publication number: JPH07302171A
Application number: JP9605594A
Authority: JP
Inventors: Tsunetaka Komachiya; 常孝小町谷; Hitoshi Tsunoda; 仁角田; Yoshihisa Kamo; 善久加茂
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-05-10
Filing date: 1994-05-10
Publication date: 1995-11-14

Abstract

(57)【要約】【構成】ディスク制御装置において、従来集中管理され
ていた制御情報を、マイクロプロセッサ単位に持たせた
分散メモリに格納する。【効果】制御情報を分散化することで、制御情報へのア
クセスネックを解消し、性能向上を可能とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータシステムに
係り、特に高性能な入出力動作を可能とするディスクシ
ステムに関する。

【０００２】

【従来の技術】通常のコンピュータシステムにおいて
は、ＣＰＵ等の上位側が必要とするデータは２次記憶装
置に格納され、ＣＰＵが必要に応じ二次記憶装置に対し
てデータの書込み，読みだしを行っている。この二次記
憶装置としては一般に不揮発な記憶媒体が使用され、代
表的なものとして磁気ディスク装置(以下ドライブとす
る)、光ディスクなどがあげられる。このような二次記
憶装置では、一般にＣＰＵとドライブ間のデータ転送制
御を行うディスク制御装置（以下ＤＫＣとする）が存在
する。

【０００３】ディスク制御装置の一例を以下に説明す
る。ＤＫＣ１では図７に示すようにチャネルデータ制御
回路（ＣＤＣ）５とドライブデータ制御回路（ＤＤＣ）
１３によりデータ転送は実行される。チャネルデータ制
御回路（ＣＤＣ）５はＣＰＵとＤＫＣ１内のキャッシュ
メモリ１０間のデータ転送を行い、ドライブデータ制御
回路（ＤＤＣ）１３はキャッシュメモリ１０とドライブ
１２間のデータ転送を行う。ＣＤＣ５，キャッシュメモ
リ１０，ＤＤＣ１３はデータ用の共通バス(DBS)７に接
続される。ＤＫＣ１におけるデータ転送制御は、各ＣＤ
Ｃ５，ＤＤＣ１３の制御を行うマイクロプロセッサ（Ｍ
Ｐ）６の管理のもとで行われる。各ＭＰ６は制御信号用
の共通バス（ＣＢＳ）８に接続されている。

【０００４】この様にＤＫＣ１内では各ＭＰ６がマルチ
プロセッサ構成になっており、それぞれのＭＰ６がバ
ス，キャッシュメモリ１０，ドライブ１２等の共有の資
源を効率良く使用することで，スムーズなデータ転送を
実現している。このように、ＭＰ６が協調して動作する
ために、ＤＫＣ１内では、ＣＢＳ８を介して制御情報メ
モリ（ＣＭ）９内の制御情報の参照および更新を繰り返
す必要がある。従来のＤＫＣ１ではこのように制御情報
はＣＭ９にまとめられ、一括管理されている。

【０００５】

【発明が解決しようとする課題】従来のＤＫＣ１では各
ＭＰ６が協調して動作するため、１回の入出力処理にお
いてＣＢＳ８を介して何回もＣＭ９にアクセスを行う必
要がある。このため、今後ＤＫＣ１内のＭＰ６の数が増
加したり、ＭＰ６の処理性能が向上すると、ＣＢＳ８，
ＣＭ９間がネックになる。

【０００６】

【課題を解決するための手段】上記課題を解決するため
本発明は、ディスク制御装置内の各ＭＰ６に分散メモリ
（ＤＭ）１１を設け、ＣＭ９内の制御情報を分散させ
る。

【０００７】

【作用】この様に各ＭＰ６にＤＭ１１を設け、ＣＭ９内
のデータを分散させると、MP6が必要とする制御情報が
ＤＭ１１内に存在すれば、ＣＭ９へのアクセスが必要で
なくなるため、ＣＢＳ８，ＣＭ９間のネックが解消され
る。

【０００８】

【実施例】

（実施例１）以下本発明の一実施例を図１により説明す
る。図１は本発明のＤＫＣ１内の構造を示す。図１に示
すようにＤＫＣ１はキャッシュメモリ１０，制御情報メ
モリ９をはさんでクラスタ０，１は対称になっている。
ＤＫＣ１は実際にＣＰＵとドライブ１２間でデータ転送
を行うデータ転送系と、このデータ転送を管理する制御
系で構成される。クラスタ０，１は全く同じ構成になっ
ているため、以下の説明はクラスタ０について行う。

【０００９】まず、ＤＫＣ１内のデータ転送系について
説明する。まず、ＣＰＵとＤＫＣ１間のデータ転送方法
を示す。ＣＰＵとＤＫＣ１はチャネルパス３により接続
され、このチャネルパス３はＤＫＣ１内においてチャネ
ルスイッチ回路４に接続されている。チャネルスイッチ
回路４はＤＫＣ１内において同時に動作可能なチャネル
パス３は最大４本のため、４本以上のチャネルパス３の
中から、最大４本を選択する回路である。各チャネルス
イッチ４には各々４個ずつチャネルデータ制御回路（Ｃ
ＤＣ）５が接続されている。このＣＤＣ５はデータ用共
通バス(ＤＢＳ)７に接続されている。ＤＢＳ７にはキャ
ッシュメモリ１０も接続されている。

【００１０】ＣＰＵから転送されてきたデータはＣＤＣ
５の制御のもと、ＤＢＳ７を通ってキャッシュメモリ１
０に格納される。また、キャッシュメモリ１０からＣＰ
Ｕにデータを転送する場合は、逆にキャッシュメモリ１
０からデータを読みだし、ＤＢＳ７を通ってＣＤＣ５の
制御のもと、ＣＰＵへ転送される。このように、ＣＤＣ
５はＣＰＵとＤＫＣ１間のデータ転送を制御する回路で
ある。

【００１１】次に、ＤＫＣ１とドライブ１２間のデータ
転送方法を示す。ＤＢＳ７にはCDC5、キャッシュメモリ
１０以外にも２個のドライブデータ制御回路（ＤＤＣ）
１３が接続されている。ドライブ１２から転送されてき
たデータはＤＤＣ１３の制御のもと、ＤＢＳ７を通って
キャッシュメモリ１０に格納される。また、キャッシュ
メモリ１０からドライブ１２にデータを格納する場合
は、逆にキャッシュメモリ１０からデータを読みだし、
ＤＢＳ７を通ってＤＤＣ１３の制御のもと、ドライブ１
２へ転送される。このように、ＤＤＣ１３はＣＰＵとド
ライブ１２間のデータ転送を制御する回路である。以上
のようにＤＫＣ１ではＣＤＣ５，ＤＤＣ13によりＣＰ
Ｕ，キャッシュメモリ１０，ドライブ１２間のデータ転
送を行う。

【００１２】次に、上記のデータ転送を制御する制御系
について説明する。ＤＫＣ１の各クラスタには６個のマ
イクロプロセッサ（ＭＰ）６が各々分散メモリ（ＤＭ）
１１を介して制御信号用の共通バス（ＣＢＳ）８に接続
されている。また、このCBS8には制御情報メモリ（Ｃ
Ｍ）９が接続されている。ＭＰ６にはＣＤＣ５を制御す
るＭＰＣとＤＤＣ１３を制御するＭＰＤがある。

【００１３】ＭＰＣはそれぞれ制御を担当するＣＤＣ５
が決まっており、ＭＰＣは制御情報を参照し、この参照
結果をもとにＣＤＣ５に対し、ＣＰＵ，キャッシュメモ
リ１０間のデータ転送を指示する。

【００１４】具体的には図２に示すように、ＣＰＵから
ＤＫＣ１に対しデータの書き込み要求が発行された場
合、この要求を受け付けたＭＰＣはキャッシュメモリ１
０へのデータ転送が可能かどうかを調べるために制御情
報を参照に行く（１５）。この時、当該ＭＰ１はＤＭ１
１内に当該制御情報が格納されているかどうかを調べる
（１６）。当該ＭＰＣのＤＭ１１内に当該制御情報が格
納されている場合（ヒット）は、当該ＤＭ１１内の当該
制御情報に対し参照を行う（２１）。

【００１５】制御情報の参照により、キャッシュメモリ
１０が使用可能なので、ＣＢＳ８が使用可能な場合は
（１８）、当該ＭＰ１はＣＭ９内の制御情報に対しキャ
ッシュメモリ１０の使用を登録する（１９）。もしこの
時ＣＢＳ８の使用が不可の場合はＣＢＳ８が使用可能に
なるまで待ち（２０）、バスが空き次第、ＣＭ９内の制
御情報に対しキャッシュメモリ１０の使用を登録する
（１９）。この時、他のＤＭ１１に同一の制御情報が格
納されている場合は、参照，登録を行う当該MP1は同一
制御情報が格納されている他のＤＭ１１内の当該制御情
報を無効にする（２６）。

【００１６】一方、当該ＭＰＣのＤＭ１１内に当該制御
情報が格納されていない場合(ミス)は、当該ＭＰＣはＣ
ＢＳ８が使用可能かどうかを調べ（２２）、使用可能な
場合はＣＭ９内の当該制御情報を参照し、キャッシュメ
モリ１０が使用可能な場合は、当該ＭＰＣはＣＭ９内の
制御情報に対しキャッシュメモリ１０の使用を登録する
（２３）。もし、ＣＢＳ８の使用が不可の場合は、ＣＢ
Ｓ８が使用可能になるまで待ち（２４）、バスが空き次
第、ＣＭ９内の制御情報を参照し、キャッシュメモリ１
０が使用可能な場合は、当該ＭＰＣはＣＭ９内の制御情
報に対しキャッシュメモリ１０の使用を登録する（２
３）。この時、他のＤＭ１１に同一の制御情報が格納さ
れている場合は、参照，登録を行う当該ＭＰＣは同一制
御情報が格納されている他のＤＭ１１内の当該制御情報
を無効にする。

【００１７】この様に、キャッシュメモリ１０の使用が
登録された後に、ＭＰＣはＣＰＵに対しデータ転送の許
可を報告する。ＭＰＣからのデータ転送許可を受け取っ
たＣＰＵはＤＫＣ１にデータを転送する。ＤＫＣ１がＣ
ＰＵからデータを受け取った後は、先のデータ転送系で
説明した手順でキャッシュメモリ１０にデータを格納す
る。

【００１８】次にこの様にキャッシュメモリ１０に格納
されたデータをドライブ１２に格納する場合を説明す
る。キャッシュメモリ１０に格納されたデータをドライ
ブ１２に格納する場合は、ＭＰＣからＭＰＤに制御権が
移行する。ＭＰＤもそれぞれ制御を担当するＤＤＣ１３
が決まっており、ＭＰＤは制御情報を参照し、この参照
結果をもとにＤＤＣ１３に対し、キャッシュメモリ１
０，ドライブ１２間のデータ転送を指示する。

【００１９】具体的には、ＭＰＣからキャッシュメモリ
１０からドライブ１２に対しデータの書き込みをＭＰＣ
から依頼されたＭＰＤは、キャッシュメモリ１０からド
ライブ１２へのデータ転送可能かどうかを調べるために
制御情報を参照に行く。この時参照する制御情報はキャ
ッシュメモリ１０とＤＫＣ１とドライブ１２間のドライ
ブパス１４とドライブ１２の使用状況に関する制御情報
である。まずＭＰＤは当該ＤＭ１１内に当該制御情報が
格納されているかどうかを調べる（１６）。当該ＭＰＣ
のＤＭ１１内に当該制御情報が格納されている場合（ヒ
ット）は、当該ＤＭ１１内の当該制御情報に対し参照を
行う（２１）。

【００２０】これらの制御情報の参照により、キャッシ
ュメモリ１０とドライブパス１４とドライブ１２が使用
可能でデータ転送可能な場合は、ＣＢＳ８が使用可能な
ら（１８）、当該ＭＰＤはＣＭ９内の制御情報に対しキ
ャッシュメモリ１０とドライブパス１４とドライブ１２
の使用を登録する（１９）。もしこの時ＣＢＳ８の使用
が不可の場合はＣＢＳ８が使用可能になるまで待ち（２
０）、バスが空き次第、ＣＭ９内の制御情報に対しキャ
ッシュメモリ１０とドライブパス１４とドライブ１２の
使用を登録する（１９）。この時、他のＤＭ１１に同一
の制御情報が格納されている場合は、参照，登録を行う
当該ＭＰ１は同一制御情報が格納されている他のＤＭ１
１内の当該制御情報を無効化する（２６）。

【００２１】一方、当該ＭＰＤのＤＭ１１内に当該制御
情報が格納されていない場合(ミス)は、当該ＭＰＤはＣ
ＢＳ８が使用可能かどうかを調べ（２２）、使用可能な
場合はＣＭ９内の当該制御情報を参照し、キャッシュメ
モリ１０とドライブパス１４とドライブ１２が使用可能
な場合は、当該ＭＰＤはＣＭ９内の制御情報に対しキャ
ッシュメモリ１０とドライブパス１４とドライブ１２の
使用を登録する(２３)。もし、ＣＢＳ８の使用が不可の
場合は、ＣＢＳ８が使用可能になるまで待ち（２４）、
バスが空き次第、ＣＭ９内の制御情報を参照し、キャッ
シュメモリ１０とドライブパス１４とドライブ１２が使
用可能な場合は、当該ＭＰＤはCM9内の制御情報に対し
キャッシュメモリ１０とドライブパス１４とドライブ１
２の使用を登録する（２３）。この時、他のＤＭ１１に
同一の制御情報が格納されている場合は、参照，登録を
行う当該ＭＰＤは同一制御情報が格納されている他のＤ
Ｍ１１内の当該制御情報を無効化する。

【００２２】この様に、キャッシュメモリ１０とドライ
ブパス１４とドライブ１２の使用が登録された後に、Ｍ
ＰＤはＤＤＣ１３に対しキャッシュメモリ１０からドラ
イブ１２へのデータ転送を指示する。ＭＰＤからのデー
タ転送指示を受け取ったＤＤＣ１３はキャッシュメモリ
１０からドライブにデータを転送する。ＤＤＣ13による
ドライブ１２へのデータ転送は、先のデータ転送系で説
明した手順で行う。

【００２３】ＣＰＵからＤＫＣ１へのデータ書き込みの
場合とＤＫＣ１からドライブ１２へのデータ書き込みの
場合のデータ転送を制御する制御系の動作について説明
してきた。これとは逆に、ドライブ１２からＤＫＣ１に
データを読みだし、ＤＫＣ１からＣＰＵにデータを読み
だす場合のデータ転送を制御する制御系の動作は、ＣＰ
ＵからＤＫＣ１にデータを書き込む場合とＤＫＣ１から
ドライブ１２にデータを書き込む場合のデータ転送を制
御する制御系の動作と同じになる。

【００２４】本実施例では、以上のようにＤＭ１１内の
制御情報は参照専用である。ＤＭ11内には制御情報の中
で、比較的参照頻度の高い制御情報を予め格納してお
く。制御情報に登録を行う場合は、ＣＢＳ８を介してＣ
Ｍ９に対し行われる。これは、制御情報はＤＫＣ１にお
いて非常に重要な情報であるため、ＣＭ９において確実
に管理を行うためである。このため、ＣＭ９は停電等の
事故により、制御情報が消失しないようにバッテリでバ
ックアップされ、しかも、二重化されている方が望まし
い。このように、制御情報がバッテリでバックアップさ
れ、しかも、二重化されているＣＭ９において確実に集
中管理されておれば、ＤＭ１１には揮発半導体メモリを
使用し、しかも一重でも構わない。

【００２５】（実施例２）本実施例ではＤＭ１１内の制
御情報の動的な変更を可能とした例を示す。本実施例に
おけるＤＫＣ１内の構成は、実施例１と同様に図１のよ
うになっており、データ転送系の動作も実施例１と同様
である。従って以下では制御系の動作を中心に図３を用
いて説明する。

【００２６】ＭＰ６において制御情報を参照または登録
する必要が生じた場合（３１）、まず、ＭＰ６は自分の
ＤＭ１１内に当該制御情報が存在するかどうかを調べる
(32)。もし、自分のＤＭ１１内に当該制御情報が存在す
る場合（ヒット）は、その制御情報に対し登録を行うか
どうかを認識する（３３）。ＭＰ６は登録の場合はＣＢ
Ｓ８の使用が可能かどうかを調べ（３４）、使用可能な
場合はＣＭ９に登録を行う（３５）。この時、他のＤＭ
１１に同一の制御情報が格納されている場合は、登録を
行う当該ＭＰ１は同一制御情報が格納されている他のＤ
Ｍ１１内の当該制御情報を無効化する（３６）。一方、
ＣＢＳ８の使用が不可の場合は、CBS8が使用可能になる
まで待ち（３７）、バスが空き次第、ＣＭ９内の制御情
報に対し登録し（３５）、他のＤＭ１１に同一の制御情
報が格納されている場合は、登録を行う当該ＭＰ１は同
一制御情報が格納されている他のＤＭ１１内の当該制御
情報を無効化する（３６）。

【００２７】自分のＤＭ１１内にヒットし（３２）、参
照の場合は、実施例１と同様にDM11から、当該制御情報
を参照する（３８）。

【００２８】一方、自分のＤＭ１１内に当該制御情報が
存在しない場合（ミス）は、ヒット時と同様にまず、そ
の制御情報に対し登録を行うかどうかを認識する（３
９）。もし登録であればヒット時と同様にＣＭ９に登録
を行う(４０)，(４１)，(４２)，（４３）。参照の場合
はＣＢＳ８の使用が可能かどうかを調べ（４４）、使用
が不可の場合は、ＣＢＳ８が使用可能になるまで待つ４
８。使用可能な場合はＣＭ９または他のＭＰ６のＤＭ１
１から参照した制御情報を、参照しようとしているＭＰ
６のＤＭ１１内に保持するかしないかを判断する（４
５）。もし、保持する場合は、ＣＭ９または他のＭＰ６
のＤＭ１１から参照した制御情報はＤＭ１１内に格納さ
れ（４６）、同時に参照される（４７）。また、保持し
ない場合はＣＭ９または他のＭＰ６のＤＭ１１から当該
制御情報を参照（４９）するのみである。

【００２９】本実施例では、参照時にミスした場合、Ｃ
Ｍ９より当該制御情報を参照すると同時にＤＭ１１内に
保持することも可能としたため、ＤＭ１１内に格納され
ている制御情報の動的な移動が可能となった。

【００３０】本実施例でも実施例１と同様に、ＤＭ１１
内の制御情報は参照専用である。制御情報に登録を行う
場合は、ＣＢＳ８を介してＣＭ９に対し行われる。ＣＭ
９は停電等の事故により、制御情報が消失しないように
バッテリでバックアップされ、しかも、二重化されてい
る方が望ましい。このように、制御情報がバッテリでバ
ックアップされ、しかも、二重化されているＣＭ９にお
いて確実に集中管理されておれば、ＤＭ１１は揮発半導
体メモリを使用し、しかも一重でも構わない。

【００３１】（実施例３）本実施例におけるＤＫＣ１内
の構成は図４のようになっている。本実施例では各ＤＭ
１１に対し、バッテリによりバックアップされ不揮発化
された分散メモリ（ＮＤＭ）３０も持ち、このＮＤＭ３
０に対し登録を行えることを特徴とし、それ以外の構成
要素は実施例１と同じである。

【００３２】本実施例の制御系の動作を中心に図３およ
び５を用いて以下に説明する。実施例２ではＤＭ１１に
ミスした場合、参照時にはＣＭ９から制御情報をＤＭ１
１に保持することが可能となった例を示した。本実施例
ではこれを更に拡大し、ＮＤＭ３０に対し登録を可能と
した。本実施例は図３において登録の処理が異なる。そ
こで、処理が異なる登録の部分だけを図５に示し以下に
説明する。ここで、図５の処理５１は図３の処理３３
に、図５の処理５４は図３の処理３６に対応している。

【００３３】ＭＰ６において制御情報を参照または登録
する必要が生じた場合（３１）、まず、ＭＰ６は自分の
ＤＭ１１内に当該制御情報が存在するかどうかを調べる
（３２）。もし、自分のＤＭ１１内に当該制御情報が存
在する場合（ヒット）は、その制御情報に対し登録を行
うかどうかを認識する（３３）。登録の場合、ＭＰ６は
ＮＤＭ３０内の当該制御情報に対し登録を行うかを判断
する（５２）。

【００３４】この時のＭＰ６の判断方法について以下に
図６を用いて説明する。ＤＫＣ１内の制御情報は図６の
アドレスマップに示すように、メモリ空間上のアドレス
で管理され制御情報の特性により分散化の可否および、
どのように分散化するかが決定される。ａａａａからｂ
ｂｂｂまでのアドレスで指定される制御情報は分散化し
ても良いが、不揮発化する必要の有る制御情報（不揮発
分散化制御情報）とする。ｂｂｂｂからｃｃｃｃまでの
アドレスで指定される制御情報は分散化しても良いが、
不揮発化する必要の無い制御情報（揮発分散化制御情
報）とする。ｃｃｃｃからｄｄｄｄまでのアドレスで指
定される制御情報は分散化してはいけない制御情報（非
分散化制御情報）とする。不揮発分散化制御情報は比較
的連続して登録が行われる制御情報とする。登録された
制御情報は停電等により消失しては困るため、不揮発化
されているメモリに格納する必要がある。また、連続し
てアクセスされる場合、ＤＭ１１に格納されていれば、
ＣＭ９へ参照，登録せずにすむ。また、揮発分散化制御
情報は比較的連続して参照が行われる制御情報とする。
本実施例では、揮発分散化制御情報は、そのコピーを必
ずＣＭ９内に持っておくことを前提とした。

【００３５】参照が主な制御情報は、登録による変更が
少ないため、ＣＭ９内には常にコピーが存在し、停電等
により揮発なＤＭ１１に格納されている制御情報が消失
しても、ＣＭ９により回復できる。非分散化制御情報は
多数のＭＰ６から、頻繁に参照，更新が行われる制御情
報とする。この様に多数のＭＰ６から、頻繁に参照，更
新が行われると、更新のたびに他ＤＭ１１またはＣＭ９
内の同一制御情報の無効化が必要になる。この様に無効
化された後は、他のＭＰ６が参照，登録した場合は必ず
ミスとなり、ＣＭ９から当該制御情報を参照しなければ
ならない。このように、他ＤＭ１１またはＣＭ９に対
し、頻繁に無効化が行われるようなデータはＣＭ９に格
納しておき、集中制御する方が分散化するより制御が簡
単で、しかも、性能が良い。この様に制御情報の特性に
応じて分散化の有無と、方法を決定する。

【００３６】ＭＰ６はこのアドレスマップにしたがい、
登録しようとしている制御情報が不揮発分散化制御情報
であれば、ＮＤＭ３０内の当該制御情報に登録すると判
断し、登録する（５３）。また、揮発分散化制御情報で
あれば、ＤＭ１１内の当該制御情報に対し登録すると判
断し、登録する（５３）。また、非分散化制御情報であ
れば実施例１，２と同様にＣＢＳ８の使用が可能かどう
かを調べ（５５）、ＣＭ９に対し登録を行う（５６）。

【００３７】一方、ミス時においても登録の場合はヒッ
ト時と同様に図５のように登録を行う。

【００３８】本実施例でも、実施例２と同様に参照時に
ミスした場合、ＣＭ９より当該制御情報を参照すると同
時にＤＭ１１またはＮＤＭ３０内に保持することも可能
である。この時は登録と同様に図６のアドレスマップに
したがい、不揮発分散化制御情報か揮発分散化制御情報
か非分散化制御情報かを判断する。

【００３９】本実施例では実施例１，２と異なり、ＤＭ
１１またはＮＤＭ３０内の制御情報は参照と登録の両方
に使用可能である。また、実施例１，２と同様にＣＭ９
は停電等の事故により、制御情報が消失しないようにバ
ッテリでバックアップされ、しかも、二重化されている
方が望ましい。また、ＮＤＭ３０も二重化されている方
が信頼性が高くなるため望ましい。

【００４０】なお、実施例１，２において本実施例で示
したアドレスマップを使用して、分散化する制御情報か
を判断することは可能である。また、ＤＭ１１またはND
M30内に登録した制御情報を、同時にＣＭ９にも登録す
ることも可能である。このように、ＣＭ９にも同時に登
録しておけば、ＤＭ１１，ＮＤＭ３０内の登録された制
御情報が消失しても、ＣＭ９内の制御情報を利用するこ
とが可能である。

【００４１】（実施例４）本実施例では、制御情報高信
頼化の目的からＣＭ９，ＮＤＭ３０は二重化・不揮発化
されているが、ＤＭ１１は二重化されていない揮発性メ
モリであることを前提とする。本実施例では、上記前提
の下で、ＣＢＳ８のアクセス時間と制御情報の信頼性を
実施例３と同等に保ったまま、不揮発分散化制御情報の
一部をDM11内に格納することを可能とした例を示す。

【００４２】一般にＮＤＭ３０の様な二重・不揮発化メ
モリは、ＤＭ１１の様な一重・揮発性メモリと比較し
て、実現コストが高い。そのためＮＤＭ３０の容量はな
るべく少ないことが望ましい。不揮発分散化制御情報の
一部をＤＭ１１内に格納できれば、ＮＤＭ３０の必要容
量削減が可能となり、制御情報分散化の実現コストを低
減できる。本実施例におけるＤＫＣ１内の構成は実施例
３と同様に図４のようになっており、データ転送系の動
作は実施例１と同様である。また制御系の動作の中で揮
発分散化制御情報と非分散化制御情報の操作は実施例３
と同様である。そこで、制御系の動作の中で不揮発分散
化制御情報の操作を中心に図４，図８，図９を用いて以
下に説明する。

【００４３】ＤＭ１１には通常、揮発分散化制御情報の
みを格納することが可能である。しかし不揮発分散化制
御情報の場合も、ＣＭ９に同一の不揮発分散化制御情報
が存在していれば、ＤＭ１１に格納することが可能とな
る。何故ならば停電等の事故によりＤＭ１１の内容が消
失しても、不揮発化されたＣＭ９上に当該制御情報は残
存するからである。そこでＣＭ９に同一の不揮発分散化
制御情報が存在する不揮発分散化制御情報はＤＭ１１に
格納する。またＣＭ９に同一の不揮発分散化制御情報が
存在しない不揮発分散化制御情報はＮＤＭ３０に格納す
る。不揮発分散化制御情報はＤＭ１１とＮＤＭ３０の両
方に同時存在することはない。以下図８は不揮発分散化
制御情報参照要求（８１）に対する処理フロー、図９は
不揮発分散化制御情報登録要求（９１）に対する処理フ
ローである。それぞれについて以下に説明する。

【００４４】参照がヒットした場合、自ＤＭ１１あるい
は自ＮＤＭに対して参照が行われるためＣＢＳ８アクセ
スは発生しない（８３）。参照ミスの場合、ＣＭ９参照
時間相等のＣＢＳアクセスが発生する(８４)，(８５)。
他ＤＭ１１にも他ＮＤＭ３０にも同一制御情報が無い場
合、ＣＭ９より自ＤＭ１１へ参照制御情報が格納される
（８７）。他ＤＭ１１に同一制御情報が存在する場合、
他ＤＭ１１より自DM11へ参照制御情報が格納される（８
９）。他ＮＤＭ３０に同一制御情報が存在する場合、他
ＮＤＭ３０から他ＤＭ１１へ参照情報が移動され（８１
０）、ＣＭ９に登録が行われ（８１１）、他ＤＭ１１よ
り自ＤＭ１１へ参照制御情報が格納される（８９）。他
ＮＤＭ３０から他ＤＭ１１への参照情報移動はＣＢＳ８
を介さない。またＣＭ９への登録は、他ＤＭ１１より自
ＤＭ１１への格納と同時に行われるので、バスアクセス
時間は長くならない。

【００４５】自ＮＤＭ３０に登録ヒットした場合と登録
ミス時ＣＭ９にしか同一制御情報が無い場合、自ＮＤＭ
３０に登録が行われ、ＣＢＳ８アクセスは発生しない
(９４)。自ＤＭ１１に登録ヒットし、しかも他ＤＭ１１
に同一制御情報が存在しない場合、自ＤＭ１１の無効化
が行われた後（９６）自ＮＤＭ３０に登録が行われる
（９４）。これは制御情報が自ＤＭ１１から自ＮＤＭ３
０に移動したことを意味する。移動に際してＣＢＳ８ア
クセスは発生しない。自ＮＤＭ３０に登録ミスし、他Ｄ
Ｍ１１あるいは他ＮＤＭ３０に同一制御データが存在す
る場合、ＣＭ９登録時間相等のＣＢＳアクセスが発生す
る（９７)，(９８）。他ＤＭ１１あるいは他ＮＤＭ３０
の無効化（９９），ＣＭ９への登録（９１０），自ＤＭ
１１への登録（９１１）が行われる。上記の三つの処理
はＣＭ９登録時間の中で同時に行われるので、バスアク
セス時間は長くならない。

【００４６】

【発明の効果】従来のＤＫＣでは制御情報を集中管理し
ていたため、制御情報へのアクセスがネックになる危険
性があった。しかし、本発明は制御情報の分散化を可能
としたため、制御情報へのアクセスがネックになる危険
性が無くなったため、性能向上を図ることが可能となっ
た。

【図面の簡単な説明】

【図１】本発明の第１の実施例のディスク制御装置の構
成を示すブロック図。

【図２】本発明の第１の実施例の処理フローチャート。

【図３】本発明の第２の実施例の処理フローチャート。

【図４】本発明の第３の実施例のディスク制御装置の構
成を示すブロック図。

【図５】本発明の第３の実施例の処理フローチャート。

【図６】本発明の第３の実施例の制御情報のアドレスマ
ップ図。

【図７】従来のディスクシステムの構成を示すブロック
図。

【図８】本発明の第４の実施例の処理フローチャート。

【図９】本発明の第４の実施例の処理フローチャート。

【符号の説明】

１…ディスク制御装置（ＤＫＣ）、３…チャネルパス、
４…チャネルスイッチ回路、５…チャネルデータ制御回
路（ＣＤＣ）、６…マイクロプロセッサ(ＭＰ)、７…デ
ータ用共通バス（ＤＢＳ）、８…制御情報用共通バス
（ＣＢＳ）、９…制御情報メモリ（ＣＭ）、１０…キャ
ッシュメモリ、１１…分散メモリ(ＤＭ)、１２…ドライ
ブ、１３…ドライブデータ制御回路（ＤＤＣ）、１４…
ドライブパス、３０…不揮発分散メモリ（ＮＤＭ）。

Claims

【特許請求の範囲】

【請求項１】上位装置からのデータの入出力要求に対す
る、当該データを格納してある、又は格納するディスク
装置と、該ディスク装置と上位装置との間のデータの入
出力を管理する制御装置において、制御装置内のデータ
の入出力を管理するマイクロプロセッサが参照および登
録を行う制御情報を格納する半導体メモリを、該制御装
置内において２個以上に分割することを特徴とするディ
スク制御装置。
【請求項２】請求項１において、制御装置内のデータの
入出力を管理する制御情報を、該制御装置内において２
個以上に分割したディスク制御装置。
【請求項３】請求項１において、制御装置内のデータの
入出力を管理するマイクロプロセッサが参照および登録
を行う制御情報を格納する、該制御装置内において２個
以上に分割された半導体メモリの中の、少なくとも１個
以上を不揮発化したディスク制御装置。
【請求項４】請求項１または２において、制御装置内の
データの入出力を管理する各マイクロプロセッサに、制
御装置内のデータの入出力を管理する制御情報を格納す
る半導体メモリを設けたディスク制御装置。
【請求項５】請求項１において、制御装置内のデータの
入出力を管理する各マイクロプロセッサに設けられた半
導体メモリと，制御装置内のデータの入出力を管理する
制御情報を格納する半導体メモリの両方を持つディスク
制御装置。
【請求項６】請求項５において、制御装置内のデータの
入出力を管理する制御情報を格納する半導体メモリ内の
一部の制御情報を、制御装置内のデータの入出力を管理
する各マイクロプロセッサに設けられた半導体メモリに
格納するディスク制御装置。
【請求項７】請求項５において、制御装置内のデータの
入出力を管理する制御情報を格納する半導体メモリ内の
一部の制御情報のコピーを、制御装置内のデータの入出
力を管理する各マイクロプロセッサに設けられた半導体
メモリに、格納したディスク制御装置。
【請求項８】請求項４において、制御装置内の、データ
の入出力を管理する各マイクロプロセッサに設けられた
半導体メモリに、制御装置内のデータの入出力を管理す
るマイクロプロセッサが、制御装置内のデータの入出力
を管理する際に参照を行う制御情報を格納するディスク
制御装置。
【請求項９】請求項８において、制御装置内のデータの
入出力を管理するマイクロプロセッサが、制御装置内の
データの入出力を管理する際に、参照を行うマイクロプ
ロセッサに設けられた半導体メモリ内に当該制御情報が
存在した場合は、参照を行うマイクロプロセッサに設け
られた半導体メモリから、当該制御情報の参照を行うデ
ィスク制御装置。
【請求項１０】請求項９において、制御装置内のデータ
の入出力を管理するマイクロプロセッサが、制御装置内
のデータの入出力を管理する際に、参照を行うマイクロ
プロセッサに設けられた半導体メモリ内に当該制御情報
が存在しないため，他の半導体メモリから、当該制御情
報の参照を行う際に、参照を行うマイクロプロセッサに
設けられた半導体メモリ内に、他の半導体メモリから参
照した制御情報を格納するディスク制御装置。
【請求項１１】請求項４または５において、制御装置内
のマイクロプロセッサに設けられた半導体メモリの一部
をバッテリにより不揮発化するディスク制御装置。
【請求項１２】請求項１において、制御装置内の半導体
メモリに制御情報の格納に関する情報を格納する領域を
確保するディスク制御装置。
【請求項１３】請求項１１において、制御装置内のデー
タの入出力を管理するマイクロプロセッサが、制御装置
内のデータの入出力を管理する際に、マイクロプロセッ
サに設けられた半導体メモリ内に制御情報の登録を行う
ディスク制御装置。
【請求項１４】請求項１３において、制御装置内のデー
タの入出力を管理するマイクロプロセッサが、制御装置
内のデータの入出力を管理する際に、マイクロプロセッ
サに設けられた不揮発化された半導体メモリ内に制御情
報の登録を行うディスク制御装置。
【請求項１５】請求項１２において、制御装置内の半導
体メモリに格納されている、制御情報の格納に関する情
報により、制御装置内のデータの入出力を管理するマイ
クロプロセッサが制御情報の格納先を判定するディスク
制御装置。
【請求項１６】請求項１３において、制御装置内のデー
タの入出力を管理するマイクロプロセッサが、制御装置
内のデータの入出力を管理する際に、登録を行うマイク
ロプロセッサに設けられた半導体メモリ内に当該制御情
報が存在した場合は、登録を行うマイクロプロセッサに
設けられた半導体メモリに、当該制御情報の登録を行う
ディスク制御装置。
【請求項１７】請求項１３において、制御装置内のデー
タの入出力を管理するマイクロプロセッサが、制御装置
内のデータの入出力を管理する際に、登録を行うマイク
ロプロセッサに設けられた半導体メモリ内に当該制御情
報が存在しないため，他の半導体メモリに、当該制御情
報の登録を行う際に、登録を行うマイクロプロセッサに
設けられた半導体メモリ内に、当該制御情報を登録する
ディスク制御装置。
【請求項１８】請求項１７において、制御装置内のデー
タの入出力を管理するマイクロプロセッサが、制御装置
内のデータの入出力を管理する際に、登録を行うマイク
ロプロセッサに設けられた半導体メモリと、他の半導体
メモリの両方に、当該制御情報の登録を行うディスク制
御装置。
【請求項１９】請求項１４において、制御装置内のデー
タの入出力を管理するマイクロプロセッサが、制御装置
内のデータの入出力を管理する際に、該マイクロプロセ
ッサに設けられた不揮発化された半導体メモリ内から、
該マイクロプロセッサに設けられた不揮発化されていな
い半導体メモリ内ヘ、制御装置内のデータの入出力を管
理するために必要な制御情報の移動を行うディスク制御
装置。
【請求項２０】請求項１９において、制御装置内のデー
タの入出力を管理するマイクロプロセッサが、制御装置
内のデータの入出力を管理する際に、該マイクロプロセ
ッサに設けられた不揮発化されていない半導体メモリ内
から、該マイクロプロセッサに設けられた不揮発化され
た半導体メモリ内ヘ、制御装置内のデータの入出力を管
理するために必要な制御情報の移動を行うディスク制御
装置。