JPH07302191A - マイクロプロセッサおよびそのデータ変換方法 - Google Patents
マイクロプロセッサおよびそのデータ変換方法Info
- Publication number
- JPH07302191A JPH07302191A JP9321494A JP9321494A JPH07302191A JP H07302191 A JPH07302191 A JP H07302191A JP 9321494 A JP9321494 A JP 9321494A JP 9321494 A JP9321494 A JP 9321494A JP H07302191 A JPH07302191 A JP H07302191A
- Authority
- JP
- Japan
- Prior art keywords
- general
- data
- microprocessor
- register
- purpose registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 フォントデータや画像データなどの行・列方
向のデータ相互間のシフト変換処理を高速に実行できる
マイクロプロセッサを提供する。 【構成】 文字や図形を表現するフォントデータまたは
画像データを処理して印字するプリンタに用いられるマ
イクロプロセッサであって、バス・インタフェース、命
令デコーダ、制御部、演算部、レジスタおよびプログラ
ム・カウンタなどから構成されている。このレジスタと
して、自由に使用できる汎用レジスタ０〜７（５１）を
持ち、この汎用レジスタ５１の最上位ビットから同時に
発生した桁あふれビットの情報を同時に格納するキャリ
レジスタ５２が内蔵されている。そして、汎用レジスタ
５１の情報が複数汎用レジスタ同時左シフト命令により
１回で同時にシフト変換処理され、このときに発生した
桁あふれビットの情報がキャリレジスタ５２に同時に格
納されるようになっている。
向のデータ相互間のシフト変換処理を高速に実行できる
マイクロプロセッサを提供する。 【構成】 文字や図形を表現するフォントデータまたは
画像データを処理して印字するプリンタに用いられるマ
イクロプロセッサであって、バス・インタフェース、命
令デコーダ、制御部、演算部、レジスタおよびプログラ
ム・カウンタなどから構成されている。このレジスタと
して、自由に使用できる汎用レジスタ０〜７（５１）を
持ち、この汎用レジスタ５１の最上位ビットから同時に
発生した桁あふれビットの情報を同時に格納するキャリ
レジスタ５２が内蔵されている。そして、汎用レジスタ
５１の情報が複数汎用レジスタ同時左シフト命令により
１回で同時にシフト変換処理され、このときに発生した
桁あふれビットの情報がキャリレジスタ５２に同時に格
納されるようになっている。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサに
関し、特にメモリ上の“１”、“０”の情報により対象
とする文字や図形を表現するプリンタやディスプレイな
どにおいて、フォントデータや画像データなどの行・列
配列のデータ相互間におけるシフト変換処理の高速化が
可能とされるマイクロプロセッサおよびそのデータ変換
方法に適用して有効な技術に関する。
関し、特にメモリ上の“１”、“０”の情報により対象
とする文字や図形を表現するプリンタやディスプレイな
どにおいて、フォントデータや画像データなどの行・列
配列のデータ相互間におけるシフト変換処理の高速化が
可能とされるマイクロプロセッサおよびそのデータ変換
方法に適用して有効な技術に関する。
【０００２】
【従来の技術】一般的に、プリンタのフォントデータ、
たとえば“Ｒ”の文字のドットフォントデータは、たと
えば図４(a) に示すような１００番地から１０７番地ま
での８ビットデータ長のデータ領域を持つメモリデータ
を用い、このメモリ上の“１”、“０”の情報により対
象とする“Ｒ”のフォントパターンは図４(b) のように
８×８ビットで構成されている。
たとえば“Ｒ”の文字のドットフォントデータは、たと
えば図４(a) に示すような１００番地から１０７番地ま
での８ビットデータ長のデータ領域を持つメモリデータ
を用い、このメモリ上の“１”、“０”の情報により対
象とする“Ｒ”のフォントパターンは図４(b) のように
８×８ビットで構成されている。
【０００３】ところで、プリンタでは、このメモリデー
タのフォントを９０゜回転させて横向きに印字すること
があり、その場合にはフォントデータを９０゜変換する
必要がある。たとえば、マイクロプロセッサによる変換
は、メモリと同じ８ビット長の８個の汎用レジスタ０〜
７を用いて図５に示すような手順で行われており、その
変換手順を以下において順に説明する。
タのフォントを９０゜回転させて横向きに印字すること
があり、その場合にはフォントデータを９０゜変換する
必要がある。たとえば、マイクロプロセッサによる変換
は、メモリと同じ８ビット長の８個の汎用レジスタ０〜
７を用いて図５に示すような手順で行われており、その
変換手順を以下において順に説明する。
【０００４】(1).まず、のステップで、メモリの１０
０〜１０７番地のデータをマイクロプロセッサ内の汎用
レジスタ０〜７にロードする。
０〜１０７番地のデータをマイクロプロセッサ内の汎用
レジスタ０〜７にロードする。
【０００５】(2).そして、のステップで、左シフト命
令によりたとえば汎用レジスタ０内のデータを左へ１ビ
ットシフトさせる。その結果、汎用レジスタ０の最上位
ビットから発生した桁あふれビット（キャリ）はキャリ
フラグに格納される（図においては、汎用レジスタ７の
５段目のシフト動作を示している）。
令によりたとえば汎用レジスタ０内のデータを左へ１ビ
ットシフトさせる。その結果、汎用レジスタ０の最上位
ビットから発生した桁あふれビット（キャリ）はキャリ
フラグに格納される（図においては、汎用レジスタ７の
５段目のシフト動作を示している）。
【０００６】(3).さらに、のステップで、命令により
汎用レジスタ８の内容を右へ１ビットシフトさせる。そ
の時、同時にキャリフラグの内容が汎用レジスタ８の最
上位ビットに格納される。
汎用レジスタ８の内容を右へ１ビットシフトさせる。そ
の時、同時にキャリフラグの内容が汎用レジスタ８の最
上位ビットに格納される。
【０００７】(4).同様に、汎用レジスタ１〜７について
も、のステップを繰り返す。
も、のステップを繰り返す。
【０００８】(5).続いて、のステップで、命令により
汎用レジスタ８のバイトデータをメモリへストアする。
これにより、汎用レジスタ０〜７のそれぞれの最上位ビ
ットのデータがメモリの１００番地に格納される。
汎用レジスタ８のバイトデータをメモリへストアする。
これにより、汎用レジスタ０〜７のそれぞれの最上位ビ
ットのデータがメモリの１００番地に格納される。
【０００９】(6).同様に、２段目以降のビットから最下
位ビットまで〜のステップを繰り返し、汎用レジス
タ０〜７内にロードされたフォントデータ、すなわち最
上位ビットから最下位ビットまでの全てのデータがキャ
リフラグを介してメモリ上にストアされるまで続ける。
位ビットまで〜のステップを繰り返し、汎用レジス
タ０〜７内にロードされたフォントデータ、すなわち最
上位ビットから最下位ビットまでの全てのデータがキャ
リフラグを介してメモリ上にストアされるまで続ける。
【００１０】以上の一連の処理を行うことで、メモリ上
の“１”、“０”の情報による正しい向きの“Ｒ”の文
字のドットフォントデータを９０゜シフト回転させて、
横向きへの変換を実現させることができる。
の“１”、“０”の情報による正しい向きの“Ｒ”の文
字のドットフォントデータを９０゜シフト回転させて、
横向きへの変換を実現させることができる。
【００１１】
【発明が解決しようとする課題】ところが、前記のよう
な技術においては、マイクロプロセッサを用いたフォン
トデータの９０゜変換の例のように、〜のステッ
プ、特に、のステップを繰り返す同一処理の反復が
多く、その結果、マイクロプロセッサによる変換処理の
高速処理化が妨げられている。
な技術においては、マイクロプロセッサを用いたフォン
トデータの９０゜変換の例のように、〜のステッ
プ、特に、のステップを繰り返す同一処理の反復が
多く、その結果、マイクロプロセッサによる変換処理の
高速処理化が妨げられている。
【００１２】そこで、本発明者は、反復処理を行わなけ
ればならない要因について考え、次の２点の課題を解決
することにより、フォントデータの９０゜回転などのシ
フト変換処理の高速化が実現可能とされることを見い出
した。
ればならない要因について考え、次の２点の課題を解決
することにより、フォントデータの９０゜回転などのシ
フト変換処理の高速化が実現可能とされることを見い出
した。
【００１３】すなわち、第１に、汎用レジスタを複数内
蔵していても、従来のシフト命令では同時には単一の汎
用レジスタに対してしか命令を実行できず、また第２
に、汎用レジスタからのキャリを格納するキャリフラグ
が１ビット分しか内蔵していない、という点を解決する
必要がある。
蔵していても、従来のシフト命令では同時には単一の汎
用レジスタに対してしか命令を実行できず、また第２
に、汎用レジスタからのキャリを格納するキャリフラグ
が１ビット分しか内蔵していない、という点を解決する
必要がある。
【００１４】そこで、本発明の目的は、上記の２点の課
題を解決し、単一命令による複数の汎用レジスタの同時
シフト動作機能と、この同時シフト動作における桁あふ
れビットのキャリレジスタとを備えることによってフォ
ントデータや画像データなどの行・列配列のデータ相互
間のシフト変換処理を高速に実行させることができるマ
イクロプロセッサおよびそのデータ変換方法を提供する
ことにある。
題を解決し、単一命令による複数の汎用レジスタの同時
シフト動作機能と、この同時シフト動作における桁あふ
れビットのキャリレジスタとを備えることによってフォ
ントデータや画像データなどの行・列配列のデータ相互
間のシフト変換処理を高速に実行させることができるマ
イクロプロセッサおよびそのデータ変換方法を提供する
ことにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１７】すなわち、本発明のマイクロプロセッサ
は、少なくとも複数の汎用レジスタと、演算部および制
御部とを内蔵し、命令を解読して演算、制御動作を実行
するマイクロプロセッサであって、複数の汎用レジスタ
の情報を同時にシフト動作可能な単一命令を有するもの
である。
は、少なくとも複数の汎用レジスタと、演算部および制
御部とを内蔵し、命令を解読して演算、制御動作を実行
するマイクロプロセッサであって、複数の汎用レジスタ
の情報を同時にシフト動作可能な単一命令を有するもの
である。
【００１８】この場合に、前記複数の汎用レジスタの最
上位ビットまたは最下位ビットから同時に発生した桁あ
ふれビットの情報を同時に格納するキャリレジスタを内
蔵するようにしたものである。
上位ビットまたは最下位ビットから同時に発生した桁あ
ふれビットの情報を同時に格納するキャリレジスタを内
蔵するようにしたものである。
【００１９】特に、前記マイクロプロセッサを、文字や
図形を表現するフォントデータまたは画像データを処理
するマイクロコンピュータに用いたり、あるいはフォン
トデータまたは画像データを処理して印字または表示す
るプリンタまたはディスプレイに用いるようにしたもの
である。
図形を表現するフォントデータまたは画像データを処理
するマイクロコンピュータに用いたり、あるいはフォン
トデータまたは画像データを処理して印字または表示す
るプリンタまたはディスプレイに用いるようにしたもの
である。
【００２０】また、本発明のマイクロプロセッサのデー
タ変換方法は、メモリデータを複数の汎用レジスタにロ
ードした後、この複数の汎用レジスタのデータを単一命
令により同時にシフトさせ、その結果発生した桁あふれ
ビットのデータをキャリレジスタに同時に格納し、その
後キャリレジスタのデータをメモリにストアして行配列
または列配列に変換するものである。
タ変換方法は、メモリデータを複数の汎用レジスタにロ
ードした後、この複数の汎用レジスタのデータを単一命
令により同時にシフトさせ、その結果発生した桁あふれ
ビットのデータをキャリレジスタに同時に格納し、その
後キャリレジスタのデータをメモリにストアして行配列
または列配列に変換するものである。
【００２１】
【作用】前記したマイクロプロセッサおよびそのデータ
変換方法によれば、複数の汎用レジスタの情報を同時に
シフト動作可能な単一命令を有し、さらに桁あふれビッ
トの情報を同時に格納するキャリレジスタを内蔵するこ
とにより、この単一命令で複数の汎用レジスタの情報を
キャリレジスタを介して同時にシフトさせることができ
る。
変換方法によれば、複数の汎用レジスタの情報を同時に
シフト動作可能な単一命令を有し、さらに桁あふれビッ
トの情報を同時に格納するキャリレジスタを内蔵するこ
とにより、この単一命令で複数の汎用レジスタの情報を
キャリレジスタを介して同時にシフトさせることができ
る。
【００２２】すなわち、マイクロプロセッサに内蔵され
た複数の汎用レジスタを単一命令で同時にシフト動作可
能な機能を実現し、さらにシフト動作によってそれぞれ
の汎用レジスタから同時に発生したキャリを一度に格納
できる機能を実現することにより達成される。
た複数の汎用レジスタを単一命令で同時にシフト動作可
能な機能を実現し、さらにシフト動作によってそれぞれ
の汎用レジスタから同時に発生したキャリを一度に格納
できる機能を実現することにより達成される。
【００２３】これにより、単一命令による複数の汎用レ
ジスタの同時シフト動作によって処理の高速化を図るこ
とができ、また汎用レジスタのシフト命令を反復する必
要がないので、ソフトウェアの負担を軽減することがで
きるマイクロプロセッサを得ることができる。
ジスタの同時シフト動作によって処理の高速化を図るこ
とができ、また汎用レジスタのシフト命令を反復する必
要がないので、ソフトウェアの負担を軽減することがで
きるマイクロプロセッサを得ることができる。
【００２４】特に、このマイクロプロセッサをマイクロ
コンピュータに用いることにより、フォントデータまた
は画像データを単一命令によるシフト動作によって行配
列または列配列に相互に短時間で変換することができ
る。
コンピュータに用いることにより、フォントデータまた
は画像データを単一命令によるシフト動作によって行配
列または列配列に相互に短時間で変換することができ
る。
【００２５】あるいは、プリンタまたはディスプレイに
用いた場合には、フォントデータまたは画像データを単
一命令によるシフト動作により短時間で９０゜回転変換
させ、高速で水平方向または垂直方向に印字または表示
させることができる。
用いた場合には、フォントデータまたは画像データを単
一命令によるシフト動作により短時間で９０゜回転変換
させ、高速で水平方向または垂直方向に印字または表示
させることができる。
【００２６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２７】図１は本発明の一実施例であるマイクロプ
ロセッサを示すブロック図、図２は本実施例のマイクロ
プロセッサ内の汎用レジスタを示す構成図、図３は本実
施例のマイクロプロセッサによるフォントデータの９０
゜変換処理手順を示す説明図である。
ロセッサを示すブロック図、図２は本実施例のマイクロ
プロセッサ内の汎用レジスタを示す構成図、図３は本実
施例のマイクロプロセッサによるフォントデータの９０
゜変換処理手順を示す説明図である。
【００２８】まず、図１により本実施例のマイクロプロ
セッサの構成を説明する。
セッサの構成を説明する。
【００２９】本実施例のマイクロプロセッサは、たとえ
ば文字や図形を表現するフォントデータを処理して印字
するプリンタに用いられ、外部との入出力を取り持つバ
ス・インタフェース１と、命令を解読する命令デコーダ
２と、全体の制御を行う制御部３と、演算を行う演算部
（ＡＬＵ：Arithmetic Logic Unit ）４と、データを一
時的に記憶するレジスタ５と、アドレス値を計数するプ
ログラム・カウンタ６などから構成され、たとえば１個
のＬＳＩに集積されている。
ば文字や図形を表現するフォントデータを処理して印字
するプリンタに用いられ、外部との入出力を取り持つバ
ス・インタフェース１と、命令を解読する命令デコーダ
２と、全体の制御を行う制御部３と、演算を行う演算部
（ＡＬＵ：Arithmetic Logic Unit ）４と、データを一
時的に記憶するレジスタ５と、アドレス値を計数するプ
ログラム・カウンタ６などから構成され、たとえば１個
のＬＳＩに集積されている。
【００３０】バス・インタフェース１では、外部のメモ
リ７との間で命令の取り込みや、データの取り込み／書
き出しが行われ、この取り込まれた命令の機能は命令デ
コーダ２により解読されて制御部３に送られる。
リ７との間で命令の取り込みや、データの取り込み／書
き出しが行われ、この取り込まれた命令の機能は命令デ
コーダ２により解読されて制御部３に送られる。
【００３１】制御部３では、解読された結果をもとに適
切なタイミングが作り出され、マイクロプロセッサの各
部に必要な信号が送り出され、この信号の一部は演算部
４に送られて演算が行われ、この演算結果などのデータ
はレジスタ５に一時的に記憶される。
切なタイミングが作り出され、マイクロプロセッサの各
部に必要な信号が送り出され、この信号の一部は演算部
４に送られて演算が行われ、この演算結果などのデータ
はレジスタ５に一時的に記憶される。
【００３２】この一連の動作は、外部のメモリ７内のカ
ウンタで示されるアドレスから命令を取り出し、マイク
ロプロセッサ内において、解読、実行後にプログラム・
カウンタ６の値を更新して、再び命令の取り出しから繰
り返して実行される。
ウンタで示されるアドレスから命令を取り出し、マイク
ロプロセッサ内において、解読、実行後にプログラム・
カウンタ６の値を更新して、再び命令の取り出しから繰
り返して実行される。
【００３３】また、本実施例においては、レジスタ５と
して自由に使用できる汎用レジスタを持ち、たとえば図
２に示すように、汎用レジスタ０〜７（５１）と、この
汎用レジスタ５１の最上位ビットから同時に発生した桁
あふれビットの情報を同時に格納するキャリレジスタ５
２とがマイクロプロセッサに内蔵されている。
して自由に使用できる汎用レジスタを持ち、たとえば図
２に示すように、汎用レジスタ０〜７（５１）と、この
汎用レジスタ５１の最上位ビットから同時に発生した桁
あふれビットの情報を同時に格納するキャリレジスタ５
２とがマイクロプロセッサに内蔵されている。
【００３４】そして、この汎用レジスタ５１およびキャ
リレジスタ５２を用い、汎用レジスタ５１の情報が単一
命令、たとえばシフト命令の組み合せによる複数汎用レ
ジスタ同時左シフト命令により１回で同時にシフト変換
処理され、このときに発生した桁あふれビットの情報が
キャリレジスタ５２に同時に格納されるようになってい
る。
リレジスタ５２を用い、汎用レジスタ５１の情報が単一
命令、たとえばシフト命令の組み合せによる複数汎用レ
ジスタ同時左シフト命令により１回で同時にシフト変換
処理され、このときに発生した桁あふれビットの情報が
キャリレジスタ５２に同時に格納されるようになってい
る。
【００３５】次に、本実施例の作用について、マイクロ
プロセッサによるシフト変換処理の処理手順を図３に基
づいて説明する。
プロセッサによるシフト変換処理の処理手順を図３に基
づいて説明する。
【００３６】(1).まず、のステップで、メモリ７の１
００〜１０７番地のデータをマイクロプロセッサ内の汎
用レジスタ０〜７（５１）にロードする。
００〜１０７番地のデータをマイクロプロセッサ内の汎
用レジスタ０〜７（５１）にロードする。
【００３７】(2).さらに、のステップで、複数汎用レ
ジスタ同時左シフト命令を実行し、汎用レジスタ０〜７
（５１）のデータを同時に左へ１ビットシフトさせる。
その結果、汎用レジスタ０〜７（５１）の最上位ビット
から発生した桁あふれビット（キャリ）は１回の処理で
キャリレジスタ５２に格納される（図においては、５段
目のビットのシフト動作を示している）。
ジスタ同時左シフト命令を実行し、汎用レジスタ０〜７
（５１）のデータを同時に左へ１ビットシフトさせる。
その結果、汎用レジスタ０〜７（５１）の最上位ビット
から発生した桁あふれビット（キャリ）は１回の処理で
キャリレジスタ５２に格納される（図においては、５段
目のビットのシフト動作を示している）。
【００３８】(3).そして、のステップで、命令により
キャリレジスタ５２内のバイトデータをメモリ７へスト
アする。これにより、汎用レジスタ０〜７（５１）のそ
れぞれの最上位ビットのデータがメモリ７の１００番地
に格納される（図においては、５段目のビットの１０４
番地への格納を示している）。
キャリレジスタ５２内のバイトデータをメモリ７へスト
アする。これにより、汎用レジスタ０〜７（５１）のそ
れぞれの最上位ビットのデータがメモリ７の１００番地
に格納される（図においては、５段目のビットの１０４
番地への格納を示している）。
【００３９】(4).同様に、２段目以降のビットから最下
位ビットまで、のステップを繰り返し、汎用レジス
タ０〜７（５１）内にロードされたフォントデータ、す
なわち最上位ビットから最下位ビットまでの全てのデー
タがキャリレジスタ５２を介してメモリ７上にストアさ
れるまで続ける。
位ビットまで、のステップを繰り返し、汎用レジス
タ０〜７（５１）内にロードされたフォントデータ、す
なわち最上位ビットから最下位ビットまでの全てのデー
タがキャリレジスタ５２を介してメモリ７上にストアさ
れるまで続ける。
【００４０】以上の一連の処理を行うことで、メモリ７
上の“１”、“０”の情報による正しい向きの“Ｒ”の
文字のドットフォントデータを９０゜シフト回転させ
て、横向きの文字への変換を変換終了後のメモリ７上に
高速で実現させることができる。
上の“１”、“０”の情報による正しい向きの“Ｒ”の
文字のドットフォントデータを９０゜シフト回転させ
て、横向きの文字への変換を変換終了後のメモリ７上に
高速で実現させることができる。
【００４１】従って、本実施例のマイクロプロセッサに
よれば、汎用レジスタ５１からの桁あふれビットの情報
を格納するキャリレジスタ５２を内蔵し、このキャリレ
ジスタ５２を介した複数汎用レジスタ同時左シフト命令
によるシフト動作により、汎用レジスタ５１の情報を同
時にシフト動作させることができるので、従来のような
汎用レジスタ５１のシフト命令を反復する必要がないの
で、シフト動作を高速に処理することができる上に、こ
の場合のソフトウェアの負担を軽減することができる。
よれば、汎用レジスタ５１からの桁あふれビットの情報
を格納するキャリレジスタ５２を内蔵し、このキャリレ
ジスタ５２を介した複数汎用レジスタ同時左シフト命令
によるシフト動作により、汎用レジスタ５１の情報を同
時にシフト動作させることができるので、従来のような
汎用レジスタ５１のシフト命令を反復する必要がないの
で、シフト動作を高速に処理することができる上に、こ
の場合のソフトウェアの負担を軽減することができる。
【００４２】特に、本実施例のようにマイクロプロセッ
サをプリンタに用いた場合には、フォントデータを複数
汎用レジスタ同時左シフト命令により短時間で９０゜シ
フト回転させ、水平方向から垂直方向、または垂直方向
から水平方向への変換による印字を高速で行うことがで
きる。
サをプリンタに用いた場合には、フォントデータを複数
汎用レジスタ同時左シフト命令により短時間で９０゜シ
フト回転させ、水平方向から垂直方向、または垂直方向
から水平方向への変換による印字を高速で行うことがで
きる。
【００４３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４４】たとえば、本実施例のマイクロプロセッサ
については、汎用レジスタ５１、キャリレジスタ５２、
メモリ７はデータ長を８ビットとした場合について説明
したが、本発明は前記実施例のように８ビットのデータ
長に限定されるものではなく、１６ビット、３２ビット
などの他のビット長についても広く適用可能である。
については、汎用レジスタ５１、キャリレジスタ５２、
メモリ７はデータ長を８ビットとした場合について説明
したが、本発明は前記実施例のように８ビットのデータ
長に限定されるものではなく、１６ビット、３２ビット
などの他のビット長についても広く適用可能である。
【００４５】また、本実施例では、８×８ビットのフォ
ントデータを例に説明したが、たとえば画像データなど
の“１”、“０”により対象とする文字や図形を表現す
るデータであれば、他のデータについても適用可能であ
ることはいうまでもない。
ントデータを例に説明したが、たとえば画像データなど
の“１”、“０”により対象とする文字や図形を表現す
るデータであれば、他のデータについても適用可能であ
ることはいうまでもない。
【００４６】さらに、汎用レジスタ５１の桁あふれビッ
トは、最上位ビットからに限られるものではなく、最下
位ビットから発生させることも可能であり、この場合に
も最下位ビットから同時に発生した桁あふれビットの情
報は同時にキャリレジスタに格納される。
トは、最上位ビットからに限られるものではなく、最下
位ビットから発生させることも可能であり、この場合に
も最下位ビットから同時に発生した桁あふれビットの情
報は同時にキャリレジスタに格納される。
【００４７】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるプリンタに用いら
れるマイクロプロセッサに適用した場合について説明し
たが、これに限定されるものではなく、文字や図形を表
現するフォントデータまたは画像データを処理するマイ
クロコンピュータ、さらにフォントデータまたは画像デ
ータを処理して表示するディスプレイなどの他の装置に
用いる場合についても広く適用可能である。
てなされた発明をその利用分野であるプリンタに用いら
れるマイクロプロセッサに適用した場合について説明し
たが、これに限定されるものではなく、文字や図形を表
現するフォントデータまたは画像データを処理するマイ
クロコンピュータ、さらにフォントデータまたは画像デ
ータを処理して表示するディスプレイなどの他の装置に
用いる場合についても広く適用可能である。
【００４８】たとえば、マイクロプロセッサをマイクロ
コンピュータに用いた場合には、マイクロプロセッサの
他にＲＡＭ、ＲＯＭのメモリおよび入出力装置を１個の
ＬＳＩに集積し、ロウスキャンデータをカラムスキャン
データに変換する場合などのように、フォントデータま
たは画像データを単一命令によるシフト動作によって行
配列または列配列に相互に短時間で変換することができ
る。
コンピュータに用いた場合には、マイクロプロセッサの
他にＲＡＭ、ＲＯＭのメモリおよび入出力装置を１個の
ＬＳＩに集積し、ロウスキャンデータをカラムスキャン
データに変換する場合などのように、フォントデータま
たは画像データを単一命令によるシフト動作によって行
配列または列配列に相互に短時間で変換することができ
る。
【００４９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５０】(1).複数の汎用レジスタの情報を同時にシ
フト動作可能な単一命令を有し、この単一命令で複数の
汎用レジスタの情報を同時にシフトさせたときに、複数
の汎用レジスタの最上位ビットまたは最下位ビットから
同時に発生した桁あふれビットの情報を同時に格納する
キャリレジスタを内蔵することにより、この単一命令で
複数の汎用レジスタの情報をキャリレジスタを介して同
時にシフトさせることができるので、処理の高速化が可
能となる。
フト動作可能な単一命令を有し、この単一命令で複数の
汎用レジスタの情報を同時にシフトさせたときに、複数
の汎用レジスタの最上位ビットまたは最下位ビットから
同時に発生した桁あふれビットの情報を同時に格納する
キャリレジスタを内蔵することにより、この単一命令で
複数の汎用レジスタの情報をキャリレジスタを介して同
時にシフトさせることができるので、処理の高速化が可
能となる。
【００５１】(2).前記(1) により、単一命令で対象とす
る汎用レジスタ、キャリが複数となるために、汎用レジ
スタのシフト命令による反復処理が低減できるので、ソ
フトウェアの負担を軽減することができる。
る汎用レジスタ、キャリが複数となるために、汎用レジ
スタのシフト命令による反復処理が低減できるので、ソ
フトウェアの負担を軽減することができる。
【００５２】(3).前記(1) において、特にマイクロプロ
セッサをマイクロコンピュータに用いることにより、フ
ォントデータまたは画像データを単一命令によるシフト
動作によって行配列または列配列の相互の変換が短時間
に可能となる。
セッサをマイクロコンピュータに用いることにより、フ
ォントデータまたは画像データを単一命令によるシフト
動作によって行配列または列配列の相互の変換が短時間
に可能となる。
【００５３】(4).前記(1) において、特にマイクロプロ
セッサをプリンタまたはディスプレイに用いることによ
り、フォントデータまたは画像データを単一命令による
シフト動作により短時間で９０゜回転変換させることが
できるので、水平方向または垂直方向における印字また
は表示の高速化が可能となる。
セッサをプリンタまたはディスプレイに用いることによ
り、フォントデータまたは画像データを単一命令による
シフト動作により短時間で９０゜回転変換させることが
できるので、水平方向または垂直方向における印字また
は表示の高速化が可能となる。
【図１】本発明の一実施例であるマイクロプロセッサを
示すブロック図である。
示すブロック図である。
【図２】本実施例のマイクロプロセッサ内の汎用レジス
タを示す構成図である。
タを示す構成図である。
【図３】本実施例のマイクロプロセッサによるフォント
データの９０゜変換処理手順を示す説明図である。
データの９０゜変換処理手順を示す説明図である。
【図４】(a),(b) は従来技術の一例であるマイクロプロ
セッサにおいて、一般的に使用されているフォントのメ
モリデータとそのフォントパターンを示す説明図であ
る。
セッサにおいて、一般的に使用されているフォントのメ
モリデータとそのフォントパターンを示す説明図であ
る。
【図５】従来技術の一例であるマイクロプロセッサによ
るフォントデータの９０゜変換処理手順を示す説明図で
ある。
るフォントデータの９０゜変換処理手順を示す説明図で
ある。
１ バス・インタフェース ２ 命令デコーダ ３ 制御部 ４ 演算部 ５ レジスタ ６ プログラム・カウンタ ７ メモリ ５１ 汎用レジスタ ５２ キャリレジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浦 一 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 大塚 喜久雄 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内
Claims (5)
- 【請求項１】 少なくとも複数の汎用レジスタと、演算
部および制御部とを内蔵し、命令を解読して演算、制御
動作を実行するマイクロプロセッサであって、前記複数
の汎用レジスタの情報を同時にシフト動作可能な単一命
令を有し、該単一命令で前記複数の汎用レジスタの情報
を同時にシフトさせることを特徴とするマイクロプロセ
ッサ。 - 【請求項２】 前記複数の汎用レジスタの最上位ビット
または最下位ビットから同時に発生した桁あふれビット
の情報を同時に格納するキャリレジスタを内蔵すること
を特徴とする請求項１記載のマイクロプロセッサ。 - 【請求項３】 前記マイクロプロセッサを、文字や図形
を表現するフォントデータまたは画像データを処理する
マイクロコンピュータに用い、前記フォントデータまた
は画像データを前記単一命令によるシフト動作により行
配列または列配列に相互に変換することを特徴とする請
求項１または２記載のマイクロプロセッサ。 - 【請求項４】 前記マイクロプロセッサを、文字や図形
を表現するフォントデータまたは画像データを処理して
印字または表示するプリンタまたはディスプレイに用
い、前記フォントデータまたは画像データを、前記単一
命令によるシフト動作により９０゜回転変換させて水平
方向または垂直方向に印字または表示させることを特徴
とする請求項１または２記載のマイクロプロセッサ。 - 【請求項５】 請求項１、２、３または４記載のマイク
ロプロセッサにおけるデータ変換方法であって、メモリ
データを複数の汎用レジスタにロードした後、該複数の
汎用レジスタのデータを単一命令により同時にシフトさ
せ、その結果発生した桁あふれビットのデータをキャリ
レジスタに同時に格納し、その後前記キャリレジスタの
データをメモリにストアして行配列または列配列に変換
することを特徴とするマイクロプロセッサのデータ変換
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9321494A JPH07302191A (ja) | 1994-05-02 | 1994-05-02 | マイクロプロセッサおよびそのデータ変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9321494A JPH07302191A (ja) | 1994-05-02 | 1994-05-02 | マイクロプロセッサおよびそのデータ変換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302191A true JPH07302191A (ja) | 1995-11-14 |
Family
ID=14076320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9321494A Withdrawn JPH07302191A (ja) | 1994-05-02 | 1994-05-02 | マイクロプロセッサおよびそのデータ変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07302191A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG83671A1 (en) * | 1996-09-13 | 2001-10-16 | Sanyo Electric Co | Program execution method and program executive device |
-
1994
- 1994-05-02 JP JP9321494A patent/JPH07302191A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG83671A1 (en) * | 1996-09-13 | 2001-10-16 | Sanyo Electric Co | Program execution method and program executive device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009094B1 (ko) | 데이타처리 시스템 | |
| US5867145A (en) | Graphical image recasting | |
| JP2554050B2 (ja) | デ−タ処理方法 | |
| US6189086B1 (en) | Data processing apparatus | |
| JP2739487B2 (ja) | 描画処理装置及びその描画処理装置を用いた画像表示装置 | |
| JP2005077522A (ja) | 画像処理装置および画像処理方法 | |
| JPH07302191A (ja) | マイクロプロセッサおよびそのデータ変換方法 | |
| US5649172A (en) | Color mixing device using a high speed image register | |
| US6504543B1 (en) | Polygon drawing method and polygon drawing apparatus | |
| JP2587042B2 (ja) | 半導体集積回路 | |
| US6727903B1 (en) | Microprocessor, and graphics processing apparatus and method using the same | |
| EP0359255A2 (en) | Pattern data generating system | |
| JP3043861B2 (ja) | データ処理装置 | |
| JPH07129398A (ja) | マイクロプロセッサ | |
| JPH0228828A (ja) | 最大値最小値検出回路 | |
| WO1991018353A1 (en) | Display list processor for terminal controller | |
| JP2610858B2 (ja) | カラー画素情報処理装置 | |
| JPH0863146A (ja) | マイクロプロセッサ及びグラフィックス処理装置 | |
| JPH07210136A (ja) | 階調文字発生方式 | |
| JPH0134383B2 (ja) | ||
| JPH09179541A (ja) | 画像表示装置 | |
| JP2001351111A (ja) | 画像処理装置及び描画処理装置 | |
| JPH0855017A (ja) | グラフィックスおよび画像処理用の整数データ処理回路、パイプライン付き乗算器ユニット、演算論理ユニット、およびシフト・レジスタ・ユニット | |
| JPS61140986A (ja) | 文字回転装置 | |
| JPH01295568A (ja) | 画素合成処理器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010703 |