JPH07303038A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH07303038A JPH07303038A JP6094691A JP9469194A JPH07303038A JP H07303038 A JPH07303038 A JP H07303038A JP 6094691 A JP6094691 A JP 6094691A JP 9469194 A JP9469194 A JP 9469194A JP H07303038 A JPH07303038 A JP H07303038A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- signal output
- ground potential
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 低消費電力でＥＣＬ回路の信号出力の立ち下
がり時間を短縮させ、動作速度を向上させる半導体集積
回路装置を提供する。 【構成】 トランジスタＱ５，Ｑ６のコレクタはＥＣＬ
回路の信号出力Ｏｕｔ１，Ｏｕｔ２に接続され、エミッ
タはグランド電位に接続され、ベースには抵抗Ｒ５，Ｒ
６およびＲ７，Ｒ８によって分圧された、しきい値電圧
よりも低い所定の電圧が入力されている。たとえば、信
号入力Ｉｎ１にＨｉ信号が入力されと、信号出力Ｏｕｔ
１は、ＨｉからＬｏとなる。信号入力Ｉｎ１がＬｏから
Ｈｉになると、信号立ち上がりの時にコンデンサＣ１の
微分電圧がトランジスタＱ５のベースに加えられ、トラ
ンジスタＱ５がＯＮし、負荷Ｌ１に蓄積している電荷が
グランド電位に放電されるので信号出力Ｏｕｔ１から出
力される信号の立ち下がり時間が短縮される。
がり時間を短縮させ、動作速度を向上させる半導体集積
回路装置を提供する。 【構成】 トランジスタＱ５，Ｑ６のコレクタはＥＣＬ
回路の信号出力Ｏｕｔ１，Ｏｕｔ２に接続され、エミッ
タはグランド電位に接続され、ベースには抵抗Ｒ５，Ｒ
６およびＲ７，Ｒ８によって分圧された、しきい値電圧
よりも低い所定の電圧が入力されている。たとえば、信
号入力Ｉｎ１にＨｉ信号が入力されと、信号出力Ｏｕｔ
１は、ＨｉからＬｏとなる。信号入力Ｉｎ１がＬｏから
Ｈｉになると、信号立ち上がりの時にコンデンサＣ１の
微分電圧がトランジスタＱ５のベースに加えられ、トラ
ンジスタＱ５がＯＮし、負荷Ｌ１に蓄積している電荷が
グランド電位に放電されるので信号出力Ｏｕｔ１から出
力される信号の立ち下がり時間が短縮される。
Description
【０００１】
【産業上の利用分野】本発明は、トランジスタを用いた
論理回路の一種であるＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕ
ｐｌｅｄ Ｌｏｇｉｃ）回路を用いた半導体集積回路装
置に関し、特に、ＰＲＭＬ用アナログ半導体集積回路装
置に適用して有効な技術に関するものである。
論理回路の一種であるＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕ
ｐｌｅｄ Ｌｏｇｉｃ）回路を用いた半導体集積回路装
置に関し、特に、ＰＲＭＬ用アナログ半導体集積回路装
置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】本発明者が検討したところによれば、半
導体集積回路装置に用いられるＥＣＬ回路は、トランジ
スタの被飽和、つまり動作領域を活性領域に制限した被
飽和形の差動増幅回路である。
導体集積回路装置に用いられるＥＣＬ回路は、トランジ
スタの被飽和、つまり動作領域を活性領域に制限した被
飽和形の差動増幅回路である。
【０００３】なお、ＥＣＬ回路について述べてある特許
の例として、特開平５−３７３５０号公報がある。
の例として、特開平５−３７３５０号公報がある。
【０００４】
【発明が解決しようとする課題】ところが、上記のよう
な半導体集積回路装置のＥＣＬ回路の構成では、次によ
うな問題点があることが本発明者により見い出された。
な半導体集積回路装置のＥＣＬ回路の構成では、次によ
うな問題点があることが本発明者により見い出された。
【０００５】すなわち、ＥＣＬ回路の信号出力の立ち下
がり時間は、ＥＣＬ回路の出力側と接続されている他の
回路などの負荷による寄生容量などによる放電電圧によ
り出力信号の立ち上がり時間よりも遅くなってしまう。
がり時間は、ＥＣＬ回路の出力側と接続されている他の
回路などの負荷による寄生容量などによる放電電圧によ
り出力信号の立ち上がり時間よりも遅くなってしまう。
【０００６】このために、ＥＣＬ回路の動作時間が遅く
なってしまい、半導体集積回路装置それ自体の動作速度
も遅くなってしまう。
なってしまい、半導体集積回路装置それ自体の動作速度
も遅くなってしまう。
【０００７】本発明の目的は、低消費電力でＥＣＬ回路
の信号出力の立ち下がり時間を短縮させ、動作速度を向
上させる半導体集積回路装置を提供することにある。
の信号出力の立ち下がり時間を短縮させ、動作速度を向
上させる半導体集積回路装置を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】すなわち、本発明の半導体集積回路装置
は、ＥＣＬ回路の出力側に接続された所定の負荷の電荷
をグランド電位に放電するスイッチング手段をＥＣＬ回
路のそれぞれの信号出力側毎に設け、ＥＣＬ回路の出力
側に信号が出力される時にのみ前記スイッチング手段を
動作させ、前記負荷に蓄積される電荷をグランド電位に
放電させ、出力側の信号の立ち下がり時間を短縮させる
ものである。
は、ＥＣＬ回路の出力側に接続された所定の負荷の電荷
をグランド電位に放電するスイッチング手段をＥＣＬ回
路のそれぞれの信号出力側毎に設け、ＥＣＬ回路の出力
側に信号が出力される時にのみ前記スイッチング手段を
動作させ、前記負荷に蓄積される電荷をグランド電位に
放電させ、出力側の信号の立ち下がり時間を短縮させる
ものである。
【００１１】また、本発明の半導体集積回路装置は、前
記スイッチング手段を所定時間だけ動作させる動作制御
手段をそれぞれのスイッチング手段に設け、ＥＣＬ回路
の出力側に出力される信号の立ち下がりの時にスイッチ
ング手段を動作させ、負荷に蓄積される電荷をグランド
電位に放電させ、出力側の信号の立ち下がり時間を短縮
させるものである。
記スイッチング手段を所定時間だけ動作させる動作制御
手段をそれぞれのスイッチング手段に設け、ＥＣＬ回路
の出力側に出力される信号の立ち下がりの時にスイッチ
ング手段を動作させ、負荷に蓄積される電荷をグランド
電位に放電させ、出力側の信号の立ち下がり時間を短縮
させるものである。
【００１２】さらに、本発明の半導体集積回路装置は、
前記スイッチング手段が、ＮＰＮ形バイポーラトランジ
スタであり、コレクタが、ＥＣＬ回路の出力側に接続さ
れ、エミッタがグランド電位に接地され、動作制御手段
が、ベースとＥＣＬ回路の信号入力側との間に直列接続
され、ＮＰＮ形バイポーラトランジスタを所定時間だけ
動作させる静電容量素子と、所定の電圧が出力されてい
る電源に一方が接続され、他方がＮＰＮ形バイポーラト
ランジスタのベースと接続されている第１の抵抗と、一
方がＮＰＮ形バイポーラトランジスタのベースと接続さ
れ、他方がグランド電位と接続されている第２の抵抗と
よりなり、第１の抵抗と第２の抵抗との分圧により、Ｎ
ＰＮ形バイポーラトランジスタのしきい値電圧よりも低
い所定の電圧を出力し、定電圧出力手段から出力されて
いる所定の電圧に、信号入力側の信号入力により、静電
容量素子からＮＰＮ形バイポーラトランジスタのベース
に出力される微分された電圧が加わった時にＮＰＮ形バ
イポーラトランジスタを動作させ、負荷に蓄積される電
荷をグランド電位に放電させ、出力側の信号の立ち下が
り時間を短縮させるものである。
前記スイッチング手段が、ＮＰＮ形バイポーラトランジ
スタであり、コレクタが、ＥＣＬ回路の出力側に接続さ
れ、エミッタがグランド電位に接地され、動作制御手段
が、ベースとＥＣＬ回路の信号入力側との間に直列接続
され、ＮＰＮ形バイポーラトランジスタを所定時間だけ
動作させる静電容量素子と、所定の電圧が出力されてい
る電源に一方が接続され、他方がＮＰＮ形バイポーラト
ランジスタのベースと接続されている第１の抵抗と、一
方がＮＰＮ形バイポーラトランジスタのベースと接続さ
れ、他方がグランド電位と接続されている第２の抵抗と
よりなり、第１の抵抗と第２の抵抗との分圧により、Ｎ
ＰＮ形バイポーラトランジスタのしきい値電圧よりも低
い所定の電圧を出力し、定電圧出力手段から出力されて
いる所定の電圧に、信号入力側の信号入力により、静電
容量素子からＮＰＮ形バイポーラトランジスタのベース
に出力される微分された電圧が加わった時にＮＰＮ形バ
イポーラトランジスタを動作させ、負荷に蓄積される電
荷をグランド電位に放電させ、出力側の信号の立ち下が
り時間を短縮させるものである。
【００１３】
【作用】上記した本発明の半導体集積回路装置によれ
ば、ＥＣＬ回路の信号出力側の信号が立ち下がると、信
号出力側の信号が立ち上がるまでＥＣＬ回路の信号出力
側とグランド電位との間に接続されたスイッチング手段
が動作することによって、信号出力側に接続されている
所定の負荷の電荷をグランド電位に放電できるので、信
号出力側の信号の立ち下がり時間を大幅に短縮すること
ができる。
ば、ＥＣＬ回路の信号出力側の信号が立ち下がると、信
号出力側の信号が立ち上がるまでＥＣＬ回路の信号出力
側とグランド電位との間に接続されたスイッチング手段
が動作することによって、信号出力側に接続されている
所定の負荷の電荷をグランド電位に放電できるので、信
号出力側の信号の立ち下がり時間を大幅に短縮すること
ができる。
【００１４】また、上記した本発明の半導体集積回路装
置によれば、ＥＣＬ回路の信号出力側に出力される信号
の立ち下がりの時に、ＥＣＬ回路の信号出力側とグラン
ド電位との間に接続されたスイッチング手段を動作させ
ることによって、信号出力側に接続されている所定の負
荷の電荷をグランド電位に放電できるので、信号出力側
の信号の立ち下がり時間を大幅に短縮することができ
る。
置によれば、ＥＣＬ回路の信号出力側に出力される信号
の立ち下がりの時に、ＥＣＬ回路の信号出力側とグラン
ド電位との間に接続されたスイッチング手段を動作させ
ることによって、信号出力側に接続されている所定の負
荷の電荷をグランド電位に放電できるので、信号出力側
の信号の立ち下がり時間を大幅に短縮することができ
る。
【００１５】また、上記した本発明の半導体集積回路装
置によれば、第１の抵抗および第２の抵抗の分圧電圧と
静電容量素子による微分電圧とにより、ＥＣＬ回路の信
号出力側に出力される信号の立ち下がりの時に、ＥＣＬ
回路の信号出力側とグランド電位との間に接続されたＮ
ＰＮ形バイポーラトランジスタを動作させることによっ
て、信号出力側に接続されている所定の負荷の電荷をグ
ランド電位に放電できるので、信号出力側の信号の立ち
下がり時間を大幅に短縮することができる。
置によれば、第１の抵抗および第２の抵抗の分圧電圧と
静電容量素子による微分電圧とにより、ＥＣＬ回路の信
号出力側に出力される信号の立ち下がりの時に、ＥＣＬ
回路の信号出力側とグランド電位との間に接続されたＮ
ＰＮ形バイポーラトランジスタを動作させることによっ
て、信号出力側に接続されている所定の負荷の電荷をグ
ランド電位に放電できるので、信号出力側の信号の立ち
下がり時間を大幅に短縮することができる。
【００１６】それにより、低消費電力で、動作速度を高
速化した半導体集積回路装置を実現できる。
速化した半導体集積回路装置を実現できる。
【００１７】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１８】（実施例１）図１は、本発明の実施例１に
よる半導体集積回路装置に用いられた所定のＥＣＬ回路
の回路図である。
よる半導体集積回路装置に用いられた所定のＥＣＬ回路
の回路図である。
【００１９】本実施例１において、ＥＣＬ回路は、電源
電圧Ｖｃｃに抵抗Ｒ１，Ｒ２の一方の端部およびＮＰＮ
形バイポーラのトランジスタＱ１，Ｑ２のコレクタが接
続されている。
電圧Ｖｃｃに抵抗Ｒ１，Ｒ２の一方の端部およびＮＰＮ
形バイポーラのトランジスタＱ１，Ｑ２のコレクタが接
続されている。
【００２０】また、抵抗Ｒ１の他方の端部には、トラン
ジスタＱ１のベースおよびＮＰＮ形バイポーラのトラン
ジスタＱ３のコレクタが接続されている。
ジスタＱ１のベースおよびＮＰＮ形バイポーラのトラン
ジスタＱ３のコレクタが接続されている。
【００２１】さらに、抵抗Ｒ２の他方の端部には、トラ
ンジスタＱ２のベースおよびＮＰＮ形バイポーラのトラ
ンジスタＱ４のコレクタがそれぞれ接続されている。
ンジスタＱ２のベースおよびＮＰＮ形バイポーラのトラ
ンジスタＱ４のコレクタがそれぞれ接続されている。
【００２２】また、トランジスタＱ３，Ｑ４のベースに
接続されている信号入力（信号入力側）Ｉｎ１，信号入
力（信号入力側）Ｉｎ２の信号は、差動対入力となって
おり、エミッタはどちらもグランド電位に接続されてい
る。
接続されている信号入力（信号入力側）Ｉｎ１，信号入
力（信号入力側）Ｉｎ２の信号は、差動対入力となって
おり、エミッタはどちらもグランド電位に接続されてい
る。
【００２３】さらに、トランジスタＱ１のエミッタは、
信号出力（信号出力側）Ｏｕｔ１となっており、半導体
集積回路装置（図示せず）の他の回路Ｌ１（負荷）およ
びＮＰＮ形バイポーラのトランジスタ（スイッチング手
段）Ｑ５のコレクタと接続されている。
信号出力（信号出力側）Ｏｕｔ１となっており、半導体
集積回路装置（図示せず）の他の回路Ｌ１（負荷）およ
びＮＰＮ形バイポーラのトランジスタ（スイッチング手
段）Ｑ５のコレクタと接続されている。
【００２４】また、トランジスタＱ２のエミッタは、信
号出力（信号出力側）Ｏｕｔ２となっており、半導体集
積回路装置の他の回路（負荷）Ｌ２およびＮＰＮ形バイ
ポーラのトランジスタ（スイッチング手段）Ｑ６のコレ
クタと接続されている。
号出力（信号出力側）Ｏｕｔ２となっており、半導体集
積回路装置の他の回路（負荷）Ｌ２およびＮＰＮ形バイ
ポーラのトランジスタ（スイッチング手段）Ｑ６のコレ
クタと接続されている。
【００２５】次に、トランジスタＱ５のベースと信号入
力Ｉｎ１との間には、電流制限用の抵抗Ｒ３が直列接続
され、同様にトランジスタＱ６のベースと信号入力Ｉｎ
２との間には、抵抗Ｒ４が直列接続されている。
力Ｉｎ１との間には、電流制限用の抵抗Ｒ３が直列接続
され、同様にトランジスタＱ６のベースと信号入力Ｉｎ
２との間には、抵抗Ｒ４が直列接続されている。
【００２６】よって、トランジスタＱ５のベースには、
信号入力Ｉｎ１の電圧が入力されることになり、トラン
ジスタＱ６のベースには、信号入力Ｉｎ２の電圧が入力
されることになる。
信号入力Ｉｎ１の電圧が入力されることになり、トラン
ジスタＱ６のベースには、信号入力Ｉｎ２の電圧が入力
されることになる。
【００２７】さらに、トランジスタＱ５，Ｑ６のエミッ
タは、それぞれグランド電位に接続されている。
タは、それぞれグランド電位に接続されている。
【００２８】次に、本実施例の作用について説明する。
【００２９】トランジスタＱ３，Ｑ４は、差動対トラン
ジスタとなっているので、トランジスタＱ３の信号入力
Ｉｎ１がＬｏであると、トランジスタＱ４の信号入力Ｉ
ｎ２はＨｉとなり、信号入力Ｉｎ１がＨｉとなると、信
号入力Ｉｎ２はＬｏとなる。
ジスタとなっているので、トランジスタＱ３の信号入力
Ｉｎ１がＬｏであると、トランジスタＱ４の信号入力Ｉ
ｎ２はＨｉとなり、信号入力Ｉｎ１がＨｉとなると、信
号入力Ｉｎ２はＬｏとなる。
【００３０】信号入力Ｉｎ１がＬｏであるとトランジス
タＱ３がＯＦＦとなるので、トランジスタＱ１のベース
にＨｉが入力されＯＮとなるので、信号出力Ｏｕｔ１は
Ｈｉとなる。
タＱ３がＯＦＦとなるので、トランジスタＱ１のベース
にＨｉが入力されＯＮとなるので、信号出力Ｏｕｔ１は
Ｈｉとなる。
【００３１】また、信号入力Ｉｎ２がＨｉであるとトラ
ンジスタＱ４はＯＮとなり、トランジスタＱ２のベース
はＬｏが入力されＯＦＦとなるので、信号出力Ｏｕｔ２
はＬｏとなる。
ンジスタＱ４はＯＮとなり、トランジスタＱ２のベース
はＬｏが入力されＯＦＦとなるので、信号出力Ｏｕｔ２
はＬｏとなる。
【００３２】次に、トランジスタＱ３のベースに入力さ
れる信号入力Ｉｎ１がＬｏからＨｉとなる場合、すなわ
ち信号出力Ｏｕｔ１がＨｉからＬｏとなる信号の立ち下
がりの過渡時を考える。
れる信号入力Ｉｎ１がＬｏからＨｉとなる場合、すなわ
ち信号出力Ｏｕｔ１がＨｉからＬｏとなる信号の立ち下
がりの過渡時を考える。
【００３３】信号入力Ｉｎ１がＬｏからＨｉになると、
トランジスタＱ３がＯＦＦからＯＮ、トランジスタＱ１
がＯＮからＯＦＦとなるので、信号出力Ｏｕｔ１の信号
はＨｉからＬｏとなる。
トランジスタＱ３がＯＦＦからＯＮ、トランジスタＱ１
がＯＮからＯＦＦとなるので、信号出力Ｏｕｔ１の信号
はＨｉからＬｏとなる。
【００３４】また、同様に、信号入力Ｉｎ２はＨｉから
Ｌｏなり、トランジスタＱ４がＯＮからＯＦＦ、トラン
ジスタＱ２がＯＦＦからＯＮとなり、信号出力Ｏｕｔ１
の信号はＬｏからＨｉとなる。
Ｌｏなり、トランジスタＱ４がＯＮからＯＦＦ、トラン
ジスタＱ２がＯＦＦからＯＮとなり、信号出力Ｏｕｔ１
の信号はＬｏからＨｉとなる。
【００３５】信号出力Ｏｕｔ１の信号がＨｉからＬｏと
なる立ち下がり時には、回路Ｌ１の寄生容量などによる
電荷が放出される。
なる立ち下がり時には、回路Ｌ１の寄生容量などによる
電荷が放出される。
【００３６】しかし、この時、トランジスタＱ５のベー
スには信号入力Ｉｎ１のＨｉが入力されており、トラン
ジスタＱ３のＯＮと同時にトランジスタＱ５がＯＮして
いるので、回路Ｌ１からの放電電圧はトランジスタＱ５
を介してグランド電位に放出され、信号出力Ｏｕｔ１の
信号の立ち下がり時間を短縮できる。
スには信号入力Ｉｎ１のＨｉが入力されており、トラン
ジスタＱ３のＯＮと同時にトランジスタＱ５がＯＮして
いるので、回路Ｌ１からの放電電圧はトランジスタＱ５
を介してグランド電位に放出され、信号出力Ｏｕｔ１の
信号の立ち下がり時間を短縮できる。
【００３７】また、同様に、信号出力Ｏｕｔ２の信号の
立ち下がり時間も、トランジスタＱ６をＯＮさせ、回路
Ｌ２からの電荷をグランド電位に放出させて短縮させ
る。
立ち下がり時間も、トランジスタＱ６をＯＮさせ、回路
Ｌ２からの電荷をグランド電位に放出させて短縮させ
る。
【００３８】それにより、本実施例１によれば、トラン
ジスタＱ５，Ｑ６を用いて回路Ｌ１，Ｌ２の寄生容量な
どの電荷をグランド電位に放出し、確実にＥＣＬ回路の
信号出力Ｏｕｔ１，Ｏｕｔ２の信号の立ち下がり時間を
短縮することができる。
ジスタＱ５，Ｑ６を用いて回路Ｌ１，Ｌ２の寄生容量な
どの電荷をグランド電位に放出し、確実にＥＣＬ回路の
信号出力Ｏｕｔ１，Ｏｕｔ２の信号の立ち下がり時間を
短縮することができる。
【００３９】（実施例２）図２は、本発明の実施例２に
よる半導体集積回路装置に用いられた所定のＥＣＬ回路
の回路図である。
よる半導体集積回路装置に用いられた所定のＥＣＬ回路
の回路図である。
【００４０】本実施例２においては、トランジスタＱ
５，Ｑ６に、動作を制御するための動作制御手段ＤＳ１
を設けたものである。
５，Ｑ６に、動作を制御するための動作制御手段ＤＳ１
を設けたものである。
【００４１】この動作制御手段ＤＳ１は、抵抗（第１の
抵抗）Ｒ５、抵抗（第２の抵抗）Ｒ６、抵抗（第１の抵
抗）Ｒ７、抵抗（第２の抵抗）Ｒ８、コンデンサ（静電
容量素子）Ｃ１およびコンデンサ（静電容量素子）Ｃ２
から構成されている。
抵抗）Ｒ５、抵抗（第２の抵抗）Ｒ６、抵抗（第１の抵
抗）Ｒ７、抵抗（第２の抵抗）Ｒ８、コンデンサ（静電
容量素子）Ｃ１およびコンデンサ（静電容量素子）Ｃ２
から構成されている。
【００４２】トランジスタＱ５のベースには、抵抗Ｒ
５，抵抗Ｒ６の一方の端部が接続され、抵抗Ｒ５の他方
の端部は所定の電源電圧Ｖｄｄに接続され、抵抗Ｒ６の
他方の端部はグランド電位に接続されている。
５，抵抗Ｒ６の一方の端部が接続され、抵抗Ｒ５の他方
の端部は所定の電源電圧Ｖｄｄに接続され、抵抗Ｒ６の
他方の端部はグランド電位に接続されている。
【００４３】さらに、トランジスタＱ６のベースにも、
同様に、抵抗Ｒ７，抵抗Ｒ８の一方の端部が接続され、
抵抗Ｒ７の他方の端部は所定の電源電圧Ｖｄｄに接続さ
れ、抵抗Ｒ８の他方の端部はグランド電位に接続されて
いる。
同様に、抵抗Ｒ７，抵抗Ｒ８の一方の端部が接続され、
抵抗Ｒ７の他方の端部は所定の電源電圧Ｖｄｄに接続さ
れ、抵抗Ｒ８の他方の端部はグランド電位に接続されて
いる。
【００４４】よって、トランジスタＱ５のベースには、
電源電圧Ｖｄｄを抵抗Ｒ５，Ｒ６により分圧した電圧が
入力されることになり、トランジスタＱ６のベースに
は、電源電圧Ｖｄｄを抵抗Ｒ７，抵抗Ｒ８によって分圧
した電圧が入力されることになる。
電源電圧Ｖｄｄを抵抗Ｒ５，Ｒ６により分圧した電圧が
入力されることになり、トランジスタＱ６のベースに
は、電源電圧Ｖｄｄを抵抗Ｒ７，抵抗Ｒ８によって分圧
した電圧が入力されることになる。
【００４５】これらトランジスタＱ５，Ｑ６のベースに
は、コンデンサＣ１，コンデンサＣ２の一方の端部がそ
れぞれ接続され、コンデンサＣ１，Ｃ２の他方の端部は
トランジスタＱ３，Ｑ４のベース、即ち信号入力Ｉｎ
１、Ｉｎ２とそれぞれ接続されている。
は、コンデンサＣ１，コンデンサＣ２の一方の端部がそ
れぞれ接続され、コンデンサＣ１，Ｃ２の他方の端部は
トランジスタＱ３，Ｑ４のベース、即ち信号入力Ｉｎ
１、Ｉｎ２とそれぞれ接続されている。
【００４６】よって、トランジスタＱ５のベースには抵
抗Ｒ５，Ｒ６により分圧された電圧とコンデンサＣ１に
よる微分波形の電圧とが加えられて、入力されることに
なる。
抗Ｒ５，Ｒ６により分圧された電圧とコンデンサＣ１に
よる微分波形の電圧とが加えられて、入力されることに
なる。
【００４７】また、同様に、トランジスタＱ６のベース
にも、抵抗Ｒ７，Ｒ８により分圧された電圧とコンデン
サＣ２による微分波形の電圧とが加えられて入力され
る。
にも、抵抗Ｒ７，Ｒ８により分圧された電圧とコンデン
サＣ２による微分波形の電圧とが加えられて入力され
る。
【００４８】さらに、トランジスタＱ５，Ｑ６のエミッ
タは、それぞれグランド電位に接続されている。
タは、それぞれグランド電位に接続されている。
【００４９】次に、本実施例の作用について説明する。
【００５０】トランジスタＱ３，Ｑ４は、差動対トラン
ジスタとなっているので、トランジスタＱ３の信号入力
Ｉｎ１がＬｏであると、トランジスタＱ４の信号入力Ｉ
ｎ２はＨｉとなり、信号入力Ｉｎ１がＨｉとなると、信
号入力Ｉｎ２はＬｏとなる。
ジスタとなっているので、トランジスタＱ３の信号入力
Ｉｎ１がＬｏであると、トランジスタＱ４の信号入力Ｉ
ｎ２はＨｉとなり、信号入力Ｉｎ１がＨｉとなると、信
号入力Ｉｎ２はＬｏとなる。
【００５１】信号入力Ｉｎ１がＬｏであるとトランジス
タＱ１はＯＮとなり、トランジスタＱ３はＯＦＦとなる
ので、信号出力Ｏｕｔ１はＨｉとなる。
タＱ１はＯＮとなり、トランジスタＱ３はＯＦＦとなる
ので、信号出力Ｏｕｔ１はＨｉとなる。
【００５２】また、信号入力Ｉｎ２がＨｉであるとトラ
ンジスタＱ４はＯＮとなり、トランジスタＱ２はＯＦＦ
となるので、信号出力Ｏｕｔ２はＬｏとなる。
ンジスタＱ４はＯＮとなり、トランジスタＱ２はＯＦＦ
となるので、信号出力Ｏｕｔ２はＬｏとなる。
【００５３】次に、トランジスタＱ３のベースに入力さ
れる信号入力Ｉｎ１がＬｏからＨｉとなる場合、すなわ
ち信号出力Ｏｕｔ１がＨｉからＬｏとなる信号の立ち下
がり時を考える。
れる信号入力Ｉｎ１がＬｏからＨｉとなる場合、すなわ
ち信号出力Ｏｕｔ１がＨｉからＬｏとなる信号の立ち下
がり時を考える。
【００５４】信号入力Ｉｎ１がＬｏからＨｉになると、
トランジスタＱ３がＯＦＦからＯＮ、トランジスタＱ１
がＯＮからＯＦＦとなり、信号出力Ｏｕｔ１の信号はＨ
ｉからＬｏとなる。
トランジスタＱ３がＯＦＦからＯＮ、トランジスタＱ１
がＯＮからＯＦＦとなり、信号出力Ｏｕｔ１の信号はＨ
ｉからＬｏとなる。
【００５５】また、同様に、信号入力Ｉｎ２はＨｉから
Ｌｏとなり、トランジスタＱ４がＯＮからＯＦＦ、トラ
ンジスタＱ２がＯＦＦからＯＮとなり、信号出力Ｏｕｔ
１の信号はＬｏからＨｉとなる。
Ｌｏとなり、トランジスタＱ４がＯＮからＯＦＦ、トラ
ンジスタＱ２がＯＦＦからＯＮとなり、信号出力Ｏｕｔ
１の信号はＬｏからＨｉとなる。
【００５６】そして、信号入力１がＬｏからＨｉとなる
信号立ち上がりの時に、微分回路となるコンデンサＣ１
の微分波形の電圧がトランジスタＱ５のベースに加わっ
ていいる間だけトランジスタＱ５はＯＮとなる。
信号立ち上がりの時に、微分回路となるコンデンサＣ１
の微分波形の電圧がトランジスタＱ５のベースに加わっ
ていいる間だけトランジスタＱ５はＯＮとなる。
【００５７】ここで、分圧用の抵抗Ｒ５，Ｒ６およびＲ
７，Ｒ８の抵抗値およびコンデンサＣ１，Ｃ２は、それ
ぞれトランジスタＱ５，Ｑ６が、その分圧された電圧だ
けではＯＮしない所定の電圧値となり、コンデンサＣ
１，Ｃ２によって微分された波形の電圧が加わったとき
だけＯＮとなる定数に設定する。
７，Ｒ８の抵抗値およびコンデンサＣ１，Ｃ２は、それ
ぞれトランジスタＱ５，Ｑ６が、その分圧された電圧だ
けではＯＮしない所定の電圧値となり、コンデンサＣ
１，Ｃ２によって微分された波形の電圧が加わったとき
だけＯＮとなる定数に設定する。
【００５８】よって、信号出力Ｏｕｔ１の信号がＨｉか
らＬｏに立ち下がる時に、回路Ｌ１の寄生容量などによ
る電荷が放出されるが、この電荷が放出される時に、コ
ンデンサＣ１により微分された電圧がトランジスタＱ５
のベースに加えられ、トランジスタＱ５がＯＮすること
になり、回路Ｌ１からの放電電圧はトランジスタＱ５を
介してグランド電位に放出されるので、信号出力Ｏｕｔ
１の信号の立ち下がり時間を短縮できる。
らＬｏに立ち下がる時に、回路Ｌ１の寄生容量などによ
る電荷が放出されるが、この電荷が放出される時に、コ
ンデンサＣ１により微分された電圧がトランジスタＱ５
のベースに加えられ、トランジスタＱ５がＯＮすること
になり、回路Ｌ１からの放電電圧はトランジスタＱ５を
介してグランド電位に放出されるので、信号出力Ｏｕｔ
１の信号の立ち下がり時間を短縮できる。
【００５９】また、同様に、信号出力Ｏｕｔ２の信号の
立ち下がり時間も、信号出力Ｏｕｔ２の信号の立ち下が
りの時にコンデンサＣ２による微分波形の電圧を加えて
トランジスタＱ６をＯＮさせ、回路Ｌ２からの電荷をグ
ランド電位に放出させて短縮させる。
立ち下がり時間も、信号出力Ｏｕｔ２の信号の立ち下が
りの時にコンデンサＣ２による微分波形の電圧を加えて
トランジスタＱ６をＯＮさせ、回路Ｌ２からの電荷をグ
ランド電位に放出させて短縮させる。
【００６０】それにより、本実施例２によれば、コンデ
ンサＣ１，Ｃ２およびトランジスタＱ５，Ｑ６を用いて
回路Ｌ１，Ｌ２の寄生容量などの電荷をグランド電位に
放出し、確実にＥＣＬ回路の信号出力Ｏｕｔ１，Ｏｕｔ
２の信号の立ち下がり時間を短縮することができる。
ンサＣ１，Ｃ２およびトランジスタＱ５，Ｑ６を用いて
回路Ｌ１，Ｌ２の寄生容量などの電荷をグランド電位に
放出し、確実にＥＣＬ回路の信号出力Ｏｕｔ１，Ｏｕｔ
２の信号の立ち下がり時間を短縮することができる。
【００６１】また、トランジスタＱ５，Ｑ６を信号出力
Ｏｕｔ１，Ｏｕｔ２の信号立ち下がりの時に動作させる
ので、低消費電力化させることができる。
Ｏｕｔ１，Ｏｕｔ２の信号立ち下がりの時に動作させる
ので、低消費電力化させることができる。
【００６２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００６３】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００６４】（１）本発明によれば、ＥＣＬ回路の信号
出力側における信号立ち下がりの時に信号出力側に接続
されている所定の負荷の電荷をグランド電位に放電する
ので、信号立ち下がり時間を大幅に短縮することができ
る。
出力側における信号立ち下がりの時に信号出力側に接続
されている所定の負荷の電荷をグランド電位に放電する
ので、信号立ち下がり時間を大幅に短縮することができ
る。
【００６５】（２）また、本発明では、ＥＣＬ回路の信
号出力側における信号立ち下がりの時に所定の負荷の電
荷をグランド電位に放電するトランジスタを動作させる
ので、低消費電力にすることができる。
号出力側における信号立ち下がりの時に所定の負荷の電
荷をグランド電位に放電するトランジスタを動作させる
ので、低消費電力にすることができる。
【００６６】（３）さらに、本発明においては、上記
（１）および（２）により、半導体集積回路装置の動作
を低消費電力で、高速化できるようになる。
（１）および（２）により、半導体集積回路装置の動作
を低消費電力で、高速化できるようになる。
【図１】本発明の実施例１による半導体集積回路装置に
用いられた所定のＥＣＬ回路の回路図である。
用いられた所定のＥＣＬ回路の回路図である。
【図２】本発明の実施例１による半導体集積回路装置に
用いられた所定のＥＣＬ回路の回路図である。
用いられた所定のＥＣＬ回路の回路図である。
Ｑ１〜Ｑ４ トランジスタ Ｑ５ トランジスタ（スイッチング手段） Ｑ６ トランジスタ（スイッチング手段） Ｒ１〜Ｒ４ 抵抗 Ｒ５ 抵抗（第１の抵抗） Ｒ６ 抵抗（第２の抵抗） Ｒ７ 抵抗（第１の抵抗） Ｒ８ 抵抗（第２の抵抗） Ｃ１ コンデンサ（静電容量素子） Ｃ２ コンデンサ（静電容量素子） Ｖｃｃ 電源電圧 Ｖｄｄ 電源電圧 Ｉｎ１ 信号入力（信号入力側） Ｉｎ２ 信号入力（信号入力側） Ｏｕｔ１ 信号出力（信号出力側） Ｏｕｔ２ 信号出力（信号出力側） ＤＳ１ 動作制御手段 Ｌ１ 回路（負荷） Ｌ２ 回路（負荷）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉石 守 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (3)
- 【請求項１】 所定の回路がＥＣＬ回路を用いて構成さ
れた半導体集積回路装置であって、前記ＥＣＬ回路の信
号出力側に接続された所定の負荷の電荷をグランド電位
に放電するスイッチング手段を前記ＥＣＬ回路のそれぞ
れの信号出力側毎に設け、前記ＥＣＬ回路の信号出力側
に信号が出力される時にのみ前記スイッチング手段を動
作させ、前記負荷に蓄積される電荷をグランド電位に放
電させることを特徴とする半導体集積回路装置。 - 【請求項２】 前記スイッチング手段を所定時間だけ動
作させる動作制御手段を前記ＥＣＬ回路のそれぞれの信
号出力側毎に設け、前記ＥＣＬ回路の信号出力側に出力
される信号の立ち下がりの時に前記スイッチング手段を
動作させ、前記負荷に蓄積される電荷をグランド電位に
放電させることを特徴とする請求項１記載の半導体集積
回路装置。 - 【請求項３】 前記スイッチング手段が、ＮＰＮ形バイ
ポーラトランジスタであり、コレクタが、前記ＥＣＬ回
路の信号出力側に接続され、エミッタがグランド電位に
接地され、前記動作制御手段が、ベースと前記ＥＣＬ回
路の信号入力側との間に直列接続され、前記ＮＰＮ形バ
イポーラトランジスタを所定時間だけ動作させる静電容
量素子と、所定の電圧が出力されている電源に一方が接
続され、他方が前記ＮＰＮ形バイポーラトランジスタの
ベースと接続されている第１の抵抗と、一方が前記ＮＰ
Ｎ形バイポーラトランジスタのベースと接続され、他方
がグランド電位と接続されている第２の抵抗とよりな
り、前記第１の抵抗と前記第２の抵抗との分圧により、
前記ＮＰＮ形バイポーラトランジスタのしきい値電圧よ
りも低い所定の電圧を出力し、前記第１の抵抗と前記第
２の抵抗との分圧により出力されている所定の電圧に、
前記信号入力側の信号入力により、前記静電容量素子か
ら前記トランジスタのベースに出力される微分された電
圧が加わった時に前記ＮＰＮ形バイポーラトランジスタ
を動作させ、前記負荷に蓄積される電荷をグランド電位
に放電させることを特徴とする請求項１または２記載の
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6094691A JPH07303038A (ja) | 1994-05-09 | 1994-05-09 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6094691A JPH07303038A (ja) | 1994-05-09 | 1994-05-09 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07303038A true JPH07303038A (ja) | 1995-11-14 |
Family
ID=14117222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6094691A Withdrawn JPH07303038A (ja) | 1994-05-09 | 1994-05-09 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07303038A (ja) |
-
1994
- 1994-05-09 JP JP6094691A patent/JPH07303038A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0154890B2 (ja) | ||
| JPH09130218A (ja) | 演算増幅器およびディジタル信号伝達回路 | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| JPS6159566B2 (ja) | ||
| JPH0482319A (ja) | 論理回路 | |
| JPS61293022A (ja) | Ｅｃｌ−ｔｔｌ変換出力回路 | |
| JPH07303038A (ja) | 半導体集積回路装置 | |
| US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
| JPH0666679B2 (ja) | Ｅｃｌ論理回路 | |
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| JPH0294918A (ja) | エミッタ結合論理回路 | |
| JPS635297Y2 (ja) | ||
| KR930007564B1 (ko) | Fet 풀다운 부하를 가지는 ecl 회로 | |
| JP2806369B2 (ja) | Ｅｃｌ回路 | |
| JP2899164B2 (ja) | エミッタホロワ回路 | |
| JP3327938B2 (ja) | 半導体集積回路 | |
| JP2752826B2 (ja) | Ｃｍｌ論理回路 | |
| JP2783108B2 (ja) | 半導体集積回路 | |
| JP3233473B2 (ja) | 電圧レベル変換回路 | |
| JP2776621B2 (ja) | 出力回路 | |
| JPH0537350A (ja) | Ｅｃｌ回路 | |
| JPH09270693A (ja) | レベル変換回路 | |
| JPS6243367B2 (ja) | ||
| JP3801174B2 (ja) | Ｃｍｏｓ−ｅｃｌレベル変換回路 | |
| JP2861356B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |