JPH0730434A - 可変長符号の復号器 - Google Patents
可変長符号の復号器Info
- Publication number
- JPH0730434A JPH0730434A JP17187093A JP17187093A JPH0730434A JP H0730434 A JPH0730434 A JP H0730434A JP 17187093 A JP17187093 A JP 17187093A JP 17187093 A JP17187093 A JP 17187093A JP H0730434 A JPH0730434 A JP H0730434A
- Authority
- JP
- Japan
- Prior art keywords
- length code
- variable
- state
- tree structure
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 回路構成が簡単であり、制御が簡単な可変長
符号の復号器を提供する。 【構成】 木構造の葉の部分に有限の符号語を持つビッ
トシリアルの可変長符号の復号器において、木構造にお
ける現在の状態を記憶する記憶手段２と、該手段が記憶
する現在の状態及び次順のビットのデータと次順の状態
との関係を記憶しているメモリ３とを備え、木構造の追
跡により、所定の状態に達した場合に復号値を得べくな
してある。
符号の復号器を提供する。 【構成】 木構造の葉の部分に有限の符号語を持つビッ
トシリアルの可変長符号の復号器において、木構造にお
ける現在の状態を記憶する記憶手段２と、該手段が記憶
する現在の状態及び次順のビットのデータと次順の状態
との関係を記憶しているメモリ３とを備え、木構造の追
跡により、所定の状態に達した場合に復号値を得べくな
してある。
Description
【０００１】
【産業上の利用分野】本発明は可変長符号の復号器に関
するものである。
するものである。
【０００２】
【従来の技術】図１は特開平4-258025号に開示されてい
る従来の復号器のブロック図である。ビットシリアルの
可変長符号はクロックCLK に同期してシリアル／パラレ
ル(S/P) 変換器11へ入力され、ここでパラレルデータに
変換されてバッファメモリ12に一時保存される。バッフ
ァメモリ12の内容はビットシフタからなる回転部13へ読
込まれ、ここで未処理データの先頭部が頭詰めされるよ
うにデータシフトが行われる。このような回転部13の内
容はアドレスとしてROM からなる復号部14へ与えられ
る。
る従来の復号器のブロック図である。ビットシリアルの
可変長符号はクロックCLK に同期してシリアル／パラレ
ル(S/P) 変換器11へ入力され、ここでパラレルデータに
変換されてバッファメモリ12に一時保存される。バッフ
ァメモリ12の内容はビットシフタからなる回転部13へ読
込まれ、ここで未処理データの先頭部が頭詰めされるよ
うにデータシフトが行われる。このような回転部13の内
容はアドレスとしてROM からなる復号部14へ与えられ
る。
【０００３】復号部14は入力アドレスに符号が存在する
とそれを復号値として出力すると共に、復号に与かる符
号長 (ビット数) を回転部13へ与える。回転部13はその
分データを詰め上げると共にバッファメモリ12から新た
なデータを読込む。
とそれを復号値として出力すると共に、復号に与かる符
号長 (ビット数) を回転部13へ与える。回転部13はその
分データを詰め上げると共にバッファメモリ12から新た
なデータを読込む。
【０００４】
【発明が解決しようとする課題】このような構成の復号
器は回路構成が複雑であり、それに伴い制御も複雑であ
り、回路・制御の簡素化が課題となっていた。本発明は
シリアルデータのままで復号できる構成とすることで回
路構成を簡単にすると共に、制御も簡単にした可変長符
号の復号器を提供することを目的とする。
器は回路構成が複雑であり、それに伴い制御も複雑であ
り、回路・制御の簡素化が課題となっていた。本発明は
シリアルデータのままで復号できる構成とすることで回
路構成を簡単にすると共に、制御も簡単にした可変長符
号の復号器を提供することを目的とする。
【０００５】
【課題を解決するための手段】図２は本発明の復号原理
の説明図である。可変長符号は図示の如き木構造を有
し、葉の部分に２重丸で示すように符号語を有してい
る。黒丸は初期状態、白丸は途中の状態を示している。
初期状態からビットシリアルに入力されるデータ "０"
, "１" に応じて右又は左方向へ状態を遷移してい
く。２重丸の状態に至ると復号値を出力する。図示の破
線の例は "001 " と入力された場合を示し、Ｓ0→Ｓ3
，Ｓ5 ，Ｓ6 と遷移して２重丸に至り "001 " に対応
する、例えば２を復号値として出力する。
の説明図である。可変長符号は図示の如き木構造を有
し、葉の部分に２重丸で示すように符号語を有してい
る。黒丸は初期状態、白丸は途中の状態を示している。
初期状態からビットシリアルに入力されるデータ "０"
, "１" に応じて右又は左方向へ状態を遷移してい
く。２重丸の状態に至ると復号値を出力する。図示の破
線の例は "001 " と入力された場合を示し、Ｓ0→Ｓ3
，Ｓ5 ，Ｓ6 と遷移して２重丸に至り "001 " に対応
する、例えば２を復号値として出力する。
【０００６】
【作用】本発明によればシリアルデータのままで復号で
きるので回路構成が簡単であり、これに伴い制御も簡単
に行える。またユニークワード検出器を併設することで
これも検出できるので同期外れが生じた場合にも初期状
態に戻して爾後の復号が可能である。
きるので回路構成が簡単であり、これに伴い制御も簡単
に行える。またユニークワード検出器を併設することで
これも検出できるので同期外れが生じた場合にも初期状
態に戻して爾後の復号が可能である。
【０００７】
【実施例】以下本発明をその実施例を示す図面に基づい
て詳述する。図３は本発明の復号器の実施例を示すブロ
ック図である。復号対象のビットシリアルの可変長符号
はクロックCK1 に同期してフリップフロップ１へ入力さ
れ、ここでラッチされる。メモリ３は図２に示す関係の
情報を記憶しているROM であり、フリップフロップ１，
２の内容をアドレスとしてアクセスされる。メモリ３か
らの読出しデータ（パラレルデータ）は復号値を表すデ
ータ及び内部状態を表すデータ（いずれも複数ビット）
並びにクロックとなすべきデータCK2 （１ビット）であ
り、復号値を表すデータはフリップフロップ４（対応ビ
ット数分あり）にラッチされ、内部状態を表データはフ
リップフロップ２（対応ビット数分あり）にラッチされ
る。クロックとなすべきデータCK2 はフリップフロップ
４にクロックとして与えられる。なおフリップフロップ
２にはクロックCK1 が与えられる。
て詳述する。図３は本発明の復号器の実施例を示すブロ
ック図である。復号対象のビットシリアルの可変長符号
はクロックCK1 に同期してフリップフロップ１へ入力さ
れ、ここでラッチされる。メモリ３は図２に示す関係の
情報を記憶しているROM であり、フリップフロップ１，
２の内容をアドレスとしてアクセスされる。メモリ３か
らの読出しデータ（パラレルデータ）は復号値を表すデ
ータ及び内部状態を表すデータ（いずれも複数ビット）
並びにクロックとなすべきデータCK2 （１ビット）であ
り、復号値を表すデータはフリップフロップ４（対応ビ
ット数分あり）にラッチされ、内部状態を表データはフ
リップフロップ２（対応ビット数分あり）にラッチされ
る。クロックとなすべきデータCK2 はフリップフロップ
４にクロックとして与えられる。なおフリップフロップ
２にはクロックCK1 が与えられる。
【０００８】表１は図２に対応する符号語，符号長，復
号値の１例を示している。この場合において“11010011
101 ”が入力されたものとする。表２はこの場合の可変
長符号メモリ３の入力（フリップフロップ２側）及び出
力、CK2 並びに復号値の関係を示している。表１，２及
び図３を用いて図３の復号器の動作を説明する。
号値の１例を示している。この場合において“11010011
101 ”が入力されたものとする。表２はこの場合の可変
長符号メモリ３の入力（フリップフロップ２側）及び出
力、CK2 並びに復号値の関係を示している。表１，２及
び図３を用いて図３の復号器の動作を説明する。
【０００９】
【表１】
【００１０】
【表２】
【００１１】初期状態ではフリップフロップ１，２がリ
セットされており、図２のＳ0 で表わされる状態とな
る。最初の "１" が入力されるとフリップフロップ１に
これがラッチされる。一方フリップフロップ２はＳ0 に
相当する内容になっている。この場合のメモリ出力はＳ
1 に相当する内容になる。Ｓ0 ，Ｓ1 の状態はフリップ
フロップ２側へ有意の出力があるが、フリップフロップ
４側、CK2 の有意の出力はない。
セットされており、図２のＳ0 で表わされる状態とな
る。最初の "１" が入力されるとフリップフロップ１に
これがラッチされる。一方フリップフロップ２はＳ0 に
相当する内容になっている。この場合のメモリ出力はＳ
1 に相当する内容になる。Ｓ0 ，Ｓ1 の状態はフリップ
フロップ２側へ有意の出力があるが、フリップフロップ
４側、CK2 の有意の出力はない。
【００１２】次の "１" が入力されるとメモリ３の出力
はＳ2 の状態になり（図２の実線）、フリップフロップ
４へは復号値の "０" が出力され、これに伴いCK2 が出
力される。Ｓ2 のような復号値が得られる状態ではフリ
ップフロップ２側への出力は初期状態Ｓ0 に等しい。従
って次の "01" の入力によってはＳ3 ，Ｓ4 と遷移し、
復号値１及びCK2 を得る。以下同様にして復号値２，
０，１が得られる。なおユニークワード“000001”が入
力された場合は復号値出力はなく、初期状態Ｓ0 へ戻る
出力のみがフリップフロップ２へ与えられる。
はＳ2 の状態になり（図２の実線）、フリップフロップ
４へは復号値の "０" が出力され、これに伴いCK2 が出
力される。Ｓ2 のような復号値が得られる状態ではフリ
ップフロップ２側への出力は初期状態Ｓ0 に等しい。従
って次の "01" の入力によってはＳ3 ，Ｓ4 と遷移し、
復号値１及びCK2 を得る。以下同様にして復号値２，
０，１が得られる。なおユニークワード“000001”が入
力された場合は復号値出力はなく、初期状態Ｓ0 へ戻る
出力のみがフリップフロップ２へ与えられる。
【００１３】図４は本発明の復号器の他の実施例を示す
ブロック図である。この実施例はユニークワード検出器
５を備える点で図３の実施例と相違している。即ち復号
対象の可変長符号はユニークワード検出器５へクロック
CK1 に同期して入力される。ユニークワード検出器５は
ユニークワードの桁数と等しい段数のシフトレジスタ及
びその並列出力とユニークワード“000001”との一致を
判定する論理回路とを備え、ユニークワード“000001”
を検出するとフリップフロップ２のダイレクトリセット
端子Ｒへリセット信号を出力するようにしたものであ
る。他の構成については図３の実施例と同様であるので
同符号を付して説明を省略する。
ブロック図である。この実施例はユニークワード検出器
５を備える点で図３の実施例と相違している。即ち復号
対象の可変長符号はユニークワード検出器５へクロック
CK1 に同期して入力される。ユニークワード検出器５は
ユニークワードの桁数と等しい段数のシフトレジスタ及
びその並列出力とユニークワード“000001”との一致を
判定する論理回路とを備え、ユニークワード“000001”
を検出するとフリップフロップ２のダイレクトリセット
端子Ｒへリセット信号を出力するようにしたものであ
る。他の構成については図３の実施例と同様であるので
同符号を付して説明を省略する。
【００１４】
【表３】
【００１５】表３は“11100100000010011101”が入力さ
れた場合のこの復号器の入力可変長符号、メモリの入，
出力、CK2 、復号値並びにユニークワード検出器から出
力されるリセット信号を示すものである。 "11" の入力
で復号値 "０" を出力して初期状態Ｓ0 に戻った後は
"10" と入力されるので状態Ｓ1 から後への遷移ができ
ない（○ａ）。つまりＳ1 の状態でのフリップフロップ
２の出力とフリップフロップ１の "０" とによってアク
セスされる番地が存在しない。従って表３に示すように
これに続く“010000001 ”についてもメモリ３からの読
出しデータは得られない。一方このようなメモリ３の働
きとは別にユニークワード検出器５はユニークワード
“000001”を検出し、フリップフロップ２をリセットす
る。そうすると初期状態Ｓ0 に戻ることができ、続く
“001 ”を "２" と復号する（○ｂ）。
れた場合のこの復号器の入力可変長符号、メモリの入，
出力、CK2 、復号値並びにユニークワード検出器から出
力されるリセット信号を示すものである。 "11" の入力
で復号値 "０" を出力して初期状態Ｓ0 に戻った後は
"10" と入力されるので状態Ｓ1 から後への遷移ができ
ない（○ａ）。つまりＳ1 の状態でのフリップフロップ
２の出力とフリップフロップ１の "０" とによってアク
セスされる番地が存在しない。従って表３に示すように
これに続く“010000001 ”についてもメモリ３からの読
出しデータは得られない。一方このようなメモリ３の働
きとは別にユニークワード検出器５はユニークワード
“000001”を検出し、フリップフロップ２をリセットす
る。そうすると初期状態Ｓ0 に戻ることができ、続く
“001 ”を "２" と復号する（○ｂ）。
【００１６】なおユニークワードの検出は状態Ｓ10でも
行われるがそれ自体はフリップフロップ４から復号値と
して出力される。そして後段の回路で例えば改行信号等
の特別な用途に使用される。
行われるがそれ自体はフリップフロップ４から復号値と
して出力される。そして後段の回路で例えば改行信号等
の特別な用途に使用される。
【００１７】
【発明の効果】以上の如き本発明による場合はシリアル
データのまま復号が可能であるので実施例で示す如く構
成が簡単であり、複雑な制御は全く必要としない。また
ユニークワード検出器を設ける場合は雑音等によりビッ
ト誤りが生じた場合もユニークワード以後においては確
実に復号できる等、本発明は優れた効果を奏する。
データのまま復号が可能であるので実施例で示す如く構
成が簡単であり、複雑な制御は全く必要としない。また
ユニークワード検出器を設ける場合は雑音等によりビッ
ト誤りが生じた場合もユニークワード以後においては確
実に復号できる等、本発明は優れた効果を奏する。
【図１】従来の復号器のブロック図である。
【図２】本発明の復号の原理説明図である。
【図３】本発明の復号器のブロック図である。
【図４】本発明の他の実施例のブロック図である。
【図５】本発明の復号の原理説明図である。
１，２，４ フリップフロップ ３ メモリ ５ ユニークワード検出器
Claims (2)
- 【請求項１】 木構造の葉の部分に有限の符号語を持つ
ビットシリアルの可変長符号の復号器において、木構造
における現在の状態を記憶する記憶手段（２）と、該手
段が記憶する現在の状態及び次順のビットのデータと次
順の状態との関係を記憶しているメモリ（３）とを備
え、木構造の追跡により、所定の状態に達した場合に復
号値を得べくなしてあることを特徴とする可変長符号の
復号器。 - 【請求項２】 前記可変長符号に挿入されているユニー
クワードの検出器を備え、該検出器がユニークワードを
検出した場合に前記記憶手段を初期状態になすべく構成
してある請求項１記載の可変長符号の復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17187093A JPH0730434A (ja) | 1993-07-12 | 1993-07-12 | 可変長符号の復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17187093A JPH0730434A (ja) | 1993-07-12 | 1993-07-12 | 可変長符号の復号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730434A true JPH0730434A (ja) | 1995-01-31 |
Family
ID=15931323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17187093A Withdrawn JPH0730434A (ja) | 1993-07-12 | 1993-07-12 | 可変長符号の復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730434A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982306A (en) * | 1997-12-02 | 1999-11-09 | Daewoo Electronics Co., Ltd. | Variable-length coding method and apparatus thereof |
| CN104283567A (zh) * | 2013-07-02 | 2015-01-14 | 北京四维图新科技股份有限公司 | 一种名称数据的压缩、解压缩方法及设备 |
-
1993
- 1993-07-12 JP JP17187093A patent/JPH0730434A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982306A (en) * | 1997-12-02 | 1999-11-09 | Daewoo Electronics Co., Ltd. | Variable-length coding method and apparatus thereof |
| CN104283567A (zh) * | 2013-07-02 | 2015-01-14 | 北京四维图新科技股份有限公司 | 一种名称数据的压缩、解压缩方法及设备 |
| CN104283567B (zh) * | 2013-07-02 | 2018-07-03 | 北京四维图新科技股份有限公司 | 一种名称数据的压缩、解压缩方法及设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1024489A2 (en) | Eight-to-fifteen modulation using no merging bit and optical disc recording or reading systems based thereon | |
| JPH0421944B2 (ja) | ||
| JPH0352268B2 (ja) | ||
| US5870413A (en) | CRC code generation circuit for generating a CRC code and a code error detection circuit for detecting a code error in a CRC code word | |
| JPH0730434A (ja) | 可変長符号の復号器 | |
| US5091910A (en) | Information processing device | |
| JPH01136422A (ja) | Ａ／ｄコンバータ | |
| JP3753822B2 (ja) | ビタビ復号方法および装置 | |
| JPH0255987B2 (ja) | ||
| KR0127236B1 (ko) | 메모리 칩의 정보 이용 회로 | |
| JPS6341276B2 (ja) | ||
| JPH077438A (ja) | 直並列変換回路 | |
| JPH0427754B2 (ja) | ||
| JPS6241438Y2 (ja) | ||
| JP2507954B2 (ja) | ランレングス復号化装置 | |
| JP2556160B2 (ja) | 圧縮符号伸長装置 | |
| JPH04215186A (ja) | 可変長符号復号回路 | |
| JPH11186915A (ja) | ビタビ復号装置 | |
| JPS6117480Y2 (ja) | ||
| JPS63129714A (ja) | ビタビ復号器 | |
| JPH027284A (ja) | 集積回路 | |
| KR100223652B1 (ko) | 메모리장치에 있어서 2비트메모리를 1비트메모리로 사용하기위한 방법 및 장치 | |
| JPH0432823Y2 (ja) | ||
| JPH11163736A (ja) | プロセッサ | |
| JPH0380774A (ja) | 復合化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |