JPH07307338A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JPH07307338A
JPH07307338A JP6249984A JP24998494A JPH07307338A JP H07307338 A JPH07307338 A JP H07307338A JP 6249984 A JP6249984 A JP 6249984A JP 24998494 A JP24998494 A JP 24998494A JP H07307338 A JPH07307338 A JP H07307338A
Authority
JP
Japan
Prior art keywords
film
wiring
insulating film
wiring groove
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6249984A
Other languages
English (en)
Other versions
JP3297220B2 (ja
Inventor
Toshiko Ono
寿子 小野
Kyoichi Suguro
恭一 須黒
Hiromi Niiyama
広美 新山
Hitoshi Tamura
仁 田村
Hisataka Hayashi
久貴 林
Manabu Nanpuku
学 南幅
Tomonori Aoyama
知憲 青山
Tadashi Iijima
匡 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24998494A priority Critical patent/JP3297220B2/ja
Priority to US08/330,998 priority patent/US5592024A/en
Priority to KR1019940028068A priority patent/KR0169283B1/ko
Priority to TW083110385A priority patent/TW294837B/zh
Publication of JPH07307338A publication Critical patent/JPH07307338A/ja
Priority to US08/736,324 priority patent/US6090699A/en
Priority to US09/558,053 priority patent/US6794286B2/en
Application granted granted Critical
Publication of JP3297220B2 publication Critical patent/JP3297220B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/036—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being within a main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/037—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being on top of a main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H10W20/039—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures also covering sidewalls of the conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/049—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by diffusing alloying elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/055—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by formation methods other than physical vapour deposition [PVD], chemical vapour deposition [CVD] or liquid deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H10W20/0693—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs by forming self-aligned vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/075—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers of multilayered thin functional dielectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/086—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving buried masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/088—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving partial etching of via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H10W20/4424—Copper alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4432—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4432—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H10W20/4435—Noble-metal alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/0888—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures wherein via-level dielectrics are compositionally different than trench-level dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】埋込み配線の形成方法を簡略化し、埋込み配線
の形成方法に起因する信頼性の低下を防止すること。 【構成】層間絶縁膜２の表面に配線溝を形成する工程
と、層間絶縁膜２上に配線材料を異方性堆積し、配線溝
の深さよりも薄い配線材料膜５を形成する工程と、この
配線材料膜５上に表面保護膜７を形成する工程と、配線
溝の外に形成された配線材料膜５および表面保護膜７を
選択的に除去する工程とを有している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体技術における埋
込み配線技術に関する。
【０００２】
【従来の技術】ＬＳＩの高速化、高集積化に伴い、配線
の微細化、多層化が進んでいる。配線の微細化は抵抗の
増大、信頼性の低下を引き起こすため、Ａｕ，Ａｇ，Ｃ
ｕといった低抵抗で高信頼性の配線材料を用いることが
必要となる。
【０００３】しかし、このような配線材料は、従来より
使用されているＡｌ系材料に比べ、層間絶縁膜との密着
性、層間絶縁膜への拡散、酸化、凝集の点で問題があ
る。
【０００４】このため、この種の配線材料を用いる場合
には、配線の周囲を該配線材料とは異なる材料からなる
膜で被覆し、上記問題を回避する必要がある。このよう
な配線は、例えば、次のような方法により形成できる。
【０００５】すなわち、まず、図１８（ａ）に示すよう
に、表面に層間絶縁膜２０２が形成された半導体基板２
０１を用意し、その層間絶縁膜２０２上に配線の拡散防
止や密着性向上などに効果のあるバリヤメタル層２０３
を蒸着法やスパッタ法等を用いて形成する。次いでこの
バリヤメタル層２０３上に配線となる導電膜２０４を形
成した後、この導電膜２０４上にバリヤメタル層２０３
と同様の効果を持つバリヤメタル層２０５を形成する。
次いでこのバリヤメタル層２０５上にレジストを塗布し
た後、露光、現像を行なって、配線形成用のレジストパ
ターン２０６を形成する。
【０００６】次にレジストパターン２０６をマスクとし
て、図１８（ｂ）に示すように、バリヤメタル層２０
５、導電膜２０４、バリヤメタル層２０３を配線状にエ
ッチング加工する。
【０００７】次に図１８（ｃ）に示すように、配線部の
側壁が被覆されるように全面に配線２０４とは異なるバ
リアメタル層２０３と同様の効果を持つバリアメタル層
２０７を形成する。
【０００８】最後に、図１８（ｄ）に示すように、バリ
アメタル層２０７を異方性エッチングし、配線部の側壁
にバリアメタル層２０７を選択的に残置させる。
【０００９】この方法によれば、配線本体である導電膜
２０４の周囲がバリヤメタル層２０３，２０５，２０７
で被覆された配線構造を形成できるので、配線の酸化や
拡散を防止できる。
【００１０】しかしながら、この種の方法には以下のよ
うな問題がある。すなわち、工程数が多いという問題
や、配線の上層に設けられた絶縁膜の平坦化が必要にな
り多層構造には不向きという問題がある。
【００１１】更に、図１８（ｂ）で形成された配線形状
がテーパ形状になった場合には、図１９（ａ）に示すよ
うに、バリアメタル層２０７が配線部の側壁に形成され
なかったり、あるいは図１９（ｂ）に示すように、異方
性エッチング時に配線部の側壁の導電膜２０７までがエ
ッチングされ、配線部の側壁がバリアメタル層２０７で
覆われなかったりする結果、配線の酸化や拡散を防止で
きないという問題がある。
【００１２】図２０は、従来の他の配線の形成方法を示
す工程断面図である。
【００１３】この方法の場合、まず最初に図２０（ａ）
に示すように、表面に層間絶縁膜２０２が形成された半
導体基板２０１上に、配線材料と、この配線材料より酸
化あるいは窒化しやすい材料との合金からなる配線２０
８を形成する。
【００１４】次に微量の酸素あるいは窒素を含む雰囲気
でアニールを行なう。この結果、図２０（ｂ）に示すよ
うに、配線２０８中の上記酸化あるいは窒化しやすい材
料が配線２０８の表面まで拡散し、配線２０８の周囲に
酸化膜あるいは窒化膜２０９が形成される。この酸化膜
あるいは窒化膜２０９が形成されることにより、配線２
０８中の不純物濃度が低くなり、配線２０８の内部は純
金属に近い性質を持つようになる。
【００１５】しかしながら、この種の方法には以下のよ
うな問題がある。すなわち、酸化膜あるいは窒化膜２０
９を形成するには高温の熱処理が必要で、これによって
ジャンクションの深さが深くなる等のトランジスタ特性
が悪影響を受け、更に、拡散は粒界拡散が支配的なの
で、配線２０８を酸化膜あるいは窒化膜２０９により均
一に覆うことが困難である。このような問題は信頼性の
低下に繋がる。
【００１６】図２１は、従来の他の配線の形成方法を示
す工程断面図である。
【００１７】まず、図２１（ａ）に示すように、表面に
配線溝を有する層間絶縁膜２０２を半導体基板２０１上
に形成する。
【００１８】次に図２１（ｂ）に示すように、配線材料
が層間絶縁膜２０２に拡散するのを防止するための拡散
防止膜２１０を全面に形成し、引き続き、全面に埋込み
配線となる導電膜２１１を形成する。拡散防止膜２１０
の材料としては、例えば、配線材料より酸化あるいは窒
化しやすいものを用いる。
【００１９】次に図２１（ｃ）に示すように、全面エッ
チングにより、導電膜２１１を配線溝内だけに残置さ
せ、埋込み配線２１１を形成する。
【００２０】最後に、図２１（ｄ）に示すように、微量
の酸素あるいは窒素を含む雰囲気でアニールを行なっ
て、拡散防止膜２１０から埋込み配線２１１の表面まで
の拡散により、埋込み配線２１１の表面に酸化膜あるい
は窒化膜２１２を形成する。
【００２１】この方法によれば、自己整合的に配線２１
１の表面を酸化膜あるいは窒化膜２１２で被覆できるの
で、工程数が増大するという問題はない。
【００２２】しかしながら、上記拡散は粒界拡散が支配
的であるため、導電膜２１１が合金化されることはない
が、酸化膜あるいは窒化膜２１２が均一に形成されず、
信頼性の点で問題がある。
【００２３】また、図２０の方法と同様に、酸化膜ある
いは窒化膜２１２を形成するのに高温の熱処理が必要と
なる。高温の熱処理は、トランジスタ特性に大きな影響
を与え、更に拡散防止膜２１０の完全性も要求されるよ
うになる。
【００２４】更に、拡散防止膜２１０が存在する分だけ
配線２１１の幅が狭くなるので、配線抵抗が増加すると
いう問題がある。ここで、配線溝を広めに形成しておけ
ば配線抵抗の問題は生じないが、配線溝が広がった分だ
け微細化が妨げられるという新たな問題が生じる。
【００２５】図２２は、埋込み配線におけるスルーホー
ルの形成方法を示す工程断面図であり、配線溝，スルー
ホールの順で形成する方法を示している。なお、本発明
において、スルーホールとは、配線層と配線層とを接続
するヴィアホール（ｖｉａｈｏｌｅ）、もしくは配線層
と半導体基板とを接続するコンタクトホールを意味す
る。
【００２６】まず、図２２（ａ）に示すように、半導体
基板２２０上に第１の層間絶縁膜２２１，第２の層間絶
縁膜２２２を順次形成した後、第２の層間絶縁膜２２２
に配線溝２２３を形成する。
【００２７】次に図２２（ｂ）に示すように、スルーホ
ール形成用のレジストパターン２２４を形成する。ここ
では、合せずれによって右方向にずれたレジストパター
ン２２４が示されている。
【００２８】次にレジストパターン２２４をマスクとし
て、図２２（ｃ）に示すように、第１の層間絶縁膜２２
１をエッチングして、スルーホール２２５を形成する。
【００２９】このとき、レジストパターン２２４がずれ
て形成されているので、所定部分の第１の層間絶縁膜２
２１がエッチングされずに、非所定部分の第２の層間絶
縁膜２２２がエッチングされてしまう。
【００３０】このため、図２２（ｄ）に示すように、ス
ルーホール２２５は、レジストパターン２２４がずれ分
だけコンタクト面積が狭くなり、そして、配線溝２２３
の幅はスルーホール２２５の部分で広がってしまう。
【００３１】このようなスルーホール２２５のコンタク
ト面積の減少は、コンタクト抵抗の増加や、スルーホー
ル部におけるコンタクト電極の形状劣化を招き、信頼性
の低下の原因となる。一方、配線幅の広がりは集積度の
向上を妨げる原因となる。
【００３２】図２３は、埋込み配線におけるスルーホー
ルの他の形成方法を示す工程断面図である。これは配線
溝より先にスールーホールを形成する方法を示してい
る。
【００３３】まず、図２３（ａ）に示すように、半導体
基板２２０上に第１の層間絶縁膜２２１，第２の層間絶
縁膜２２２を順次形成した後、スルーホールとなる部分
の第２の層間絶縁膜２２２をエッチングする。
【００３４】図２３（ｂ）に示すように、配線溝形成用
のレジストパターン２２６を形成する。ここでは、合せ
ずれによって右方向にずれたレジストパターン２２６が
示されている。
【００３５】次にレジストパターン２２６をマスクとし
て、図２３（ｃ）に示すように、第１の層間絶縁膜２２
１，第２の層間絶縁膜２２２をエッチングして、配線溝
２２３とスルーホール２２５とを同時に完成させる。
【００３６】このとき、レジストパターン２２６がずれ
て形成されているので、本来スルーホールとなる部分の
第１の層間絶縁膜２２１はエッチングされない。
【００３７】このため、先の形成方法と同様に、図２３
（ｄ）に示すように、スルーホール２２５におけるコン
タクト面積は狭くなり、そして、配線溝２２３の幅はス
ルーホール２２５の部分で広がってしまう。したがっ
て、先の形成方法と同様な問題が生じる。
【００３８】図３０、図３１は、下地に段差のある場合
の従来の配線の形成方法を示す工程断面図である。
【００３９】まず、図３０（ａ）に示すように、半導体
基板４０１の表面にフィールド酸化膜４０２を形成す
る。次にゲート酸化膜４０４、ゲート電極４０５および
拡散層４０３を形成した後、全面に層間絶縁膜４０６を
形成する。
【００４０】次に図３０（ｂ）に示すように、ＣＭＰ法
あるいはエッチバック法を用いて、層間絶縁膜４０６の
表面を平坦化する。
【００４１】次に図３０（ｃ）に示すように、フォトリ
ソグラフィによりスルーホール４０７ａ，４０７ｂを形
成する。このとき、ゲート電極４０５の領域に形成され
たスルーホール４０７ｂの深さは、拡散層４０３の領域
に形成されたスルーホール４０７ａのそれに比べて、フ
ィールド酸化膜４０２、ゲート酸化膜４０４およびゲー
ト電極４０５の膜厚を加えた分だけ浅くなる。
【００４２】次に図３１（ａ）に示すように、選択ＣＶ
Ｄ法を用いてＷ等の金属からなるコンタクト層４０８
ａ，４０８ｂを、深い方のスルーホールに合わせて、ス
ルーホールに選択的に形成する。このとき、浅い方のス
ルーホールに形成したコンタクト層４０８ｂはスールー
ホールからあふれる。
【００４３】次に図３１（ｂ）に示すように、スールー
ホールからあふたコンタクト層４０８ｂをエッチング除
去して、表面の平坦化を行なう。
【００４４】次に図３１（ｃ）に示すように、コンタク
ト層４０８ａ，４０８ｂ上に、それぞれ、配線４０９
ａ，４０９ｂを形成する。
【００４５】このような配線の形成方法には以下のよう
な問題がある。
【００４６】すなわち、スルーホールに埋め込まれたコ
ンタクト層の膜厚が異るため、スルーホール内のコンタ
クト層の抵抗および信頼性が異る。また、配線４０９
ａ，４０９ｂにより段差が生じ、表面の平坦化が損なわ
れる。
【００４７】なお、図３２（ａ）に示すように、浅い方
のスルーホールに合わせてコンタクト層４０８ａ，４０
８ｂを形成した場合には、深い方のスルーホールに段差
が生じるため、この状態で配線を形成すると、図３２
（ｂ）に示すように、深い方のスルーホールに形成され
た配線の表面には凹凸が生じる。
【００４８】このように深い方、浅い方いずれのスルー
ホールに合わせてコンタクト層を形成しても、結果的に
は表面に凹凸が生じ、後工程で形成する層間絶縁膜の平
坦化が困難になる。
【００４９】図３３は、下地に段差のある場合の従来の
他の配線の形成方法を示す工程断面図である。
【００５０】まず、図３３（ａ）に示すように、半導体
基板４０１の表面にフィールド酸化膜４０２を形成した
後、拡散層４０３、ゲート酸化膜４０４、ゲート電極４
０５、層間絶縁膜４０６を形成する。
【００５１】次に図３３（ｂ）に示すように、拡散層４
０３、ゲート電極４０５上に、それぞれ、スルーホール
４０７ａ，４０７ｂを形成する。このとき、層間絶縁膜
４０６の平坦化を行なっていないので、二つのスルーホ
ール４０７ａ，４０７ｂの深さは同じになる。
【００５２】次に図３３（ｃ）に示すように、選択ＣＶ
Ｄ法等で選択的にスルーホール内に金属を堆積させ、コ
ンタクト層４０８ａ，４０８ｂを形成する。
【００５３】次に図３３（ｄ）に示すように、コンタク
ト層４０８ａ，４０８ｂ上に、それぞれ、配線４０９
ａ，４０９ｂを形成する。
【００５４】このような形成方法によれば、スルーホー
ル４０７ａ，４０７ｂの深さが同じであるため、スルー
ホール内のコンタクト層の抵抗および信頼性はどの部分
でも等しくなる。
【００５５】しかしながら、層間絶縁膜４０６が平坦化
されていないため、配線４０９ａ，４０９ｂ用のレジス
トパターンを形成する際にフォーカスずれ等が生じ、所
望の寸法の配線４０９ａ，４０９ｂを形成するのが困難
であるという問題がある。
【００５６】更に、表面が平坦でない層間絶縁膜４０６
上に配線４０９ａ，４０９ｂを形成しているので、後工
程で形成する層間絶縁膜の平坦化がいっそう困難にな
る。
【００５７】ところで、層間絶縁膜による寄生容量を低
減するために、弗素などのドーパントを層間絶縁膜中に
ドーピングすることが行なわれている。
【００５８】しかし、このような層間絶縁膜は、吸水性
が強く、膜質が劣化し易く、さらに層間絶縁膜中のドー
パントが外方拡散するという問題がある。
【００５９】このため、この種の層間絶縁膜を用いる場
合には、層間絶縁膜の周囲を該層間絶縁膜とは異なる膜
などで被覆し、上記問題を回避する必要がある。このよ
うな層間絶縁膜は、次のような方法で形成することがで
きる。
【００６０】まず、図４６（ａ）に示すように、半導体
基板４１１上に第１のノンドープ層間絶縁膜４１２を堆
積した後、弗素をドーピングした低誘電率のドーピング
層間絶縁膜４１３を堆積する。この後、ドーピング層間
絶縁膜４１３上に第２のノンドープ層間絶縁膜４１４を
堆積する。
【００６１】このようにして得られたサンドイッチ構造
の層間絶縁膜によれば、第１および第２のノンドープ層
間絶縁膜４１２，４１４により、ドーピング層間絶縁膜
４１３の吸水および弗素の外方拡散を防止することがで
きる。
【００６２】しかしながら、この種のサンドイッチ構造
の層間絶縁膜には以下のような問題がある。
【００６３】すなわち、低誘電率であるドーピング層間
絶縁膜４１３を形成しても、上下に誘電率の比較的高い
ノンドープ層間絶縁膜４１２，４１４を形成するため、
層間絶縁膜全体としての容量は比較的大きくなるという
素子の動作スピードにつながる問題がある。
【００６４】また、図４６（ｂ）に示すように、層間絶
縁膜にスルーホールを開孔した場合、ドーピング層間絶
縁膜４１３の側面が露出するため、特にこの露出面から
水分が吸収され、信頼性が低下するという問題がある。
このような問題を解決するには、アニールなどにより水
分を蒸発すれば良いが、工程数が増加してしまう新たな
問題が生じる。
【００６５】
【発明が解決しようとする課題】上述の如く、Ａｕ，Ａ
ｇ，Ｃｕといった低抵抗で高信頼性の配線材料を用いる
には、配線の周囲を該配線材料とは異なる材料からなる
膜で被覆し、層間絶縁膜への拡散、酸化を防止する必要
がある。
【００６６】このような異種材料からなる膜で配線が被
覆された配線構造を形成する方法としては、配線の上下
を異種材料の膜で挟んで加工した後、配線部の側壁に異
種材料の膜を残置させる方法や、異種材料の膜から配線
の表面への拡散を利用した方法などが提案されている。
【００６７】しかしながら、前者の場合は、工程数が増
加したり、所定通りに配線を被覆できなかったり、多層
配線化に不向きであるといった信頼性の低下に繋がる問
題がある。
【００６８】一方、後者の場合は、自己整合的に配線を
被覆できるので、工程数が増大するという問題はない
が、拡散に高温の熱処理が用いられ、この高温の熱処理
によってトランジスタ特性が悪影響を受け、信頼性が低
下するという問題がある。
【００６９】また、埋込み配線に対する従来のスルーホ
ールの形成方法には以下の問題があった。すなわち、配
線溝や、スルーホールを形成するためのレジストパター
ンの合わせずれを完全になくすことはできないので、コ
ンタクト面積が減少し、その結果、コンタクト抵抗の増
加や、コンタクト電極の形状劣化が生じ、信頼性が低下
するという問題がある。
【００７０】また、上述の如く、下地に段差がある場合
には、表面に段差がある層間絶縁膜が形成される。
【００７１】ここで、層間絶縁膜の平坦化を行なってか
ら、下地の高さが異なる領域上にスルーホールを形成す
ると、スルーホールの深さが異なる結果、良好なコンタ
クト層を形成するのが困難であるという問題があった。
【００７２】一方、層間絶縁膜の平坦化を行なわずに、
スルーホールを形成すると、スルーホールは同じ深さに
なる。しかし、層間絶縁膜の平坦性が悪いので、後工程
で形成する別の層間絶縁膜の平坦化が非常に困難になる
という問題があった。
【００７３】また、上述の如く、層間絶縁膜の寄生容量
を低減するために、弗素などのドーパントを層間絶縁膜
中にドーピングすることが行なわれているが、この種の
ドーピング層間絶縁膜は水分を吸収し易いために、ドー
ピング層間絶縁膜の上下をノンドープ層間絶縁膜で挟ん
だサンドイッチ構造の層間絶縁膜が用いられてる。
【００７４】しかしながら、サンドイッチ構造の層間絶
縁膜にあっては、ノンドープ層間絶縁膜の誘電率は小さ
くなるが、層間絶縁膜全体としての容量は比較的大きく
なるという素子の動作スピードに繋がる問題がある。
【００７５】また、層間絶縁膜にスルーホールを開孔し
た場合、ドーピング層間絶縁膜の側面が露出するため、
この露出面から水分が吸収され、信頼性が低下するとい
う問題がある。このような問題を解決するには、アニー
ルなどにより水分を蒸発すれば良いが、工程数が増加し
てしまう新たな問題が生じる。
【００７６】本発明は、上記事情を考慮してなされたも
ので、その第１の目的とするところは、Ａｕ，Ａｇ，Ｃ
ｕ等の配線材料を用いても、信頼性の低下を招かない埋
込み配線構造を形成できる半導体装置の製造方法を提供
することにある。
【００７７】また、本発明の第２の目的は、下地の高さ
が異なる領域上に開口部（スルーホール）を形成して
も、コンタクト層の不良を防止でき、後工程で形成する
層間絶縁膜の平坦化が容易な構造とすることにより、信
頼性の改善を図った半導体装置を提供することにある。
【００７８】また、本発明の第３の目的は、配線溝が形
成される絶縁膜の寄生容量および水分吸収の増加を抑制
することにより、信頼性の改善を図った半導体装置およ
びその製造方法を提供することにある。
【００７９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る第１の半導体装置の製造方法（請求
項１）は、絶縁膜の表面に配線溝を形成する工程と、前
記配線溝の底面および前記配線溝以外の前記絶縁膜の表
面に選択的に配線材料を堆積し、前記配線溝の深さより
も薄い配線材料膜を形成する工程と、全面に保護膜を形
成する工程と、前記配線溝以外の前記絶縁膜の表面に形
成された前記配線材料膜および前記保護膜を選択的に除
去する工程とを備えたことを特徴とする。
【００８０】また、本発明に係る第２の半導体装置の製
造方法（請求項２）は、絶縁膜の表面に配線溝を形成す
る工程と、前記配線溝の側壁および底部の前記絶縁膜を
変質させ、第１の保護膜を形成する工程と、前記配線溝
の底面および前記配線溝以外の前記絶縁膜の表面に選択
的に配線材料を堆積し、前記配線溝の深さよりも薄い配
線材料膜を形成する工程と、全面に第２の保護膜を形成
する工程と、前記配線溝の以外の前記絶縁膜の表面に形
成された前記配線材料膜および前記第２の保護膜を選択
的に除去する工程とを備えたことを特徴とする。
【００８１】また、本発明に係る第３の半導体装置の製
造方法（請求項３）は、第１の絶縁膜上に第２の絶縁膜
を形成する工程と、前記第２の絶縁膜上に耐エッチング
膜を形成する工程と、前記耐エッチング膜および前記第
２の絶縁膜をエッチングし、前記第２の絶縁膜に配線溝
を形成する工程と、前記配線溝の幅方向の開口部の寸法
が、前記配線溝の幅の寸法より大きいスルーホール開口
用のレジストパターンを、前記配線溝の領域上に形成す
る工程と、前記レジストパターンおよび前記耐エッチン
グ膜をマスクとして前記第１の絶縁膜をエッチングし、
スルーホールを形成する工程と、前記配線溝の内部およ
び前記スルーホールの内部に配線材料を埋め込む工程と
を備えたことを特徴とする。
【００８２】上記保護膜とは、例えば、配線材料膜の酸
化や、配線材料膜を構成する物質以外の物質が配線材料
に拡散するのを防止する膜である。
【００８３】また、本発明に係る半導体装置（請求項
４）は、段差がある下地上に形成され、表面が平坦で、
この表面に配線溝が形成された絶縁膜と、前記配線溝か
ら前記下地に達するべく前記絶縁膜に形成された深さが
異なる複数の開口部と、前記各開口部に同じ膜厚で埋め
込まれた複数のコンタクト層と、抵抗が前記コンタクト
層のそれよりも低く、前記各開口部内のコンタクト層上
に形成され、且つ前記配線溝に埋め込まれた配線層とを
備えた構成になっている。
【００８４】また、本発明に係る他の半導体装置（請求
項５）は、段差がある下地上に形成され、表面が平坦
で、この表面に配線溝が形成された絶縁膜と、前記配線
溝から前記下地に達するべく前記絶縁膜に形成された深
さが異なる複数の開口部と、前記各開口部に同じ膜厚で
埋め込まれた複数のコンタクト層と、抵抗が前記コンタ
クト層のそれよりも低く、前記各開口部内のコンタクト
層上に形成され、且つ前記配線溝に埋め込まれた配線層
と、前記絶縁膜と前記配線層との間および前記各コンタ
クト層と前記配線層との間に形成され、前記配線層の構
成物質の拡散を防止する拡散防止膜と備えた構成になっ
ている。
【００８５】また、本発明に係る他の半導体装置（請求
項６）は、配線溝を有する絶縁膜と、前記配線溝の底部
表面および側部表面に形成された窒素を含む絶縁化膜
と、前記窒素を含む絶縁膜が形成された前記配線溝内に
形成された配線層とを備えていることを特徴とする。
【００８６】ここで、プラズマ窒化膜とは、配線溝の底
部および側部の表面を窒素プラズマにより変質して形成
されたものであって、ＣＶＤ法やスパッタ法の場合のよ
うに膜材料を堆積して形成されたものではない。したが
って、溝の底部および側部に形成されたプラズマ窒化膜
は、ＣＶＤ窒化膜やスパッタ窒化膜のように、配線溝の
幅を狭くするということはない。
【００８７】また、本発明に係る他の半導体装置（請求
項７）は、第１のスルーホールを有し、この第１のスル
ーホール内に導電層が形成された第１の絶縁膜と、前記
第１の絶縁膜上に形成され、前記導電層の表面に達する
配線溝を有し、この配線溝内に配線層が形成された第２
の絶縁膜と、前記配線溝の底部の前記導電層の表面に形
成された前記導電層を構成する材料の窒化物膜と、前記
配線溝の側部表面に形成された窒素を含む絶縁膜とを備
えていることを特徴とする。
【００８８】また、本発明に係る他の半導体装置の製造
方法（請求項８）は、絶縁膜の表面に配線溝を形成する
工程と、窒素を含むプラズマ雰囲気下で前記配線溝の底
部表面および側部表面に窒素を含む絶縁膜を形成する工
程と、前記配線溝内に配線層を形成する工程とを備えて
いることを特徴とする。
【００８９】また、本発明に係る他の半導体装置の製造
方法（請求項９）は、第１の絶縁膜にスルーホールを形
成する工程と、前記スルーホール内に導電層を形成する
工程と、前記第１の絶縁膜上に第２の絶縁膜を形成する
工程と、前記第２の絶縁膜に前記導電層の表面に達する
配線溝を形成する工程と、窒素を含むプラズマ雰囲気下
で前記配線溝の底部の前記導電層の表面および前記配線
溝の側部表面を窒化する工程と、前記配線溝内に配線層
を形成する工程とを備えていることを特徴とする。
【００９０】本発明（請求項１０）に係る半導体装置
は、半導体素子が形成された半導体基板と、この半導体
基板上に形成された層間絶縁膜と、この層間絶縁膜上に
形成され、金属の拡散を防止する絶縁層と、この絶縁層
上に形成され、金属の拡散を防止する導電層と、この導
電層上に形成され、前記金属からなる電極または配線層
とを備えたことを特徴とする。
【００９１】
【作用】本発明（請求項１）では、配線溝の底面および
前記配線溝以外の前記絶縁膜の表面に選択的に配線材料
を堆積（以下、このような選択的な堆積を異方性堆積と
もいう）し、前記配線溝の深さよりも薄い配線材料膜を
形成しているので、配線材料膜は配線溝内部のものと配
線溝外部のものとに完全に分離される。
【００９２】このため、例えば、配線材料膜および保護
膜の除去方法として研磨を用いれば、配線溝外部の配線
材料膜および保護膜の方が先に除去され、１回の除去工
程で配線溝の内部に、表面が保護膜で被覆された構造の
埋込み配線を形成でき、工程数を増加させることなく、
信頼性の高い配線を形成することができる。
【００９３】本発明（請求項２）によれば、上記発明と
同様な作用効果の他に以下のような作用効果が得られ
る。
【００９４】すなわち、本発明では、配線溝の側壁およ
び底部にも保護膜（第１の保護膜）を形成しているの
で、配線材料膜の保護がよりしっかりしたものとなる。
【００９５】しかも、この保護膜の成膜は、配線溝の側
壁および底部の変質により行なっているので、ＣＶＤ法
やスパッタ法で成膜する場合に比べて配線溝の狭化が少
なく、配線抵抗の増加を防止できる。
【００９６】更に、例えば、対エッチング膜として配線
材料膜および第２の保護膜よりも研磨されにくいものを
用いれば、配線材料膜および第２の保護膜を選択的に除
去する際の絶縁膜の薄膜化を防止できる。
【００９７】本発明（請求項３）によれば、上記発明
（請求項１）と同様な作用効果の他に以下のような作用
効果が得られる。
【００９８】すなわち、本発明では、スルーホールを形
成するためのレジストパターンとして、配線溝の幅方向
の開口部の寸法が、前記配線溝の幅の寸法より大きいも
のを用いている。このため、レジストパターンが配線溝
にかかるのを防止できる。また、このような開口幅の大
きいレジストパターンを用いても、このレジストパター
ンと同時にストッパ膜もマスクとして用いているので、
レジストパターンに対応した幅の広いスルーホールでな
く、配線溝の幅と同じ幅のスルーホールを形成できる。
したがって、従来のようにスルーホールの一部が配線溝
の外に形成され、信頼性が低下するという問題はない。
【００９９】本発明（請求項４、請求項５）の如き構成
であれば、例えば、開口部の途中までコンタクト層を形
成した後、配線となる配線層を全面に形成し、この配線
層の全面をエッチング（または研磨）することにより、
表面が平坦な埋め込み配線が得られる。したがって、後
工程で形成する層間絶縁膜の平坦化が容易になる。
【０１００】更に、本発明の場合、コンタクト層の高さ
はみな同じで、且つ配線の抵抗がコンタクト層のそれよ
りも低くなっているので、開口部内の抵抗や信頼性を同
じようにできる。
【０１０１】本発明（請求項６、請求項８）によれば、
配線溝の底部表面および側部表面に窒素を含む絶縁膜膜
が形成されているので、この絶縁膜により上記絶縁膜が
水分を吸収するのを防止できる。このような窒素を含む
絶縁膜による絶縁膜の水分吸収抑制効果は本発明者等が
見出した新事実であり、本発明はこの新事実を積極的に
用いてなされたものである。
【０１０２】ここで、上記した窒素を含む絶縁膜として
は、例えば、シリコン窒化膜や、シリコンと酸素と窒素
を含む膜（シリコン窒化酸化膜）があげられる。
【０１０３】また、上記窒素を含む絶縁膜は配線溝の底
部表面および側部表面を変質（窒素を含むプラズマ雰囲
気下での処理）して形成されるものが好ましく、この場
合、ＣＶＤ法やスパッタ法を用いて窒化膜を形成する場
合のように、配線溝の幅が狭くなるという問題は生じな
い。
【０１０４】また、本発明では、上述したように、窒素
を含む絶縁膜により上記絶縁膜の水分吸収を防止してい
るので、従来のようにノンドープの絶縁膜を用いたサン
ドイッチ構造にする必要はなく、絶縁膜全体の容量が増
加するという問題は生じない。
【０１０５】したがって、本発明によれば、容量の増加
を招くこと無く、絶縁膜の水分吸収を防止でき、これに
より、信頼性の向上が図れるようになる。
【０１０６】なお、本発明者等の研究によれば、窒素を
含む絶縁膜はバリアメタルとしても機能するので、本発
明によれば、配線層の構成原子が絶縁膜中に拡散するこ
とも防止できる。
【０１０７】本発明（請求項７、請求項９）によれば、
第２の配線溝の側部に窒素を含む絶縁膜が形成されてい
るので、このプラズマ窒化膜により第２の絶縁膜が水分
を吸収するのを防止できる。
【０１０８】また、上記窒素を含む絶縁膜は絶縁膜およ
び導電層の表面を変質（窒素を含むプラズマ雰囲気下で
の処理）して形成されるものが良く、この場合、ＣＶＤ
法やスパッタ法を用いて窒化膜を形成する場合のよう
に、配線溝の幅が狭くなるという問題は生じない。
【０１０９】また、本発明では、上述したように、窒素
を含む絶縁膜により上記絶縁膜の水分吸収を防止してい
るので、従来のようにノンドープの絶縁膜を用いたサン
ドイッチ構造にする必要はなく、絶縁膜全体の容量が増
加するという問題は生じない。
【０１１０】また、上記窒素を含む絶縁膜はバリアメタ
ルとしても機能するので、配線層の構成原子が導電層や
第２の絶縁膜中に拡散するのを防止できる。
【０１１１】したがって、本発明によれば、容量の増加
を招くこと無く、絶縁膜の水分吸収を防止でき、更に、
配線層の構成原子の拡散も防止でき、もって、信頼性の
向上を図れるようになる。
【０１１２】本発明（請求項１０）の如きの構成であれ
ば、導電物質の保護膜、絶縁物質の保護膜で２重に保護
された配線の形成が容易になる。
【０１１３】例えば、まず、第１の金属保護膜、配線層
となる導電膜、第２の金属保護膜を順次形成し、これら
積層膜を配線状に加工する。次いで全面に第３の金属保
護膜を形成し、これを異方性エッチングし、配線層の側
壁に第３の金属保護膜を選択的に残置させる。最後に、
全面に絶縁保護膜を形成して完成する。
【０１１４】
【実施例】以下、図面を参照しながら実施例を説明す
る。 （第１の実施例：請求項１）図１，図２は、本発明の第
１の実施例に係る埋込み配線の形成方法を示す工程断面
図である。
【０１１５】まず、図１（ａ）に示すように、シリコン
等の半導体基板１上に層間絶縁膜２を形成する。更にこ
の層間絶縁膜２上に、後工程で配線材料膜などをＣＭＰ
等で除去する際に、層間絶縁膜２の薄膜化を防止する役
割を果たす薄膜のストッパー膜３（耐エッチング膜）を
形成するのが好ましいが、配線材料膜と層間絶縁膜２の
エッチング選択比が十分取れる場合には設けなくても良
い。この後、配線溝形成用のレジストパターン４をスト
ッパ膜３上に形成する。
【０１１６】ここで、層間絶縁膜２としては、例えば、
ＣＶＤ法で形成したＳｉＯ2 膜あるいはＢ，Ｐなどの不
純物を含んだＳｉＯ2 膜や、プラズマＣＶＤ法で形成し
たＳｉＯ2 膜や、ソースガスとしてＴＥＯＳ系ガスを用
いたＳｉＯ2 膜などを用いる。また、ストッパ膜３とし
ては、例えば、Ｃの薄膜を用いる。
【０１１７】次に図１（ｂ）に示すように、レジストパ
ターン４をマスクとして、ストッパー膜３と層間絶縁膜
２を異方性エッチングし、配線溝を形成する。
【０１１８】このとき、ストッパー膜３と層間絶縁膜２
の異方性エッチングは、フロロカーボン系ガスを用いて
連続的に行なってもよいし、不連続で行なってもよい。
また、配線溝の深さは、配線となる配線層より深く形成
しておく。
【０１１９】次に図１（ｃ）に示すように、レジストパ
ターン４を除去する。このレジストパターン４の除去
は、Ｏ2 アッシングで行なっても良いが、ストッパー膜
３にＣの薄膜を用いた場合には、硫酸：過酸化水素水＝
３：２程度の溶液でウエットエッチングを行なうと良
い。更に、下地に金属膜が露出している場合には、ダウ
ンフローアッシングなどを用いると良い。ダウンフロー
アッシングはＯ2 ガスあるいはＯ2 とＣＦ4 などの混合
ガスを用い、チェンバー室の温度を１００℃以下とし、
圧力数ｍＴｏｒｒ（プラズマが発生する圧力）の条件で
処理する。その後、Ｆなどの吸着物を除去するため、真
空中あるいはＮ2 雰囲気中で１００〜３００℃程度のベ
ーキングや純水の超音波洗浄などを行なっても良い。
【０１２０】次に図１（ｄ）に示すように、例えば、Ａ
ｌ、Ｔｉ、ＴｉＮ，Ｎｂ、Ｗ、あるいはこれらの積層、
あるいはこれらの合金からなる拡散防止膜５を全面に形
成する。この拡散防止膜５の膜厚は、主に配線を形成す
る材料の抵抗を損なうことがないように、数１〜数１０
ｎｍとすることが望ましい。
【０１２１】この後、例えば、Ａｕ、Ａｇ、Ｃｕ、ある
いはこれらの合金からなり、配線となる配線材料膜６を
異方性堆積し、配線材料膜６を配線溝の内部と外部とに
完全に分離して形成する。この配線材料膜６の形成に
は、例えば、コリメータを用いて配線材料膜をスパッタ
するか、または１０5 〜１０-4Ｔｏｒｒの不活性ガス雰
囲気中でターゲットと基板の距離を１０ｃｍ以上離して
スパッタするなどの方法を用いて方向性を持たせたスパ
ッタなどを使用することにより、配線溝の側壁に配線材
料膜６が形成されないようにできる。あるいは配線材料
を構成する金属または粒子をイオン化してバイアスを印
加した基板に被着する方法を用いても良い。その後、表
面保護膜７を全面に形成し、拡散防止膜５、配線材料膜
６、表面保護膜７のトータルの膜厚が所望の配線膜厚に
なるようにする。
【０１２２】次に図２（ａ）に示すように、配線溝以外
の拡散防止膜５，配線層６、表面保護膜７をＣＭＰ法、
エッチバック法等により除去する。
【０１２３】次に図２（ｂ）に示すように、ストッパー
膜３を除去する。この状態では、微視的には、ストッパ
ー膜３の膜厚に相当する段差が残る。
【０１２４】最後に、図２（ｃ）に示すように、上記段
差を取り除くために、例えば、ＣＭＰ法により表面を研
磨し、表面が平坦な埋込み配線を完成させる。
【０１２５】以上述べたように本実施例では、配線溝を
配線膜厚より深く形成し、配線材料膜６を異方性推積す
ることにより、配線材料膜６を配線溝の内部と外部に完
全に分離して形成した後、全面に表面保護膜７を推積
し、配線溝の内部が表面保護膜７で覆われた構造を形成
している。
【０１２６】このため、高温の熱処理を用いずに、１回
の除去工程で配線溝内だけに表面保護膜７で覆われた配
線材料膜６を形成できるので、少ない工程数で被覆構造
の埋込み配線を形成できるようになり、信頼性の低下を
防止できる。更に、埋込み配線なので配線による段差が
なく、多層化にも有利である。
【０１２７】なお、配線溝の深さを揃えるために、図３
に示すように、層間絶縁膜２´を形成した後、層間絶縁
膜２と材質が異なり、例えば、フローカーボン系のガス
を用いてエッチングを行なう場合には、ＳｉＯ2 よりも
エッチング速度の遅いＳｉＮなどからなる第２の層間絶
縁膜８を、層間絶縁膜２´上に形成し、つまり、層間絶
縁膜２の所望の配線深さの位置に形成しても良い。 （第２の実施例）図５は、本発明の第２の実施例に係る
埋込み配線の形成方法を示す工程断面図である。
【０１２８】先ず、第１の実施例と同様の方法により、
図５（ａ）に示すように、半導体基板１１上に配線溝が
形成された層間絶縁膜１２，ストッパ膜１３，拡散防止
膜１５，配線材料膜１６を形成する。ここで、拡散防止
膜１５と配線材料膜１６とのトータルの膜厚が所望の配
線膜厚になるようにする。
【０１２９】次に図５（ｂ）に示すように、配線溝以外
の拡散防止膜１５と配線材料膜１６７をエッチング除去
する。
【０１３０】次に図５（ｃ）に示すように、ストッパ膜
１３を除去する。この状態では、ストッパー膜１３の膜
厚の分だけ段差が残る。
【０１３１】次に図５（ｄ）に示すように、上記段差を
取り除くために、例えば、ＣＭＰにより表面を研磨し、
平坦化された埋め込み配線を形成する。
【０１３２】最後に、図５（ｅ）に示すように、配線材
料膜１６の酸化や、周囲の層間絶縁膜１２への拡散を防
止するために、ＳｉＮx ，ＳｉＮx Ｏy ，Ａｌ2 Ｏ3 ，
ＭｇＯ，ＺｒＯ2 ，ＢｅＯ，ＣａＯ等の絶縁膜からなる
表面保護膜１７を全面に形成する。
【０１３３】この表面保護膜１７は、その上に層間絶縁
膜を形成した後、この層間絶縁膜に上記方法により形成
された埋込み配線に対するスルーホールを形成する際
に、層間絶縁膜１２に対するエッチングストッパー膜と
して機能する。このため、レジストパターンの合わせズ
レが生じても、層間絶縁膜１２が深くエッチングされる
ことはない。なお、この場合には、あらかじめ配線溝の
深さを所望の配線膜厚と同一にしておき、拡散防止膜を
形成し、次いで加熱スパッタあるいはスパッタで配線材
料を形成した後、熱処理やレーザ照射等を行ない、配線
材料をリフローさせて配線溝内に配線材料を埋込み、配
線溝以外の拡散防止膜、配線材料をエッチング除去し、
埋込み配線を形成しても良い。 （第３の実施例：請求項２）図４は、本発明の第３の実
施例に係る埋込み配線の形成方法を示す工程断面図であ
る。
【０１３４】まず、図４（ａ）に示すように、第１の実
施例と同様の方法により、半導体基板２１上にＳｉＯ2
からなる層間絶縁膜２２を形成した後、ストッパー膜２
３を形成し、更に配線溝を形成する。
【０１３５】次にウエハ全面をＮ2 プラズマ処理し、図
４（ｂ）に示すように、配線溝の側部および底部の層間
絶縁膜２２を窒化して、ＳｉＮからなる拡散防止膜２４
を形成する。Ｎ2 プラズマ処理は、例えば、チャンバ室
温度３５０〜４５０℃、１０-3〜１０Ｔｏｒｒの窒素プ
ラズマ中で、３〜６０分間処理し、ＳｉＯＮなどを形成
する。このＳｉＯＮ膜は層間絶縁膜５０２の誘電率を増
加することがないように数１〜１０ｎｍとすることが望
ましい（以下のプラズマ窒化膜に関しても同様とす
る）。この後、図１（ｄ）以降の工程と同様な過程を経
て埋込み配線が完成する。
【０１３６】本実施例によれば、拡散防止膜２４の成膜
を配線溝の側壁および底部の窒化により行なっているの
で、ＣＶＤ法やスパッタ法で成膜する場合に比べて、配
線溝が抵抗の高い材料で狭められることがないため、配
線材料本来の抵抗が維持できる。
【０１３７】次に本実施例の変形例について説明する。
まず、第１の実施例と同様な方法により図１（ｃ）に示
す構造を形成する。層間絶縁膜２としてはＳｉＯ2 膜を
用いる。
【０１３８】次に全面をＮ2 プラズマ処理し、配線溝の
側壁および底部の層間絶縁膜２を窒化して、配線溝の側
壁および底部にＳｉＮからなる改質膜を形成する。
【０１３９】最後に、全面に拡散防止膜，配線材料膜を
順次形成し、配線溝以外の拡散防止膜，配線材料膜をエ
ッチング除去して、埋込み配線が完成する。
【０１４０】なお、第１の実施例と同様に配線の上部も
保護することが望ましい。
【０１４１】この変形例によれば、改質膜、拡散防止膜
を併用しているので、配線材料の拡散の防止をより確実
なものにできる。 （第４の実施例）図６は、本発明の第４の実施例に係る
埋込み配線の形成方法を示す工程断面図である。これは
第３の実施例を応用した例である。
【０１４２】まず、図６（ａ）に示すように、半導体基
板３１上に層間絶縁膜３２，絶縁膜からなるストッパー
膜３３を順次形成し、層間絶縁膜３２，ストッパー膜３
３をエッチングしてスルーホールを形成した後、このス
ルーホール内にＷ等の金属材料を埋め込み、金属膜３４
を形成する。
【０１４３】次いで全面に層間絶縁膜３５，メタルＣＭ
Ｐストッパー膜３６を形成し更に配線溝を形成した後、
第３の実施例と同様のＮ2 プラズマ処理を行なう。この
結果、このＮ2 プラズマ処理により、配線溝の側部、お
よびスルーホールに埋め込まれ、露出している部分の金
属膜３４が窒化され、配線溝の側壁にはＳｉＮからなる
拡散防止膜３７が形成され、スルーホールの表面には金
属窒化膜３７´が形成される。このとき、スルーホール
内に埋め込まれた金属材料がＷ等の場合には、窒化され
ても導電性が高いため、そのまま用いることができる。
また、窒素、水素等の非酸化性雰囲気での熱処理によ
り、金属窒化膜３７´を再度金属膜に還元することも可
能である。
【０１４４】次に図６（ｂ）に示すように、配線材料を
異方性推積し、配線材料膜３８を形成する。
【０１４５】最後に、図６（ｃ）に示すように、配線溝
以外の配線材料膜３８を除去し、表面が平坦な埋込み配
線を形成した後、全面に絶縁膜からなる表面保護膜３９
を形成し、更に層間絶縁膜４０を形成する。 （第５の実施例）図７は、本発明の第５の実施例に係る
埋込み配線の形成方法を示す工程断面図である。これは
図１，図２の第１の実施例の変形例で、図１，図２に示
した配線構造と対応する部分には図１，図２と同一符号
を付してあり、詳細な説明は省略する。
【０１４６】本実施例が第１の実施例と異なる点は、配
線材料の拡散防止膜あるいは酸化防止膜５の材料とし
て、配線材料膜と安定な化合物を形成する金属を用いた
ことにある。
【０１４７】すなわち、配線材料としてＣｕを用い、拡
散防止膜あるいは酸化防止膜５としてＡｌを用いた場合
には、熱処理によってＡｌ2 Ｃｕ等のＡｌ系合金が形成
されるが、Ａｌ系合金は一般に熱的に安定で、密着性に
ついても問題がないので、拡散防止膜、酸化防止膜とし
ての働きを損なうことはない。 （第６の実施例）図８は、本発明の第６の実施例に係る
埋込み配線の形成方法を示す工程断面図である。これは
第５の実施例の変形例で、図７に示した配線構造と対応
する部分には図１と同一符号を付してあり、詳細な説明
は省略する。
【０１４８】本実施例が第５の実施例と異なる点は、配
線材料の拡散を複数のバリヤ層で防止していることにあ
る。
【０１４９】すなわち、半導体基板１１上に配線材料膜
１６からの拡散原子をゲッタリングするゲッタリング層
１０、例えば、ＢＰＳＧ層を形成した後、ゲッタリング
層１０上に配線溝を有する層間絶縁膜１２を形成し、こ
の配線溝に金属からなるバリア層１８ａおよび絶縁膜か
らなるバリヤ層１８ｂ，１９で覆われた配線材料膜１６
を形成する。金属からなるバリヤ層１８ａは第１の実施
例あるいは第５の実施例、絶縁膜からなるバリヤ層１８
ｂ，１９はそれぞれ第２および第３の実施例に基づいて
形成する。 （第７の実施例：請求項３）図１０は、本発明の第７の
実施例に係る埋込み配線におけるスルーホールの形成方
法を示す工程断面図である。
【０１５０】まず、図１０（ａ）に示すように、素子
（不図示）が形成された半導体基板４１を用意し、この
半導体基板４１上にＳｉＯ2 または不純物を含んだＳｉ
Ｏ2 からなる第１の層間絶縁膜４２を形成する。
【０１５１】次いでこの第１の層間絶縁膜４２上に、こ
の層間絶縁膜４２と異なる材料、例えばＳｉＮからな
り、配線溝形成時にエッチングストッパーとなる第１の
ストッパー膜４３を形成した後、第２の層間絶縁膜４
４、そして，配線材料などのエッチング時にエッチング
ストッパーとして機能する例えばＣからなる第２のスト
ッパー膜４５を順次形成する。
【０１５２】次いで第２のストッパー膜４５上に配線溝
形成用のレジストパターン４６を形成した後、このレジ
ストパターン４６をマスクとして、第２のストッパー膜
４５，第２の層間絶縁膜４４をエッチングし、配線溝を
形成する。このとき、第１のストッパ膜４３によって第
１の層間絶縁膜４２はエッチングされない。
【０１５３】次に図１０（ｂ）に示すように、レジスト
パターン４６を除去した後、配線幅よりも広いスルーホ
ール形成用のレジストパターン４７を形成する。このと
きの平面図を図９（ａ）に示す。図中、４８は配線溝を
示し、４９はスルーホールのレジストパターン４７の開
口部を示している。
【０１５４】次に図１０（ｃ）に示すように、レジスト
パターン４７をマスクとして、第２のエッチングストッ
パー膜４３，第１の層間絶縁膜４２をエッチングし、ス
ルーホールを形成する。
【０１５５】このとき、第２のストッパー膜４５によっ
て、このストッパー膜４５の下部の第２の層間絶縁膜４
４はエッチングされない。このため、図９（ｂ）に示す
ように、配線溝４８と同じ幅のスルーホール５０を形成
できる。
【０１５６】したがって、本実施例によれば、配線溝４
８の幅とスルーホール５０の幅を同じにでき、配線溝４
８の幅に対してスルーホールサイズを最大に確保するこ
とができるので、コンタクト抵抗の増加を防止できる。
【０１５７】このような方法で形成した配線溝とスルー
ホールへの導電材料の埋込みは、第１の実施例と同様の
方法により配線溝とスルーホールとを同時に埋め込む。
このように同時に埋め混むことで工程短縮が図れる。ま
た、第２のストッパ膜４５としてＣ膜を用いた場合には
Ｗの選択成長を利用し、スルーホール内にＷをあらかじ
め形成し、その後第１の実施例と同様の方法により配線
を形成しても良い。 （第８の実施例）図１１は、第８の実施例の埋込み配線
の形成方法を示す工程断面図である。
【０１５８】まず、図１１（ａ）に示すように、面方位
（１００）の単結晶のシリコン基板６１上に層間絶縁膜
として厚さ０．８μｍのＰＳＧ膜６２をＣＶＤ法により
形成する。次いでＰＳＧ膜６２上にエッチングストッパ
ー膜として厚さ０．１μｍのＳｉ3 Ｎ4 膜６３をＣＶＤ
法により形成する。Ｓｉ3 Ｎ4 膜６３の膜厚は０．１μ
ｍとしたが、上層に使われる膜とエッチング際に選択性
が得られるのならば薄くても良い。この後、この積層構
造の上に配線の膜厚と同じ膜厚（０．３μｍ）のＳｉＯ
2 膜６４を常圧ＣＶＤにより形成する。
【０１５９】次に図１１（ｂ）に示すように、シリコン
基板６１上にリソグラフィと反応性イオンエッチングと
を用いて配線溝６５を形成する。このとき、エッチング
に用いるガスは、ＳｉＯ2 膜６４とＳｉ3 Ｎ4 膜６３と
の選択性が得られるガス、例えば、フロロカーボンとＣ
Ｏとの混合ガスを用いる。この後、上記リソグラフィで
形成されたレジストパターンを酸素プラズマ中で灰化し
た後、硫酸と過酸化水素水の混合液中で除去、洗浄す
る。
【０１６０】次に図１１（ｃ）に示すように、直流マグ
ネトロンスパッタリング法で配線となるＡｌ薄膜６６を
無加熱で形成する。Ａｌ薄膜６６の膜厚は溝の深さと等
しく、０．３μｍである。次いでスパッタリングと同一
真空中で、基板裏面からハロゲンランプなどを用い自然
酸化膜の形成を制御しながら熱処理を行ない、配線溝６
５内にＡｌ薄膜６６を埋め込む。
【０１６１】最後に、図１１（ｄ）に示すように、配線
領域外の広い領域に残留するＡｌ薄膜６６をＣＭＰ法に
より除去する。
【０１６２】本実施例によれば、エッチングストッパー
膜（Ｓｉ3 Ｎ4 膜６３）を用いているので、ＳｉＯ2 膜
６４のエッチングの際に、層間絶縁膜（ＰＳＧ膜６２）
がエッチングされることはない。このため、トレンチ現
象や、エッチングの不均一性に起因する配線の信頼性の
低下を防止できる。
【０１６３】本実施例では、エッチングストッパー膜と
してＣＶＤ法により形成したＳｉ3Ｎ4 膜６３を用いた
が、層間絶縁膜を直接窒化する方法、例えば、ＢＰＳＧ
膜上をＲＴＡ法を用いてＮＨ4 ＦまたはＮ2 雰囲気中に
て直接窒化することでエッチングストッパー膜を形成し
ても、同様の結果が得られる。
【０１６４】また、Ｓｉ3 Ｎ4 膜６３の変わりに、多結
晶シリコン膜を用い、所定のパターンの凹部を形成し、
多結晶シリコン膜が露出した部分を酸化して、ＳｉＯ2
膜を形成する方法、もしくはエッチング除去する方法を
用いても同様の結果が得られる。 （第９の実施例）図１２は、第９の実施例の埋込み配線
の形成方法を示す工程断面図である。
【０１６５】図１２（ａ）に示すように、面方位（１０
０）の単結晶のシリコン基板７１上に層間絶縁膜として
ＰＳＧ膜７２をＣＶＤ法により形成する。このときのＰ
ＳＧ膜７２の膜厚は例えば０．８μｍとする。このＰＳ
Ｇ膜７２上にエッチングストッパー膜としてのＳｉ3 Ｎ
4 膜７３をＣＶＤ法により形成する。
【０１６６】次いでＳｉ3 Ｎ4 膜７３上に配線の膜厚と
同じ膜厚（０．３μｍ）のＳｉＯ2膜７４を常圧ＣＶＤ
により形成した後、レジストパターンを形成し、これを
マスクとしてＳｉＯ2 膜７４をエッチングし、配線溝７
５を形成する。このエッチングに用いるガスは、ＳｉＯ
2 とＳｉＮ3 との選択性が得られるもの、例えば、フロ
ロカーボンとＣＯの混合ガスを用いる。その後、上記リ
ソグラフィで形成されたレジストパターンを酸素プラズ
マ中で灰化した後、硫酸と過酸化水素水の混合液中で除
去、洗浄する。
【０１６７】次に図１２（ｂ）に示すように、レジスト
パターン７６を形成した後、これをマスクとしてＰＳＧ
膜７２を反応性イオンエッチングを用いてエッチング
し、コンタクトホール７７を形成する。
【０１６８】次に図１２（ｃ）に示すように、レジスト
パターン７６を酸素プラズマ中で灰化した後、硫酸と過
酸化水素水の混合液中で除去、洗浄する次に図１２
（ｄ）に示すように、直流マグネトロンスパッタリング
法で埋込み配線およびコンタクト配線となるＡｌ薄膜７
８を無加熱で形成する。Ａｌ薄膜７８の膜厚は溝の深さ
と等しく０．３μｍである。次いでスパッタリングと同
一真空中で、基板裏面からハロゲンランプなどを用い自
然酸化膜の形成を制御しながら熱処理を行ない、配線溝
７５、コンタクトホール７７内にＡｌ薄膜７８を埋め込
む。
【０１６９】最後に、図１２（ｅ）に示すように、配線
領域外の広い領域に残留するＡｌ薄膜７８をＣＭＰ法に
より除去することにより、埋込み配線とコンタクト配線
とを同時に完成させる。 （第１０の実施例）図１３は、第１０の実施例の埋込み
配線の形成方法を示す工程断面図で、本実施例は、コン
タクトホールを形成した後に、配線溝を形成する方法で
ある。
【０１７０】図１３（ａ）に示すように、面方位（１０
０）の単結晶のシリコン基板８１上に層間絶縁膜として
ＰＳＧ膜８２をＣＶＤ法により形成する。このときのＰ
ＳＧ膜８２の膜厚は例えば０．８μｍとする。次いでＰ
ＳＧ膜８２上にエッチングストッパー膜としてのＳｉ3
Ｎ4 膜８３をＣＶＤ法により形成した後、Ｓｉ3 Ｎ4膜
８３上に配線の膜厚と同じ膜厚（０．３μｍ）のＳｉＯ
2 膜８４を常圧ＣＶＤにより形成する。
【０１７１】次にＳｉＯ2 膜８４上に、ＣＭＰのストッ
パーとしてのＳｉＯ2 膜８４表面のぬれ性改善のため
に、Ｃ膜８５を直流マグネトロンスパッタリング法によ
り成膜する。次いでレジストパターン８６を形成した
後、反応性イオンエッチングを用いてコンタクトホール
８７を形成する。このエッチングに用いるガスはＳｉ3
Ｎ 4 膜８３と選択性がないガスを用いた。その後、レジ
ストパターン８６をダウンフローアッシング法により灰
化、除去する。
【０１７２】次に図１３（ｂ）に示すように、レジスト
パターン８６ａを形成した後、反応性イオンエッチング
により、配線溝８８を形成する。このエッチングに用い
るガスは例えばフロロカーボンとＣＯの混合ガスのよう
にＳｉＯ2 膜８４とＳｉ3 Ｎ4 膜８３との選択性が得ら
れるものである。
【０１７３】次に図１３（ｃ）に示すように、ダウンフ
ローアッシング法によりレジストパターン８６ａのみを
灰化した後、硫酸と過酸化水素水の混合液中で除去、洗
浄する。
【０１７４】次に図１３（ｄ）に示すように、直流マグ
ネトロンスパッタリング法でＡｌ薄膜８９を無加熱で形
成する。ここで、Ａｌ薄膜８９の膜厚は溝の深さと等し
く０．３μｍである。次いでスパッタリングと同一真空
中で、基板裏面からハロゲンランプなどを用い自然酸化
膜の形成を制御しながら熱処理を行い、Ａｌ薄膜８９の
埋め込みを行なう。
【０１７５】最後に、図１３（ｅ）に示すように、配線
領域外の広い領域に残留するＡｌ薄膜８９をＣＭＰ法に
より除去し、埋込み配線およびコンタクト配線を形成し
た後、ＣＭＰストッパーであるＣ膜８５を酸素プラズマ
中で灰化、除去する。
【０１７６】なお、本実施例では、不要なＡｌ薄膜８９
の除去に、ＣＭＰ法を用いたが、レジストエッチバック
法、メカニカルポリッシュ法、ケミカルポリッシュ法な
どのような除去方法を用いても良い。また、下層の層間
絶縁膜はメルトリフロー法やポリッシュ法などで層間絶
縁膜を平坦化することが好ましい。更に、Ｃ膜８５の成
膜を直流マグネトロンスパッタリングで行なったが、Ｃ
ＶＤ法による成膜でも良い。 （第１１の実施例）図１４は、第１１の実施例の埋込み
配線の形成方法を示す工程断面図で、本実施例は、コン
タクトホールを形成した後、Ｗなどの導電膜を埋め込
み、埋込み配線を形成する方法である。
【０１７７】図１４（ａ）に示すように、面方位（１０
０）の単結晶のシリコン基板９１上に層間絶縁膜として
ＰＳＧ膜９２をＣＶＤ法により形成する。ＰＳＧ膜９２
の膜厚は例えば０．８μｍとする。次にＰＳＧ膜９２上
にエッチングストッパー膜としての厚さ０．１μｍのＳ
ｉ3 Ｎ4 膜９３をＣＶＤ法により形成する。Ｓｉ3 Ｎ4
膜９３の０．１μｍとしたが上層に使われる膜とエッチ
ングの際に選択性が得られれば薄くて良い。次いでＳｉ
3 Ｎ4 膜９３上に配線の膜厚と同じ膜厚（０．３μｍ）
のＳｉＯ2 膜９４を常圧ＣＶＤにより形成した後、リソ
グラフィと反応性イオンエッチングを用いてコンタクト
ホール９５を形成する。
【０１７８】次に図１４（ｂ）に示すように、コンタク
トホール９５内に選択的にＷを埋め込み、Ｗ膜９６を形
成する。本実施例では、コンタクト抵抗を下げるために
ＷをＳｉ3 Ｎ4 膜９３より高く埋め込んだが、Ｓｉ3 Ｎ
4 膜９３と同じ高さでも、それ以下でも良い。
【０１７９】次に図１４（ｃ）に示すように、レジスト
パターン９７を形成した後、反応性イオンエッチングに
よりＳｉＯ2 膜９４をエッチングして、配線溝９８を形
成する。このエッチングに用いるガスは例えばフロロカ
ーボンとＣＯの混合ガスのようにＳｉＯ2 膜９４とＳｉ
3 Ｎ4 膜９３との選択性が得られるものである。
【０１８０】次に図１４（ｄ）に示すように、レジスト
パターン９７を酸素プラズマ中で灰化、除去する。次に
直流マグネトロンスパッタリング法でＡｌ薄膜９９を無
加熱で形成する。この後、スパッタリングと同一真空中
で、基板裏面からハロゲンランプなどを用い自然酸化膜
の形成を制御しながら熱処理を行ない、Ａｌ薄膜９９の
埋め込みを行なう。
【０１８１】最後に、図１４（ｅ）に示すように、配線
領域外のＡｌ薄膜９９をケミカルメカニカルポリッシン
グ法により除去する。
【０１８２】本実施例では、コンタクトホールの埋込み
材料としてＷを用いたが、他の導電膜、例えば、多結晶
シリコンを用いても良い。また、コンタクトホールの埋
込みは、ＰＳＧ膜９２、コンタクトホール９５、Ｓｉ3
Ｎ4 膜９３、ＳｉＯ2 膜９４、配線溝９８を順次形成し
た後に行なっても良い。更に、基板表面にＴｉＳｉ2膜
のようなシリサイド膜が形成されていても良い。
【０１８３】なお、第８の実施例から本実施例では省略
したが、層間絶縁膜の下に素子が形成されている。
【０１８４】また、第８の実施例から本実施例では、下
部の層間絶縁膜にはＰＳＧ膜、ストッパーにＳｉ3 Ｎ4
膜、上部の層間絶縁膜にＳｉＯ2 膜を用いたが、ＢＰＳ
Ｇ膜、酸化シリコン膜、ＢＮ膜、ポリイミド膜、プラズ
マ酸化膜、プラズマ窒化膜等他の絶縁膜を選択的にエッ
チング可能である組み合わせであればどの膜を用いても
良い。
【０１８５】更に、配線を３層、４層と重ねて形成する
場合には、形成された配線の溶解温度以下で層間絶縁膜
等の形成する。例えば、下部の層間絶縁膜にプラズマＴ
ＥＯＳ膜を用い、ストッパーにプラズマ窒化膜または直
接窒化による窒化膜を用い、そして、上部の層間絶縁膜
にプラズマＴＥＯＳ膜を用いることにより、多重配線を
形成できる。
【０１８６】更にまた、第８の実施例から本実施例で
は、配線材料としてＡｌを用いた場合について述べた
が、Ａｌ合金、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ等の他の金属を
用いても良い。 （第１２の実施例）図１５は、第１２の実施例の埋込み
配線の形成方法を示す工程断面図で、本実施例は、配線
材料としてＣｕなどのようにシリコン酸化膜に拡散しや
すい材料を用いた場合の例で、この拡散をＮｂ等のバリ
アメタルを用いて防止する方法である。
【０１８７】図１５（ａ）に示すように、面方位（１０
０）の単結晶のシリコン基板１０１上に層間絶縁膜とし
てプラズマＴＥＯＳ（以下Ｐ−ＴＥＯＳという）１０２
をＣＶＤ法により形成する。このＰ−ＴＥＯＳ膜１０２
の膜厚は例えば０．３μｍとする。次いでＰ−ＴＥＯＳ
膜１０２上にエッチングストッパー膜としての厚さ０．
１μｍのプラズマＳｉ3 Ｎ4 （以下、Ｐ−Ｓｉ3 Ｎ4 と
いう）膜１０３をＣＶＤ法により形成し、このＰ−Ｓｉ
3 Ｎ4 膜１０３上に厚さ３μｍのプラズマＴＥＯＳ（以
下、Ｐ−ＴＥＯＳという）膜１０４を形成する。
【０１８８】次にＣＭＰのストッパーとしてＣ膜１０５
をスパッタ法により形成した後、リソグラフィと反応性
イオンエッチングとを用いて配線溝１０６を形成する。
このときのエッチングガスとしては、例えば、フロロカ
ーボンとＣＯの混合ガスを用いて、Ｐ−ＴＥＯＳ膜とＰ
−ＳｉＮ3 膜との選択性が得られるようにする。その
後、上記リソグラフィで形成されたレジストパターンを
ダウンフローアッシング法で灰化する。
【０１８９】次に図１５（ｂ）に示すように、リソグラ
フィと反応性イオンエッチング（ＲＩＥ）法を用いてコ
ンタクトホール１０７を形成する。
【０１９０】次に図１５（ｃ）に示すように、直流マグ
ネトロンスパッタリング法でバリアメタルとなるＮｂ膜
１０８を無加熱で形成し、続いて、配線となるＣｕ膜１
０９を形成する。本実施例では、Ｃｕ膜１０９の成膜に
スパッタリング法を用いたが、コリメーション法を用い
るとなお良い。この後、スパッタリングと同一真空中
で、基板裏面からハロゲンランプなどを用いＣｕ表面の
自然酸化膜の形成を制御しながら熱処理を行ない、Ｃｕ
膜１０９の埋込みを行なう。
【０１９１】次に図１５（ｄ）に示すように、配線領域
外のＣｕ膜１０９およびＮｂ膜１０８をＣＭＰ法により
除去する。
【０１９２】次に図１５（ｅ）に示すように、Ｃｕ膜１
０９の表面にＣｕが拡散するのを抑制するために、バリ
アメタルとしてのＮｂ膜１１０を直流マグネトロンスパ
ッタリング法により形成した後、ＣＭＰ法により、Ｃ膜
１０５上の余分なＮｂ膜１１０を除去する。最後に、Ｃ
ＭＰのストッパーに用いたＣ膜１０５を、酸素アッシン
グ法により除去することにより、埋込み配線およびコン
タクト配線が完成する。
【０１９３】この後、配線を積み重ねる場合は、以上述
べた層間絶縁膜１０４の成膜から溝配線形成までを繰り
返すと良い。
【０１９４】なお、本実施例では、バリアメタルにＮｂ
を用いたが、要はバリア性があり、配線とのぬれ性を向
上できる材料を用いれば良い。 （第１３の実施例）図１６は、第１３の実施例の埋込み
配線の形成方法を示す工程断面図であり、本実施例は、
コンタクトホールをＷで選択的に埋め込んだ後に、埋込
み配線を形成する方法である。
【０１９５】図１６（ａ）に示すように、シリコン基板
１２１上に層間絶縁膜としてＰ−ＴＥＯＳ膜１２２をＣ
ＶＤ法により形成する。Ｐ−ＴＥＯＳ膜１２２の膜厚は
例えば０．３μｍとする。次いでリソグラフィと反応性
イオンエッチングを用いてコンタクトホール１２３を形
成した後、このコンタクトホール１２３の内部に選択的
にＷを埋め込み、Ｗ膜１２４を形成する。
【０１９６】図１６（ｂ）に示すように、厚さ０．１μ
ｍのＰ−Ｓｉ3 Ｎ4 膜１２５をＣＶＤ法により形成した
後、配線と同じ膜厚（０．３μｍ）のＰ−ＴＥＯＳ膜１
２６を形成する。次いでＣＭＰのストッパーに用いるＣ
膜１２７を形成した後、リソグラフィと反応性イオンエ
ッチングを用いて、配線溝１２８を形成する。このエッ
チングに用いるガスは、例えば、フロロカーボンとＣＯ
の混合ガスのように、Ｐ−ＴＥＯＳ膜１２２とＰ−Ｓｉ
3 Ｎ4 膜１２５との選択性が得られるガスを用いる。こ
の後、上記リソグラフィで形成されたレジストパターン
をダウンフローアッシング法で灰化した。
【０１９７】次に図１６（ｃ）に示すように、直流マグ
ネトロンスパッタリング法でバリアメタルとなるＮｂ膜
１２９を無加熱で形成し、続いて、配線となるＣｕ膜１
３０を形成する。本実施例ではスパッタリング法を用い
てＣｕ膜１３０を形成したが、コリメーション法を用い
るとなお良い。この後、スパッタリングと同一真空中
で、基板裏面からハロゲンランプなどを用いＣｕ表面の
自然酸化膜の形成を制御しながら熱処理を行い、Ｃｕ膜
１３０の埋め込みを行なう。
【０１９８】次にＣｕ膜１３０の表面に絶縁膜などを堆
積した際にＣｕが堆積した絶縁膜中に拡散するのを抑え
るために、バリアメタルとしてのＮｂ膜１３１を直流マ
グネトロンスパッタリング法により形成した後、ＣＭＰ
法により、Ｃ膜１２７上の余分なＮｂ膜１２９を除去す
る。
【０１９９】次に配線領域外のＣｕ膜１０９をＣＭＰ法
により除去した後、このＣＭＰのストッパーに用いたＣ
膜１２７を酸素アッシング法により除去し、図１６
（ｄ）に示すような構造の埋込み配線が完成する。
【０２００】更に、配線を積み重ねる場合は、図１６
（ｅ）に示すように、エッチングストッパ膜１３２、Ｐ
−ＴＥＯＳ等の膜等層間絶縁膜１３３を形成した後、リ
ソグラフィと反応性イオンエッチングを用いてコンタク
トホールを形成し、このコンタクトホールにＷなどの導
電膜１３４を埋め込むなどを繰り返すと良い。 （第１４の実施例）図１７は、第１４の実施例に係る埋
込み配線の形成方法を示す工程断面図であり、本実施例
は、Ｐ−ＴＥＯＳ膜とＰ−Ｓｉ3 Ｎ4 膜を用いて、埋込
み配線を２層以上形成する方法である。
【０２０１】図１７（ａ）に示すように、シリコン基板
１４１上に層間絶縁膜として厚さ０．３μｍのＰ−ＴＥ
ＯＳ膜１４２をＣＶＤ法により形成した後、リソグラフ
ィと反応性イオンエッチングを用いてコンタクトホール
ル１４３を形成する。この後、このコンタクトホールル
１４３内に選択的にＷを埋め込み、Ｗ膜１４４を形成す
る。
【０２０２】次に図１７（ｂ）に示すように、ストッパ
ーとしての厚さ０．１μｍのＰ−Ｓｉ3 Ｎ4 膜１４５を
ＣＶＤ法により形成し後、配線の膜厚と同じ膜厚（０．
３μｍ）のＰ−ＴＥＯＳ膜１４６を形成する。次にリソ
グラフィと反応性イオンエッチングを用いて配線溝１４
７を形成する。このエッチングには、例えば、フロロカ
ーボンとＣＯの混合ガスを用い、Ｐ−ＴＥＯＳ膜１４２
とＰ−Ｓｉ3 Ｎ4 膜１４５との選択性が得られるように
する。この後、上記リソグラフィで形成されたレジスト
パターンをダウンフローアッシング法で炭化する。
【０２０３】次に直流マグネトロンスパッタリング法で
配線となるＡｌ膜を全面に形成した後、スパッタリング
と同一真空中で、基板裏面からハロゲンランプなどを用
いＡｌ表面の自然酸化膜の形成を制御しながら熱処理を
行ない、Ａｌ膜の埋め込みを行なう。
【０２０４】次に図１７（ｃ）に示すように、配線領域
外のＡｌ膜をＣＭＰ法により除去し、１層目の埋込み配
線１４８を完成させる。
【０２０５】次に図１７（ｄ）に示すように、プラズマ
Ｓｉ3 Ｎ4 膜１４９、層間絶縁膜としてのプラズマＴＥ
ＯＳ膜１５０を順次形成した後、リソグラフィと反応性
イオンエッチングを用いて、コンタクトホール１５１を
形成する。次いでコンタクトホール１５１内にＷを選択
的に埋め込み、Ｗ膜１５２を形成する。
【０２０６】次に２層目の埋込み配線を形成するため
に、図１７（ｅ）に示すように、ストッパーとなるＰ−
Ｓｉ3 Ｎ4 膜１５３、Ｐ−ＴＥＯＳ膜１５４を順次形成
した後、リソグラフィと反応性イオンエッチングを用い
て配線溝を形成する。この後、Ｐ−Ｓｉ3 Ｎ4 膜１５３
を反応性イオンエッチングにより除去する。
【０２０７】次に直流マグネトロンスパッタリング法に
よりバリアメタルとしてＮｂ膜１５５を無加熱で全面に
形成し、続いて、配線としてのＣｕ膜１５６を全面に形
成する。本実施例ではＣｕ膜１５６の成膜にスパッタリ
ング法を用いたがコリメーション法を用いるとなお良
い。この後、スパッタリングと同一真空中で、基板裏面
からハロゲンランプなどを用い自然酸化膜の形成を制御
しながら熱処理を行ない、溝内にＣｕ膜１５６の埋め込
みを行なう。
【０２０８】次にＣｕ膜１５６の表面に汚染物等が拡散
しないように、バリアメタルとしてのＮｂ膜１５７を直
流マグネトロンスパッタリング法により形成した後、Ｃ
ＭＰ法により、余分なＮｂ膜１５５，１５７を除去す
る。
【０２０９】最後に、配線領域外のＣｕ膜１５６をＣＭ
Ｐ法により除去して、２層目の埋込み配線が完成する。
３層、４層重ねる場合には、これらを繰り返せば順序は
異なっても良い。
【０２１０】本実施例では、中間層をコンタクトホール
（ヴィアホール）としたが、これを配線にする場合はＰ
−Ｓｉ3 Ｎ4 膜を選択的に除去することで、コンタクト
ホール（ヴィアホール）の代用が可能となる。
【０２１１】以上配線の形成方法について説明したが層
間絶縁膜下に素子が形成されていても同様の方法にて溝
配線の形成が可能である。 （第１５の実施例：請求項４，５）図２４〜図２６は、
本発明の第１５の実施例に係る半導体装置の製造方法を
示す工程断面図である。
【０２１２】まず、図２４（ａ）に示すように、半導体
基板３０１の表面にフィールド酸化膜３０２を形成した
後、拡散層３０３、ゲート酸化膜３０４、ゲート電極３
０５を形成した後、全面に第１の層間絶縁膜３０６を形
成する。
【０２１３】ここで、第１の層間絶縁膜３０６として
は、例えば、ＣＶＤ法により形成したＳｉＯ2 膜または
ＣＶＤ法により形成したＢ，Ｐなどの不純物を含んだＳ
ｉＯ2膜、あるいはプラズマＣＶＤ法により形成したＳ
ｉＯ2 膜またはプラズマＣＶＤ法により形成し、ソース
ガスとしてＴＥＯＳ系のガスを用いたＳｉＯ2 膜または
はプラズマＣＶＤ法により形成し、絶縁膜の誘電率を低
下させるためにＦを添加したＳｉＯ2 膜、あるいはこれ
らの積層膜を用いる。
【０２１４】次に図２４（ｂ）に示すように、第１の層
間絶縁膜３０６の表面を平坦化する。この平坦化の方法
としては、例えば、ＣＭＰ法、レジストエッチバック法
等を用いる。
【０２１５】次に図２４（ｃ）に示すように、配線溝の
形成時にエッチングストッパーとして機能する絶縁膜か
らなる第１のエッチングストッパー膜３０７、配線溝に
供する第２の層間絶縁膜３０８、後工程でスルーホール
を形成する時にエッチングストッパーとして機能し、且
つ配線層をエッチングする時にエッチングストッパーと
して機能する第２のエッチングストッパー膜３０９を順
次形成する。
【０２１６】ここで、第２の層間絶縁膜３０８は、第１
の層間絶縁膜３０６と同様にＳｉＯ2 系の材料を用いて
形成する。
【０２１７】また、第１のエッチングストッパー膜３０
７は、第１の層間絶縁膜３０６、第２の層間絶縁膜３０
８と材質が異ることが必要であり、例えば、ＳｉＮ等を
用いる。このＳｉＮはプラズマＣＶＤ法等で形成しても
良いし、また、ＳｉＯ2 をプラズマ窒化処理により改質
して形成しても良い。
【０２１８】また、第２のエッチングストッパー膜３０
９の材料は、スルーホールの形成時に、エッチングスト
ッパーになるという性質の他に、配線層のエッチング時
にエッチングストッパーになるという性質を有するもの
でなければならず、このような性質を有する材料として
は、例えば、１００ｎｍ以下のＣがある。また、ＳｉＮ
とＣとの積層としても良い。
【０２１９】次に図２５（ａ）に示すように、配線用の
レジストパターン３１０を形成した後、図２５（ｂ）に
示すように、レジストパターン３１０をマスクにして、
第２のエッチングストッパー３０９、第２の層間絶縁膜
３０８をエッチングする。この後、レジストパターン３
１０を除去する。このようにして第２の層間絶縁膜３０
８に配線溝が形成される。
【０２２０】ここで、第２のエッチングストッパー膜３
０９と第２の層間絶縁膜３０８のエッチングは、フロロ
カーボン系のガスを用いて連続的に行なってもよいし、
あるいは不連続的に行なってもよい。
【０２２１】また、レジストパターンの３１０の除去
は、例えば、Ｏ2 アッシングにより行なう。
【０２２２】また、第２のエッチングストッパー膜３０
９としてＣ膜を用いた場合には、レジストパターンの３
１０の除去は、例えば、硫酸：過酸化水素水＝３：２程
度の溶液を用いたウエットエッチングにより行なう。
【０２２３】また、下地に金属材料が露出している場合
には、レジストパターンの３１０の除去は、例えば、ダ
ウンフローアッシング等により行なう。
【０２２４】次に図２５（ｃ）に示すように、レジスト
パターン３１１を形成した後、このレジストパターン３
１１をマスクにして、第１のエッチングストッパー膜３
０７、第１の層間絶縁膜３０６をエッチングして、スル
ーホール３１２ａ，３１２ｂを形成する。このとき、下
地段差のために、ゲート電極３０５上のスルーホール３
１２ｂは浅く、拡散層３０３上のスルーホール３１２ａ
は深く形成される。
【０２２５】ここで、図示の如く、レジストパターン３
１１が配線溝にかからないように形成すれば、たとえ横
方向（幅方向）にレジストパターン３１１の合わせズレ
が生じても、第２のエッチングストッパー３０９が存在
するため、配線溝と同じ幅のスルーホール３１２ａ、３
１２ｂを形成できる。
【０２２６】次に図２６（ａ）に示すように、レジスト
パターン３１１を除去した後、深い方のスルーホールに
合わせて、選択ＣＶＤ法、あるいは無電解めっき法とい
った選択成長により、コンタクト層３１３ａ，３１３ｂ
を形成する。
【０２２７】このとき、浅い方のスルーホールのコンタ
クト層３１３ｂは、浅い方のスルーホールからあふれ、
配線溝の一部を埋めることになるが、二つのコンタクト
層３１３ａ，３１３ｂの高さ（膜厚）はどの部分でもほ
ぼ等しくなる。
【０２２８】次に図２６（ｂ）に示すように、拡散防止
膜３１４を形成した後、配線層３１５を形成する。ここ
で、拡散防止膜３１４の材料としては、例えば、Ａｌ，
Ｔｉ，ＴｉＮ，Ｎｂ，Ｗ、あるいはこれらを積層したも
の、あるいはこれらの合金を用いる。また、配線層３１
５としては、例えば、Ｃｕ，Ａｇ，Ａｕ、あるいはこれ
らの合金を用いる。すなわち、コンタクト層よりも抵抗
の低い材料を用いる。
【０２２９】次に図２６（ｃ）に示すように、配線溝以
外の拡散防止膜３１４、配線層３１５をＣＭＰ法等によ
りエッチング除去することにより、表面を平坦化すると
ともに、コンタクト層３１３ａ，３１３ｂ上にそれぞれ
配線３１５ａ，３１５ｂを形成する。
【０２３０】ここで、図２６（ｃ）のａ−ａ´断面は、
図２７に示すように、コンタクト層３１３ｂはスルーホ
ールからあふれており、これにより、コンタクト層３１
３ｂと配線３１５ｂのコンタクト面積が増大し、コンタ
クト抵抗の低減が図れる。
【０２３１】本実施例によれば、スルーホールの途中ま
でコンタクト層３１３ａ，３１３ｂを形成した後、配線
３１５ａ，３１５ｂとなる配線層３１５を全面に形成
し、この配線層３１５の全面をエッチング（または研
磨）することにより、表面が平坦な配線３１５ａ，３１
５ｂが得られる。したがって、後工程で形成する層間絶
縁膜の平坦化が容易になる。
【０２３２】更に、実施例の場合、コンタクト層３１３
ａ，３１３ｂの高さが同じで、且つ配線配線３１５ａ，
３１５ｂの抵抗がコンタクト層３１３ａ，３１３ｂのそ
れよりも低くなっているので、スルーホールおよび配線
溝（開口部）内の抵抗や信頼性を同じようにできる。
【０２３３】図２８は、本実施例の変形例を示す断面図
であり、これは浅い方のスールーホールに合わせてコン
タクト層３１３ａ，３１３ｂを形成した例である。図２
８（ａ）は図２６（ｃ）に対応する断面図である。ま
た、図２８（ｂ）は図２７に対応する断面図であり、図
２８（ａ）のｂ−ｂ´断面図である。 （第１６の実施例：請求項６，８）図２９は、本発明の
第１６の実施例に係る半導体装置の要部の概略構成を示
す断面図である。
【０２３４】これを製造工程に従い説明すると、まず、
ＳｉＯ2 系の層間絶縁膜３２１の表面に配線溝を形成す
る。層間絶縁膜３２１の種類としては、例えば、ＣＶＤ
法により形成したＳｉＯ2 またはＣＶＤ法により形成し
たＢ．Ｐなどの不純物を含んだＳｉＯ2 、あるいはプラ
ズマＣＶＤ法で形成したＳｉＯ2 またはプラズマＣＶＤ
法で形成し、ソースガスとしてＴＥＯＳ系のガスを用い
たＳｉＯ2 またはプラズマＣＶＤ法で形成し、Ｆを０．
１〜１０％の濃度で添加したＳｉＯ2 を用いる。
【０２３５】次にＮ2 プラズマ処理により、配線溝の側
部および底部の層間絶縁膜３２１を窒化して、ＳｉＮx
またはＳｉＯy Ｎz からなる拡散防止膜３２２を形成す
る。窒化により成膜を行なっているので、他の方法に比
べて工程の簡略化が図れ、更に、配線溝に抵抗の高い材
料が入らないため、抵抗の上昇を防ぐことができる。
【０２３６】次に導電材料からなる拡散防止膜３２３で
周囲が覆われた配線３２４を形成する。
【０２３７】次に配線表面からの拡散をより完全に防ぐ
ために、絶縁材料からなる拡散防止膜３２５を全面に形
成する。この拡散防止膜３２５の材料は、後工程でスル
ーホールを形成する際のストッパー膜として働くものを
用いる。
【０２３８】本実施例によれば、配線３２４が三つの拡
散防止膜３２２，３２３，３２５で覆われているので、
配線３２４の構成物質の拡散をより完全に防止できる。 （第１７の実施例：請求項６〜９）図３４〜図３７は、
本発明の第１７の実施例に係る埋込み配線の形成方法を
示す工程断面図である。
【０２３９】まず、図３４（ａ）に示すように、所望の
素子（不図示）が形成されたＳｉ基板などの半導体基板
５０１上に層間絶縁膜５０２を形成する。層間絶縁膜５
０２としては、例えば、ＣＶＤ法で形成したアンドープ
ＳｉＯ2 膜や、Ｂ、Ｐ等の不純物を含んだＳｉＯ2 膜
や、プラズマＣＶＤ法で形成したＳｉＯ2 膜や、ソース
ガスとしてはＴＥＯＳ系ガスを用いたＳｉＯ2 膜を用い
る。また、層間絶縁膜５０２の誘電率を下げるため、弗
素などをドーピングしたものでも良い。
【０２４０】次いで層間絶縁膜５０２の表面をプラズマ
窒化し、層間絶縁膜５０２の表面にプラズマ窒化膜５０
３を形成する。プラズマ窒化膜５０３の形成方法として
は、例えば、チャンバ室温度３５０〜４５０℃、１０-3
〜１０Ｔｏｒｒの窒素プラズマ中で、３〜６０分間処理
し、ＳｉＮx 、ＳｉＯy ＮZ などを形成する。このＳｉ
Ｏy ＮZ 膜等は層間絶縁膜５０２の誘電率を増加するこ
とがないように数１〜１０ｎｍとすることが望ましい
（以下のプラズマ窒化膜に関しても同様とする）。
【０２４１】ここで、プラズマ窒化膜５０３は、層間絶
縁膜５０２が水分を吸収するの防止する役割を果たす。
また、寄生容量を低減するために層間絶縁膜５０２にド
ーパントを含ませた場合には、ドーパントの外方拡散を
防止する役割も果たす。
【０２４２】次いでプラズマ窒化膜５０３上に後工程で
形成される平坦化および選択性が崩れた金属膜をレジス
トエッチバックやＣＭＰ等により除去する際にエッチン
グストッパとして利用されるストッパ膜５０４を形成し
た後、このストッパ膜５０４上にコンタクトホール形成
用のレジストパターン５０５を形成する。
【０２４３】ここで、ストッパー膜５０４としては、例
えば、炭素（Ｃ）の薄膜などを用いると良い。また、ス
トッパー膜４は、後工程におけるレジストパターン形成
時の露光光の反射を防止する役割も果たす。
【０２４４】次に図３４（ｂ）に示すように、レジスト
パターン５０５をマスクとして、ストッパー膜５０４、
プラズマ窒化膜５０３および層間絶縁膜５０２を異方性
エッチングし、コンタクトホールを形成する。
【０２４５】このとき、ストッパー膜５０４、プラズマ
窒化膜５０３および層間絶縁膜５０２の異方性エッチン
グは連続で行ない、エッチングガスとしては、例えば、
フロロカーボン系を用いる。なお、ストッパ膜５０４、
プラズマ窒化膜５０３、層間絶縁膜５０２の異方性エッ
チングは、各々不連続で行なってもよい。
【０２４６】次に図３４（ｃ）に示すように、レジシト
パターン５０５を除去する。このレジストパターン５０
５の除去には、Ｏ2 アッシングを用いても良いが、スト
ッパー膜５０４にＣの薄膜を用いる場合には、硫酸：過
酸化水素水＝３：２程度の溶液でウェットエッチングを
行なうと良い。更に、下地に金属が剥きだしで存在する
場合には、Ｆを含むガス（例えば、ＣＦ4 ガス）と酸素
を含むガスとの混合ガスのプラズマから取り出した励起
された原子または分子を利用したダウンフローアッシン
グなどを用いると良い。
【０２４７】次いでコンタクトホールの底面および側面
にプラズマ窒化膜５０６を形成する。具体的には、例え
ば、温度１００〜５００℃の不活性ガス雰囲気中でアニ
ールし、十分水分を蒸発させた後で、連続的に上記プラ
ズマ窒化膜５０３と同様の方法により、プラズマ窒化膜
５０６を形成する。このプラズマ窒化膜５０６も、後工
程でコンタクトホール内に埋込む金属膜５０７の抵抗上
昇を防止するために、膜厚は数１〜１０ｎｍの薄膜であ
ることが望ましい。また、コンタクトホールの底面が、
例えば、ＴｉＳｉX 、ＮｉＳｉX 、ＣｏＳｉX 等であれ
ば、これらをプラズマ窒化し、導電性のある合金に変え
ると良い。
【０２４８】ここで、配線溝の側部の層間絶縁膜５０２
の表面はプラズマ窒化膜５０６で被覆されているので、
層間絶縁膜５０２の水分吸収を防止できる。
【０２４９】次に図３４（ｄ）に示すように、例えば、
Ｗ、Ｃｕなどの金属膜５０７をコンタクトホール内に堆
積する。このとき、平坦化および選択性が崩れた金属膜
５０７ａも形成される。平坦化および選択比が崩れた金
属膜を除去するために、全面にレジスト５０８を形成す
る。
【０２５０】ここで、配線溝の底部にはプラズマ窒化膜
５０６が形成されているので、金属膜５０７の構成原子
が半導体基板５０１に拡散するのを防止できる。すなわ
ち、プラズマ窒化膜５０６はバリアメタルとして機能す
る。
【０２５１】次に平坦化および選択性が崩れた金属膜５
０７ａを除去するため、図３５（ａ）に示すように、レ
ジスト５０８と金属膜５０７のエッチングレートを等し
くして、ストッパー膜５０４の高さまでエッチバックす
る。この平坦化は、ＣＭＰにより行なっても良い。
【０２５２】次に、図３５（ｂ）に示すように、ストッ
パー膜５０４を除去する。ストッパー膜５０４としてＣ
の薄膜を用いた場合には、酸素を用いたリアクティブイ
オンエッチング（ＲＩＥ）やＯ2 アッシングにより除去
すると良い。
【０２５３】次に図３５（ｃ）に示すように、層間絶縁
膜５０９を形成した後、その表面をプラズマ窒化してプ
ラズマ窒化膜５１０を形成する。次いでプラズマ窒化膜
５１０上にストッパー膜５１１を形成した後、配線溝形
成用のレジストパターン５１２を形成する。
【０２５４】次に図３６（ａ）に示すように、レジスト
パターン５１２をマスクとして、ストッパー膜５１１、
プラズマ窒化膜５１０をエッチングし、引き続き、層間
絶縁膜５０９をエッチングする。層間絶縁膜５０９のエ
ッチングはプラズマ窒化膜５０３（耐エッチング膜）の
所で止まるようにする。
【０２５５】次に図３６（ｂ）に示すように、レジスト
パターン５１２をダウンフローアッシングにより除去し
た後、配線溝の側面の層間絶縁膜５０９の表面をプラズ
マ窒化して、プラズマ窒化膜５１３を形成する。このプ
ラズマ窒化膜５１３により層間絶縁膜５０９の水分吸収
を防止できる。また、この工程で、コンタクトホール内
の金属膜５０７の表面が窒化されるが、プラズマ窒化膜
５１３は導電性がある合金なので、金属膜５０７の導電
性は失われない。
【０２５６】次に図３６（ｃ）に示すように、直流マグ
ネトロンスパッタ法を用いて、例えば、Ｎｂ、Ｖ、Ｗ、
Ｍｏ、Ａｌ、Ｔｉ、ＴｉＮあるいはこれらの積層膜、あ
るいはこれら合金からなる拡散防止膜５１４を全面に形
成する。
【０２５７】このとき、拡散防止膜５１４の厚さは、配
線抵抗の増加を抑制する観点から数１〜３０ｎｍ程度と
することが望ましい。
【０２５８】この後、例えば、Ａｕ、Ａｇ、Ｃｕ、ある
いはこれらの合金からなる配線材料膜５１５を堆積す
る。この配線材料膜５１５の作成は、具体的には、スパ
ッタ法、ＣＶＤ法、メッキ法などがあるが、例えば、コ
リメータを用いて配線材料膜をスパッタリングするか、
または１０-4〜１０-3Ｔｏｒｒ台の不活性ガス雰囲気中
で、ターゲットと基板の距離を１０ｃｍ以上離してスパ
ッタリングするか、または配線材料を構成する金属また
は粒子をイオン化し、基板にバイアスを印加すると良
い。このような方法により、配線材料膜５１５を異方性
堆積できる。その後、溝部を完全に配線材料膜５１５で
埋め込むために、配線材料５１５が酸化されず、更に周
辺の絶縁膜への拡散もなく、更にまた、溝内部からの吸
い出しの起こらない条件でリフローしても良い。
【０２５９】次に図３７（ａ）に示すように、ＣＭＰ法
などの平坦化技術により、配線材料膜５１５および拡散
防止膜５１４をストッパー膜５１１の高さまでエッチン
グする。
【０２６０】次に図３７（ｂ）に示すように、ストッパ
ー膜５１１を除去する。ストッパー膜５１１にＣの薄膜
を用いた場合には、酸素を用いてリアクティブイオンエ
ッチングによりＣの薄膜を除去すると良い。
【０２６１】最後に、図３７（ｃ）に示すように、絶縁
膜からなる表面保護膜５１６を全面に形成する。あるい
はＣｕと合金化（酸化、拡散防止膜）する金属、例え
ば、Ａｌなどを全面に１〜５０ｎｍ形成し、加熱した
後、ＣｕとＡｌの未反応部分（配線以外）を選択的に除
去し、その上に絶縁膜を形成しても良い。
【０２６２】この後、配線を積み重ねる場合には、上述
した図１（ａ）の層間絶縁膜５０２の形成から、溝配線
形成までを繰り返せば良い。
【０２６３】以上述べたように本実施例によれば、プラ
ズマ窒化膜により、配線溝の幅の狭化を招くこと無く、
層間絶縁膜の水分吸収や、配線層の構成原子の拡散を防
止でき、もって、信頼性の向上が図れるようになる。
【０２６４】図４５は、シリコン酸化膜の表面に窒素プ
ラズマ処理を施した場合の分析結果である。図４５から
シリコン酸化膜の表面から〜１０ｎｍまでの深さのとこ
ろには窒素が含まれていることが分かる。すなわち、Ｓ
ｉ絶縁膜の表面にプラズマシリコン窒化膜が形成されて
いることを確認できた。このように表面にプラズマシリ
コン窒素が形成されたシリコン酸化膜を調べたところ、
シリコン酸化膜をエッチングする際、プラズマシリコン
窒化膜が耐エッチング膜として働くこと、および配線材
料の拡散防止膜として働くこと、更にシリコン酸化膜の
吸水防止膜としても働くことを確認した。 （第１８の実施例：請求項６，８）図３８〜４０は、本
発明の第１８の実施例に係る埋込み配線の形成方法を示
す工程断面図である。
【０２６５】まず、図３８（ａ）に示すように、所望の
素子（不図示）が形成された半導体基板６０１上に層間
絶縁膜６０２を形成した後、層間絶縁膜６０２の表面を
窒素プラズマ処理することにより、層間絶縁膜６０２の
表面にＳｉＯＮ膜などのプラズマ窒化膜６０３を形成す
る。層間絶縁膜６０２としては、例えば、ＳｉＯ2 膜ま
たは不純物を含んだＳｉＯ2 膜を用いる。
【０２６６】次にプラズマ窒化膜６０３上に層間絶縁膜
６０９を形成した後、この層間絶縁膜６０９の表面にプ
ラズマ窒化６１０を形成する。次いでＣＭＰ法での耐エ
ッチング膜としてのストッパー膜６１１を形成した後、
配線溝形成用のレジストパターン６１２を形成する。層
間絶縁膜６０９としては、例えば、ＳｉＯ2 膜または不
純物を含んだＳｉＯ2 膜を用いる。また、ストッパー膜
６１１としては、例えば、Ｃの薄膜を用いる。
【０２６７】次に図３８（ｂ）に示すように、レジスト
パターン６１２をマスクとして、まず、ストッパー膜６
１１およびプラズマ窒化膜６１０をエッチングし（第１
ステップ）、続いて、層間絶縁膜６０９をエッチングす
る（第２ステップ）という、２ステップのエッチングを
行なう。このとき、プラズマ窒化膜６０３によって層間
絶縁膜６０２はエッチングされない。
【０２６８】次に図３８（ｃ）に示すように、レジスト
パターン６１２を除去する。このレジストパターン６１
２の除去には、ダウンフローアッシングまたは硫酸と過
酸化水素水との混合溶液を用いたウェッエッチングによ
り行なうと良い。
【０２６９】次に図３９（ａ）に示すように、配線溝の
幅の寸法より大きく、スルーホール開孔用のレジストパ
ターン６１５を形成する。
【０２７０】次に図３９（ｂ）に示すように、レジスト
パターン６１５およびストッパー膜６１１をマスクとし
て、プラズマ窒化膜６０３、層間絶縁膜６０２をエッチ
ングする。
【０２７１】次に図３９（ｃ）に示すように、ダウンフ
ローアッシングなどによりレジストパターン６１５を除
去した後、加熱することで配線溝とコンタクトホールの
側面から水分や余剰Ｆを取り除いた後、窒素プラズマ処
理により、配線溝内にプラズマ窒化膜６１７を形成す
る。
【０２７２】次に図４０（ａ）に示すように、コンタク
トホール内に金属膜６０７を選択的に形成する。実際の
ＬＳＩでは浅いコンタクトホールや深いコンタクトホー
ルがある。本実施例では、深いコンタクトホールから溢
れるように金属膜６０７を形成している。金属膜６０７
としては、例えば、Ｗ、Ｃｕ、Ａｌ、Ａｕ、Ａｇなどの
金属膜を用いる。なお、金属膜６０７の代わりに多結晶
Ｓｉなどの導電材料の膜を用いても良い。要は導電膜で
あれば良い。
【０２７３】次に図４０（ｂ）に示すように、全面に拡
散防止膜６１４を形成した後、例えば、Ａｕ、Ａｇ、Ｃ
ｕ、あるいこれらの合金からなる配線材料膜６１５を堆
積する。
【０２７４】次に図４０（ｃ）に示すように、配線領域
外の配線材料膜６１５および拡散防止膜６１４、更に金
属膜６０７をＣＭＰ法により除去する。
【０２７５】これ以降のプロセスは、先の実施例の図３
６（ｂ）で説明したプロセスと同様に、ストッパー膜６
１１を除去した後、絶縁膜からなる表面保護膜６１６を
全面に形成する。配線を積み重ねる場合には、先の実施
例の図３７（ｃ）で説明したプロセスと同様に、Ｃｕの
薄膜上の絶縁膜の形成から繰り返せば良い。 （第１９の実施例：請求項６，８）図４１、図４２は、
本発明の第１９の実施例に係る埋込み配線の形成方法を
示す工程断面図である。
【０２７６】まず、図４１（ａ）に示すように、先の実
施例と同様の方法により、所望の素子（不図示）が形成
された半導体基板７０１上に層間絶縁膜７０２を形成
し、次いで窒素プラズマ処理により層間絶縁膜７０２の
表面にプラズマ窒化膜７０３を形成する。この後、プラ
ズマ窒化膜７０３上にコンタクトホール開孔用のレジス
トパターン７０５を形成する。
【０２７７】次に図４１（ｂ）に示すように、レジスト
パターン７０５をマスクとして、プラズマ窒化膜７０３
をエッチングする。
【０２７８】次に図４１（ｃ）に示すように、Ｏ2 アッ
シングなどにより、レジストパターン７０５を除去す
る。
【０２７９】次に図４１（ｄ）に示すように、全面に層
間絶縁膜７０９を形成した後、この層間絶縁膜７０９の
表面にプラズマ窒化膜７１０を形成する。次いでこのプ
ラズマ窒化膜７１０上にストッパー膜７１１を形成した
後、このストッパー膜７１１上に配線溝形成用のレジス
トパターン７１２を形成する。
【０２８０】次に図４２（ａ）に示すように、レジスト
パターン７１２をマスクとして、まず、ストッパー膜７
１１およびプラズマ窒化膜７１０をエッチングし（第１
ステップ）、続いて、層間絶縁膜７０９，７０２をエッ
チングする（第２ステップ）という、２ステップのエッ
チングを行なう。第２ステップのエッチングでは、プラ
ズマ窒化膜７０３がマスクの役割を果たす。このとき、
配線溝部分はプラズマ窒化膜７０３によって層間絶縁膜
７０２はエッチングされない。
【０２８１】次に図４２（ｂ）に示すように、レジスト
パターン７１２を除去する。このレジストパターン７１
２の除去は、ダウンフローアッシングまたは硫酸と過酸
化水素水との混合溶液を用いたウェッエッチングにより
行なう。次いで配線溝とコンタクトホールの側面および
底面を加熱し、水分や、余剰Ｆを除去した後、窒素プラ
ズマ処理により、プラズマ窒化膜７１７を形成する。こ
のプラズマ窒化膜７１７により層間絶縁膜７０２，７０
９の水分吸収を防止できる。
【０２８２】これ以降の形成方法は、第１８の実施例の
図４０（ａ）以降のプロセスと同様である。
【０２８３】なお、上記絶縁膜の作成やその窒素プラズ
マ処理は、図４３や図４４に示す半導体製造装置を用い
ると良い。
【０２８４】図４３の半導体製造装置は、大きく分け
て、５つの真空槽、つまり、ロード室８２５、アンロー
ド室８２６、搬送室８２７、窒素プラズマ処理室８２８
および絶縁膜形成室８２９により構成されている。
【０２８５】これら真空槽８２５〜８２９にはターボ分
子ポンプ８２３およびドライポンプ８２４が設けられて
おり、これらにより、真空槽８２５〜８２９内の圧力を
所望の真空度に素早く設定できるようになっている。
【０２８６】また、窒素プラズマ処理室８２８および絶
縁膜形成室８２９内には、プラズマ放電用電極８２０お
よびヒータを備えたサセプタ８１９が設けられている。
プラズマ放電用電極８２０はＲＦ電源に接続されてい
る。更に、窒素プラズマ処理室８２８にはＮ2 ガスやＮ
Ｈ3 などの原料ガスを導入するためのガス導入ノズル８
２１が設けられ、絶縁膜形成室８２９にはＴＥＯＳガ
ス、ＣＦ4 ガス、Ｏ2 ガスなどの原料ガスを導入するた
めのガス導入ノズル８２２が設けられている。
【０２８７】このように構成された半導体製造装置によ
れば、まず、ロード室８２５からウェハ８１８が搬送室
８２７に設けられたアーム（不図示）により絶縁膜形成
室８２９に送り込まれ、この絶縁膜形成室８２９内でウ
ェハ８１８上に絶縁膜が形成される。
【０２８８】次いでウェハ８１８は搬送室８２７に設け
られたアーム（不図示）により窒素プラズマ処理室８２
８内に送り込まれ、この窒素プラズマ処理室８２８内で
ウェハ８１８上に形成された絶縁膜の表面が窒素プラズ
マ処理され、プラズマ窒化膜が形成される。
【０２８９】次いでウェハ８１８は搬送室８２７に設け
られたアーム（不図示）によりアンロード室８２６が送
り込まれる。
【０２９０】この後、新たなウェハがロード室８２５に
送り込まれ、先のウェハと同様な処理が施される。
【０２９１】このような半導体製造装置を用いれば、大
気に晒すことなく各膜の作成を連続的に行なうことが可
能となる。なお、ここでは、絶縁膜を形成した後にプラ
ズマ窒化膜を形成する場合について説明したが、この半
導体製造装置を用いることによりサンドイッチ構造の絶
縁膜も形成できる。
【０２９２】図４４の半導体製造装置が図４３のそれと
異なる点は、２つの窒素プラズマ処理室８２８ａ，８２
８ｂが備わっていることにある。このような構成にする
ことにより、図４３の半導体製造装置よりもスループッ
トが高くなる。 （第２０の実施例：請求項１１）配線材料の拡散を複数
のバリア層で防止する方法は、上に凸の形状をもつ配線
にも適用できる。その実施例の図４７の工程断面図を用
いて説明する。
【０２９３】まず、図４７（ａ）に示すように、半導体
基板９０１上に層間絶縁膜９０２を堆積した後、この層
間絶縁膜９０２上に絶縁膜からなるバリア層９０３を堆
積する。
【０２９４】次いでバリア層９０４となる金属膜、配線
材料膜９０５となる金属膜、バリア層９０６層となる金
属膜を順次堆積した後、これら金属膜をパターニングし
て、金属からなるバリア層９０４、配線材料膜９０５配
線、金属からなるバリア層９０５の積層膜からなる配線
を形成する。
【０２９５】次に図４７（ｂ）に示すように、配線の側
壁を被覆するように金属からなるバリア層９０７を形成
する。
【０２９６】次に図４７（ｃ）に示すように、全面ＲＩ
Ｅにより、配線側壁以外のバリア層９０７を選択的に除
去する。この結果、底面、上面および側面の全てが金属
からなるバリア層９０４，９０６，９０７により被覆さ
れた配線が形成される。
【０２９７】最後に、図４７（ｄ）に示すように、全面
を絶縁膜からなるバリア層９０８で覆う。
【０２９８】このように本実施例によれば、上に凸の形
状を有する配線でも複数のバリア層覆うことができる。 （第２１の実施例）プラズマ窒化膜は、通常の凸型配線
を形成した際にも、スルーホール開孔時のエッチングス
トッパとして用いることができる。この実施例を図４８
の工程断面図を用いて説明する。
【０２９９】まず、図４８（ａ）に示すように、半導体
基板１００１上に絶縁膜１００２を堆積する。この後、
絶縁膜１００２上に配線１００３を形成する。
【０３００】次に図４８（ｂ）に示すように、ウェハ全
面をプラズマ窒化処理し、絶縁膜１００２の表面、配線
１００３の露出部分（側面、上面）の表面に、それぞ
れ、プラズマ窒化膜１００４，１００５を形成する。
【０３０１】ここで、プラズマ窒化膜１００４は絶縁性
の膜となるが、プラズマ窒化膜１００５は金属を主体に
する膜となるので、導電性が保たれる。さらに、プラズ
マ窒化膜１００５は、後工程で熱処理が施される場合に
は、ヒロックの発生を防止する膜としても働く。
【０３０２】次に図４８（ｃ）に示すように、全面に層
間絶縁膜１００６を堆積した後、この層間絶縁膜１００
６上にスルーホール開孔用のレジストパターン１００７
を形成する。このとき、図４８（ｃ）に示すように、レ
ジストパターン１００７には合わせずれが生じている。
【０３０３】最後に、図４８（ｄ）に示すように、レジ
ストパターン１００７をマスクとして、層間絶縁膜１０
０６をエッチングする。絶縁膜１００２上にプラズマ窒
化膜１００４が存在するので、合わせずれがあっても、
絶縁膜１００２はエッチングされない。したがって、層
間リーク等の問題を防止できる。
【０３０４】
【発明の効果】以上詳説したように本発明（請求項１〜
請求項３）によれば、１回の除去工程で配線溝の内部
に、表面が保護膜で被覆された構造の埋込み配線を形成
できるので、工程数を増加させることなく信頼性の高い
配線を形成できる。
【０３０５】また、本発明（請求項４、請求項５）によ
れば、全てのコンタクト層の高さを同じにし、そして、
低抵抗の配線層により開口部を完全に埋めるようにした
構成になっているので、後工程で形成する層間絶縁膜の
平坦化を容易に行なえ、そして、開口部内の抵抗や信頼
性を同じにできる。
【０３０６】また、本発明（請求項６、請求項８）によ
れば、配線溝の底部および側部に窒素を含む絶縁膜が形
成されているので、この絶縁膜により上記絶縁膜が水分
を吸収するのを防止できる。また、上記窒素を含む絶縁
膜を窒素を含むプラズマ雰囲気かで処理して形成すれ
ば、ＣＶＤ法やスパッタ法を用いて窒化膜を形成する場
合のように、配線溝の幅が狭くなるという問題は生じな
い。したがって、容量の増加を招くこと無く、絶縁膜の
水分吸収を防止できるようになる。
【０３０７】また、本発明（請求項７、請求項９）によ
れば、第２の配線溝の側部の第２の絶縁膜の表面に窒素
を含む絶縁膜が形成されているので、この絶縁膜によ
り、第２の絶縁膜の水分吸収、第２の配線層の構成原子
の拡散および第２の配線溝の幅の狭化を防止できる。し
たがって、容量の増加を招くこと無く、絶縁膜の水分吸
収を防止でき、更に、第２の配線層の構成原子の拡散も
防止でき、もって、信頼性の向上を図れるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る埋込み配線の前半
の形成方法を示す工程断面図
【図２】本発明の第１の実施例に係る埋込み配線の後半
の形成方法を示す工程断面図
【図３】第１の実施例の変形例を示す断面図
【図４】本発明の第３の実施例に係る埋込み配線の形成
方法を示す工程断面図
【図５】本発明の第２の実施例に係る埋込み配線の形成
方法を示す工程断面図
【図６】本発明の第４の実施例に係る埋込み配線の形成
方法を示す工程断面図
【図７】本発明の第５の実施例に係る埋込み配線の形成
方法を示す工程断面図
【図８】本発明の第６の実施例に係る埋込み配線の形成
方法を示す工程断面図
【図９】本発明の第６の実施例に係る埋込み配線の形成
方法を示す平面図
【図１０】本発明の第７の実施例に係る埋込み配線の形
成方法を示す工程断面図
【図１１】第８の実施例に係る埋込み配線の形成方法を
示す工程断面図
【図１２】第９の実施例に係る埋込み配線の形成方法を
示す工程断面図
【図１３】第１０の実施例に係る埋込み配線の形成方法
を示す工程断面図
【図１４】第１１の実施例に係る埋込み配線の形成方法
を示す工程断面図
【図１５】第１２の実施例に係る埋込み配線の形成方法
を示す工程断面図
【図１６】第１３の実施例に係る埋込み配線の形成方法
を示す工程断面図
【図１７】第１４の実施例に係る埋込み配線の形成方法
を示す工程断面図
【図１８】従来の配線の形成方法を示す工程断面図
【図１９】図１８の配線の形成方法の問題点を説明する
ための図
【図２０】従来の他の配線の形成方法を示す工程断面図
【図２１】従来の他の配線の形成方法を示す工程断面図
【図２２】埋込み配線における従来のスルーホールの形
成方法を示す工程断面図
【図２３】埋込み配線における従来の他のスルーホール
の形成方法を示す工程断面図
【図２４】本発明の第１５の実施例に係る半導体装置の
前半の製造方法を示す工程断面図
【図２５】本発明の第１５の実施例に係る半導体装置の
中半の製造方法を示す工程断面図
【図２６】本発明の第１５の実施例に係る半導体装置の
後半の製造方法を示す工程断面図
【図２７】図２６（ｃ）のａ−ａ´断面図
【図２８】第１５の実施例に係る半導体装置の変形例を
示す断面図
【図２９】本発明の第１６の実施例に係る半導体装置の
要部の概略構成を示す断面図
【図３０】従来の半導体装置の前半の製造方法を示す工
程断面図
【図３１】従来の半導体装置の後半の製造方法を示す工
程断面図
【図３２】従来の他の半導体装置の製造方法を示す工程
断面図
【図３３】従来の更に別の半導体装置の製造方法を示す
工程断面図
【図３４】本発明の第１７の実施例に係る半導体装置の
前半の製造方法を示す工程断面図
【図３５】本発明の第１７の実施例に係る半導体装置の
中半の製造方法を示す工程断面図
【図３６】本発明の第１７の実施例に係る半導体装置の
後半の製造方法を示す工程断面図
【図３７】本発明の第１７の実施例に係る半導体装置の
終半の製造方法を示す工程断面図
【図３８】本発明の第１８の実施例に係る半導体装置の
前半の製造方法を示す工程断面図
【図３９】本発明の第１８の実施例に係る半導体装置の
中半の製造方法を示す工程断面図
【図４０】本発明の第１８の実施例に係る半導体装置の
後半の製造方法を示す工程断面図
【図４１】本発明の第１９の実施例に係る埋込み配線の
前半の形成方法を示す工程断面図
【図４２】本発明の第１９の実施例に係る埋込み配線の
後半の形成方法を示す工程断面図
【図４３】本発明の埋込み配線の形成に用いられる半導
体製造装置の模式図
【図４４】本発明の埋込み配線の形成に用いられる他の
半導体製造装置の模式図
【図４５】シリコン酸化膜の表面に窒素プラズマ処理を
施した場合の分析結果を示す図
【図４６】従来の埋込み配線の形成方法を示す工程断面
図
【図４７】本発明の第２０の実施例に係る半導体装置の
製造方法を示す工程断面図
【図４８】本発明の第２１の実施例に係る半導体装置の
製造方法を示す工程断面図
【符号の説明】
１…半導体基板、２…層間絶縁膜、３…ストッパー膜、
４…レジストパターン、５…拡散防止膜、６…配線材料
膜、７…表面保護膜、８…ゲッタリング層 １１…半導体基板、１２…層間絶縁膜、１３…ストッパ
ー膜、１５…拡散防止膜、１６…配線材料膜、１７…表
面保護膜，１８ａ，１８ｂ，１９…バリア層 ２１…半導体基板、２２…層間絶縁膜、２３…ストッパ
ー膜、２４…拡散防止膜 ３１…半導体基板、３２…層間絶縁膜、３３…ストッパ
ー膜、３４…金属膜、３５…層間絶縁膜、３６…ストッ
パー膜、３７…拡散防止膜、３８…配線材料膜、３９…
表面保護膜 ４１…半導体基板、４２…層間絶縁膜、４３…ストッパ
ー膜、４４…層間絶縁膜、４５…ストッパー膜、４６…
レジストパターン、４７…エッチングストッパー膜、４
８…配線溝、４９…レジストパターン４６の開孔部、５
０…スルーホール ３０１…半導体基板、３０２…フィールド酸化膜、３０
３…拡散層、３０４…ゲート酸化膜、３０５…ゲート電
極、３０６…第１の層間絶縁膜、３０７…第１のエッチ
ングストッパ膜、３０８…第２の絶縁膜、３０９…第２
のエッチングストッパ膜、３１０，３１１…レジストパ
ターン、３１２ａ，３１２ｂ…スルーホール、３１３
ａ，３１３ｂ…コンタクト層、３１４…拡散防止膜、３
１５ａ，３１５ａ，３１５ｂ…配線（配線層）、３２１
…層間絶縁膜、３２２，３２３…拡散防止膜、３２４…
配線（配線層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 仁 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 林 久貴 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 南幅 学 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 青山 知憲 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 飯島 匡 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】絶縁膜の表面に配線溝を形成する工程と、 前記配線溝の底面および前記配線溝以外の前記絶縁膜の
    表面に選択的に配線材料を堆積し、前記配線溝の深さよ
    りも薄い配線材料膜を形成する工程と、 全面に保護膜を形成する工程と、 前記配線溝以外の前記絶縁膜の表面に形成された前記配
    線材料膜および前記保護膜を選択的に除去する工程とを
    有してなることを特徴とする半導体装置の製造方法。
  2. 【請求項２】絶縁膜の表面に配線溝を形成する工程と、 前記配線溝の側壁および底部の前記絶縁膜を変質させ、
    第１の保護膜を形成する工程と、 前記配線溝の底面および前記配線溝以外の前記絶縁膜の
    表面に選択的に配線材料を堆積し、前記配線溝の深さよ
    りも薄い配線材料膜を形成する工程と、 全面に第２の保護膜を形成する工程と、 前記配線溝の以外の前記絶縁膜の表面に形成された前記
    配線材料膜および前記第２の保護膜を選択的に除去する
    工程とを有してなることを特徴とする半導体装置の製造
    方法。
  3. 【請求項３】第１の絶縁膜上に第２の絶縁膜を形成する
    工程と、 前記第２の絶縁膜上に耐エッチング膜を形成する工程
    と、 前記耐エッチング膜および前記第２の絶縁膜をエッチン
    グし、前記第２の絶縁膜に配線溝を形成する工程と、 前記配線溝の幅方向の開口部の寸法が、前記配線溝の幅
    の寸法より大きいスルーホール開口用のレジストパター
    ンを、前記配線溝の領域上に形成する工程と、 前記レジストパターンおよび前記耐エッチング膜をマス
    クとして前記第１の絶縁膜をエッチングし、スルーホー
    ルを形成する工程と、 前記配線溝の内部および前記スルーホールの内部に配線
    材料を埋め込む工程とを有してなることを特徴とする半
    導体装置の製造方法。
  4. 【請求項４】段差がある下地上に形成され、表面が平坦
    で、この表面に配線溝が形成された絶縁膜と、 前記配線溝から前記下地に達するべく前記絶縁膜に形成
    された深さが異なる複数の開口部と、 前記各開口部に同じ膜厚で埋め込まれた複数のコンタク
    ト層と、 抵抗が前記コンタクト層のそれよりも低く、前記各開口
    部内のコンタクト層上に形成され、且つ前記配線溝に埋
    め込まれた配線層とを具備してなることを特徴とする半
    導体装置。
  5. 【請求項５】段差がある下地上に形成され、表面が平坦
    で、この表面に配線溝が形成された絶縁膜と、 少なくとも前記配線溝から前記下地に達するべく前記絶
    縁膜に形成された深さが異なる複数の開口部と、 前記各開口部に同じ膜厚で埋め込まれた複数のコンタク
    ト層と、 抵抗が前記コンタクト層のそれよりも低く、前記各開口
    部内のコンタクト層上に形成され、且つ前記配線溝に埋
    め込まれた配線層と前記絶縁膜と前記配線層との間およ
    び前記各コンタクト層と前記配線層との間に形成され、
    前記配線層の構成物質の拡散を防止する拡散防止膜とを
    具備してなることを特徴とする半導体装置。
  6. 【請求項６】配線溝を有する絶縁膜と、 前記配線溝の底部表面および側部表面に形成された窒素
    を含む絶縁化膜と、 前記窒素を含む絶縁膜が形成された前記配線溝内に形成
    された配線層とを具備してなることを特徴とする半導体
    装置。
  7. 【請求項７】第１のスルーホールを有し、この第１のス
    ルーホール内に導電層が形成された第１の絶縁膜と、 前記第１の絶縁膜上に形成され、前記導電層の表面に達
    する配線溝を有し、この配線溝内に配線層が形成された
    第２の絶縁膜と、 前記配線溝の底部の前記導電層の表面に形成された前記
    導電層を構成する材料の窒化物膜と、 前記配線溝の側部表面に形成された窒素を含む絶縁膜と
    を具備してなることを特徴とする半導体装置。
  8. 【請求項８】少なくとも絶縁膜の表面に配線溝を形成す
    る工程と、 窒素を含むプラズマ雰囲気下で、前記配線溝の底部表面
    および側部表面に窒素を含む絶縁膜を形成する工程と、 前記配線溝内に配線層を形成する工程とを有してなるこ
    とを特徴とする半導体装置の製造方法。
  9. 【請求項９】第１の絶縁膜にスルーホールを形成する工
    程と、 前記スルーホール内に導電層を形成する工程と、 前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜に前記導電層の表面に達する配線溝を
    形成する工程と、 窒素を含むプラズマ雰囲気下で前記配線溝の底部の前記
    導電層の表面および前記配線溝の側部表面を窒化する工
    程と、 前記配線溝内に配線層を形成する工程とを有してなるこ
    とを特徴とする半導体装置の製造方法。
  10. 【請求項１０】半導体素子が形成された半導体基板と、 この半導体基板上に形成された層間絶縁膜と、 この層間絶縁膜上に形成され、金属の拡散を防止する絶
    縁層と、 この絶縁層上に形成され、金属の拡散を防止する導電層
    と、 この導電層上に形成され、前記金属からなる電極または
    配線層とを具備してなることを特徴とする半導体装置。
JP24998494A 1993-10-29 1994-09-19 半導体装置の製造方法および半導体装置 Expired - Lifetime JP3297220B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP24998494A JP3297220B2 (ja) 1993-10-29 1994-09-19 半導体装置の製造方法および半導体装置
US08/330,998 US5592024A (en) 1993-10-29 1994-10-28 Semiconductor device having a wiring layer with a barrier layer
KR1019940028068A KR0169283B1 (ko) 1993-10-29 1994-10-29 반도체장치 및 그 제조방법
TW083110385A TW294837B (ja) 1993-10-29 1994-11-09
US08/736,324 US6090699A (en) 1993-10-29 1996-10-23 Method of making a semiconductor device
US09/558,053 US6794286B2 (en) 1993-10-29 2000-04-26 Process for fabricating a metal wiring and metal contact in a semicondutor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP27278493 1993-10-29
JP6-70156 1994-03-15
JP7015694 1994-03-15
JP5-272784 1994-03-15
JP24998494A JP3297220B2 (ja) 1993-10-29 1994-09-19 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JPH07307338A true JPH07307338A (ja) 1995-11-21
JP3297220B2 JP3297220B2 (ja) 2002-07-02

Family

ID=27300252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24998494A Expired - Lifetime JP3297220B2 (ja) 1993-10-29 1994-09-19 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (3) US5592024A (ja)
JP (1) JP3297220B2 (ja)
KR (1) KR0169283B1 (ja)
TW (1) TW294837B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172071A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置の製造方法
JPH09237838A (ja) * 1996-02-28 1997-09-09 Lg Semicon Co Ltd 金属配線構造及びその形成方法
JPH09306994A (ja) * 1996-05-16 1997-11-28 Lg Semicon Co Ltd 半導体装置の配線形成方法
JPH11283985A (ja) * 1998-03-27 1999-10-15 Seiko Epson Corp 半導体装置およびその製造方法
US6153507A (en) * 1997-01-13 2000-11-28 Nec Corporation Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion
US6268280B1 (en) 1996-07-12 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor device using dual damascene technology and method for manufacturing the same
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
JP2002521821A (ja) * 1998-07-23 2002-07-16 アプライド マテリアルズ インコーポレイテッド 集積回路用インタコネクト構造の製造方法
JP2003068850A (ja) * 2001-08-29 2003-03-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP2004031937A (ja) * 2002-05-21 2004-01-29 Agere Systems Inc 半導体デバイス障壁層
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
JP2008010801A (ja) * 2005-08-17 2008-01-17 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP2010272785A (ja) * 2009-05-25 2010-12-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
USRE42074E1 (en) 1996-04-26 2011-01-25 Sanyo Electric Co., Ltd. Manufacturing method of light emitting device
JP4829792B2 (ja) * 2003-09-30 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子デバイス及びこれを製造する方法
WO2012077330A1 (ja) * 2010-12-06 2012-06-14 シャープ株式会社 半導体装置及びその製造方法、固体撮像装置及びその製造方法、並びに電子情報機器
JP2012216859A (ja) * 2012-06-18 2012-11-08 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2013084829A (ja) * 2011-10-12 2013-05-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013165224A (ja) * 2012-02-13 2013-08-22 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2014057104A (ja) * 2013-12-16 2014-03-27 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5622608A (en) * 1994-05-05 1997-04-22 Research Foundation Of State University Of New York Process of making oxidation resistant high conductivity copper layers
US5780908A (en) * 1995-05-09 1998-07-14 Matsushita Electric Industrial Co., Ltd. Semiconductor apparatus with tungstein nitride
US5665644A (en) * 1995-11-03 1997-09-09 Micron Technology, Inc. Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry
JPH09275142A (ja) * 1995-12-12 1997-10-21 Texas Instr Inc <Ti> 半導体の空隙を低温低圧で充填を行う処理方法
US6577007B1 (en) * 1996-02-01 2003-06-10 Advanced Micro Devices, Inc. Manufacturing process for borderless vias with respect to underlying metal
JP3063606B2 (ja) * 1996-02-13 2000-07-12 日本電気株式会社 半導体装置の製造方法
JPH09232423A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体装置およびその製造方法
US6008117A (en) * 1996-03-29 1999-12-28 Texas Instruments Incorporated Method of forming diffusion barriers encapsulating copper
JP3323055B2 (ja) * 1996-04-03 2002-09-09 株式会社東芝 半導体装置およびその製造方法
US5744376A (en) * 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
US6100196A (en) * 1996-04-08 2000-08-08 Chartered Semiconductor Manufacturing Ltd. Method of making a copper interconnect with top barrier layer
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
JP3563877B2 (ja) * 1996-06-21 2004-09-08 三菱電機株式会社 半導体装置
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
JP3695000B2 (ja) * 1996-08-08 2005-09-14 株式会社ニコン 露光方法及び露光装置
US6091150A (en) * 1996-09-03 2000-07-18 Micron Technology, Inc. Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6031286A (en) 1997-02-28 2000-02-29 International Business Machines Corporation Semiconductor structures containing a micro pipe system therein
JP3285509B2 (ja) * 1997-03-18 2002-05-27 三菱電機株式会社 半導体装置
JP3105816B2 (ja) * 1997-03-31 2000-11-06 日本電気株式会社 半導体装置の製造方法
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US5904566A (en) * 1997-06-09 1999-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reactive ion etch method for forming vias through nitrogenated silicon oxide layers
KR19990003485A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR19990003484A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법
US5869149A (en) * 1997-06-30 1999-02-09 Lam Research Corporation Method for preparing nitrogen surface treated fluorine doped silicon dioxide films
TW411529B (en) * 1997-12-26 2000-11-11 Toshiba Corp Semiconductor device and its manufacturing method
KR100469338B1 (ko) * 1997-12-30 2005-05-17 주식회사 하이닉스반도체 모스페트의금속막형성방법
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
TW376351B (en) * 1998-03-17 1999-12-11 United Microelectronics Corp Polishing barrier structure of chemical mechanical polishing
US6455937B1 (en) * 1998-03-20 2002-09-24 James A. Cunningham Arrangement and method for improved downward scaling of higher conductivity metal-based interconnects
JPH11312680A (ja) * 1998-04-30 1999-11-09 Nec Corp 配線の形成方法
US6127263A (en) * 1998-07-10 2000-10-03 Applied Materials, Inc. Misalignment tolerant techniques for dual damascene fabrication
US6391771B1 (en) * 1998-07-23 2002-05-21 Applied Materials, Inc. Integrated circuit interconnect lines having sidewall layers
TW437040B (en) 1998-08-12 2001-05-28 Applied Materials Inc Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
US6150257A (en) * 1998-08-28 2000-11-21 Micron Technology, Inc. Plasma treatment of an interconnect surface during formation of an interlayer dielectric
KR100451493B1 (ko) * 1998-09-02 2004-12-04 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US6225207B1 (en) 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication
KR100471404B1 (ko) * 1998-10-28 2005-05-27 주식회사 하이닉스반도체 화학적 기계적 연마 공정을 이용한 반도체 소자의 금속배선 형성 방법
JP4095731B2 (ja) 1998-11-09 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
US6294836B1 (en) * 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6255217B1 (en) 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
US6472755B1 (en) * 1999-01-05 2002-10-29 Advanced Micro Devices, Inc. Semiconductor device comprising copper interconnects with reduced in-line copper diffusion
TW554514B (en) * 1999-05-26 2003-09-21 Tadahiro Ohmi Gas insulation wiring structure integrated circuit
KR20010001543A (ko) * 1999-06-05 2001-01-05 김기범 구리 배선 구조를 가지는 반도체 소자 제조 방법
US6395607B1 (en) * 1999-06-09 2002-05-28 Alliedsignal Inc. Integrated circuit fabrication method for self-aligned copper diffusion barrier
DE19926499C2 (de) * 1999-06-10 2001-07-05 Infineon Technologies Ag Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung
US6521532B1 (en) 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6551872B1 (en) 1999-07-22 2003-04-22 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance using doped seed layer and integrated circuits produced thereby
US6403457B2 (en) * 1999-08-25 2002-06-11 Micron Technology, Inc. Selectively coating bond pads
US6251786B1 (en) * 1999-09-07 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to create a copper dual damascene structure with less dishing and erosion
US6441492B1 (en) 1999-09-10 2002-08-27 James A. Cunningham Diffusion barriers for copper interconnect systems
US6734559B1 (en) 1999-09-17 2004-05-11 Advanced Micro Devices, Inc. Self-aligned semiconductor interconnect barrier and manufacturing method therefor
JP3783488B2 (ja) * 1999-10-18 2006-06-07 ソニー株式会社 半導体装置の製造方法
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
US6573179B1 (en) 2000-02-01 2003-06-03 Advanced Micro Devices, Inc. Forming a strong interface between interconnect and encapsulation to minimize electromigration
US6627995B2 (en) * 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US6528180B1 (en) * 2000-05-23 2003-03-04 Applied Materials, Inc. Liner materials
US6635566B1 (en) * 2000-06-15 2003-10-21 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
US6503827B1 (en) * 2000-06-28 2003-01-07 International Business Machines Corporation Method of reducing planarization defects
JP2002057126A (ja) * 2000-08-10 2002-02-22 Fujitsu Ltd 半導体装置とその製造方法
US6657305B1 (en) * 2000-11-01 2003-12-02 International Business Machines Corporation Semiconductor recessed mask interconnect technology
JP3516941B2 (ja) * 2000-11-30 2004-04-05 キヤノン販売株式会社 半導体装置及びその製造方法
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
US6399959B1 (en) * 2001-03-06 2002-06-04 United Microelectronics Corp. Thin film transistor with reduced metal impurities
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
US6638863B2 (en) * 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
US6506668B1 (en) 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US20030087534A1 (en) * 2001-09-10 2003-05-08 Rensselaer Polytechnic Institute Surface modification for barrier to ionic penetration
JP3748410B2 (ja) * 2001-12-27 2006-02-22 株式会社東芝 研磨方法及び半導体装置の製造方法
US7183193B2 (en) * 2001-12-28 2007-02-27 Micrel, Inc. Integrated device technology using a buried power buss for major device and circuit advantages
US6677247B2 (en) * 2002-01-07 2004-01-13 Applied Materials Inc. Method of increasing the etch selectivity of a contact sidewall to a preclean etchant
US6911394B2 (en) * 2002-02-25 2005-06-28 Texas Instruments Incorporated Semiconductor devices and methods of manufacturing such semiconductor devices
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US7185251B2 (en) 2002-05-29 2007-02-27 Freescale Semiconductor, Inc. Method and apparatus for affecting a portion of an integrated circuit
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
CN1296986C (zh) * 2002-08-30 2007-01-24 茂德科技股份有限公司 后端制作工艺整合的方法
JP4266901B2 (ja) * 2003-09-30 2009-05-27 三洋電機株式会社 半導体装置およびその製造方法
US20050146048A1 (en) * 2003-12-30 2005-07-07 Dubin Valery M. Damascene interconnect structures
KR100590205B1 (ko) * 2004-01-12 2006-06-15 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
JP4556454B2 (ja) * 2004-03-15 2010-10-06 パナソニック電工株式会社 半導体装置の製造方法
JP3910973B2 (ja) * 2004-04-22 2007-04-25 株式会社東芝 半導体装置の製造方法
JP2006093330A (ja) * 2004-09-22 2006-04-06 Renesas Technology Corp 半導体装置およびその製造方法
US20150059094A1 (en) 2005-02-22 2015-03-05 Roger P. Jackson Patient positioning support structure
US9744087B2 (en) 2005-02-22 2017-08-29 Roger P. Jackson Patient support apparatus with body slide position digitally coordinated with hinge angle
US9295433B2 (en) 2005-02-22 2016-03-29 Roger P. Jackson Synchronized patient elevation and positioning apparatus for use with patient positioning support systems
US9849054B2 (en) 2005-02-22 2017-12-26 Roger P. Jackson Patient positioning support structure
US9186291B2 (en) 2005-02-22 2015-11-17 Roger P. Jackson Patient positioning support structure with trunk translator
US7565708B2 (en) 2005-02-22 2009-07-28 Jackson Roger P Patient positioning support structure
US7739762B2 (en) 2007-10-22 2010-06-22 Mizuho Orthopedic Systems, Inc. Surgery table apparatus
JP4993607B2 (ja) * 2005-06-20 2012-08-08 国立大学法人東北大学 層間絶縁膜および配線構造と、それらの製造方法
KR100645221B1 (ko) * 2005-12-28 2006-11-10 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US10869798B2 (en) 2006-05-05 2020-12-22 Warsaw Orthopedic, Inc. Patient positioning support apparatus with virtual pivot-shift pelvic pads, upper body stabilization and fail-safe table attachment mechanism
US9642760B2 (en) 2006-05-05 2017-05-09 Roger P. Jackson Patient positioning support apparatus with virtual pivot-shift pelvic pads, upper body stabilization and fail-safe table attachment mechanism
JP2007323938A (ja) * 2006-05-31 2007-12-13 Sanyo Electric Co Ltd 燃料電池および燃料電池モジュール
US20080001297A1 (en) * 2006-06-30 2008-01-03 Stefanie Lotz Laser patterning and conductive interconnect/materials forming techniques for fine line and space features
KR100799133B1 (ko) * 2006-08-21 2008-01-29 주식회사 하이닉스반도체 반도체소자의 리세스게이트 제조 방법
US7619310B2 (en) * 2006-11-03 2009-11-17 Infineon Technologies Ag Semiconductor interconnect and method of making same
KR100881620B1 (ko) * 2007-01-29 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7544609B2 (en) * 2007-02-09 2009-06-09 International Business Machines Corporation Method for integrating liner formation in back end of line processing
JP5245258B2 (ja) * 2007-02-21 2013-07-24 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR20120098095A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체장치 제조 방법
US9269612B2 (en) * 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
US9561145B2 (en) 2012-02-07 2017-02-07 Roger P. Jackson Fail-safe release mechanism for use with patient positioning support apparati
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9295163B2 (en) 2013-05-30 2016-03-22 Dyi-chung Hu Method of making a circuit board structure with embedded fine-pitch wires
US12011399B2 (en) 2013-08-28 2024-06-18 Warsaw Orthopedic, Inc. Patient positioning support apparatus with fail-safe connector attachment mechanism
WO2015052100A1 (en) * 2013-10-07 2015-04-16 Abb Technology Ag Apparatus for the generation, the distribution and/or the usage of electrical energy and component for such an apparatus
US9153483B2 (en) 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
JP6188025B2 (ja) * 2014-05-16 2017-08-30 国立研究開発法人物質・材料研究機構 銀拡散障壁材料、銀拡散障壁、銀拡散障壁被覆
US9622928B2 (en) 2014-07-07 2017-04-18 Roger P. Jackson Radiolucent hinge for a surgical table
WO2016007524A1 (en) 2014-07-07 2016-01-14 Jackson Roger P Single and dual column patient positioning and support structure
KR102280582B1 (ko) * 2016-05-25 2021-07-23 도레이 카부시키가이샤 수지 조성물
KR102777131B1 (ko) * 2016-12-14 2025-03-05 삼성전자주식회사 반도체 장치
TWI796358B (zh) * 2017-09-18 2023-03-21 美商應用材料股份有限公司 選擇性蝕刻的自對準通孔製程
JP2019079852A (ja) * 2017-10-20 2019-05-23 東芝メモリ株式会社 パターン形成方法
KR102462381B1 (ko) * 2017-12-19 2022-11-01 삼성전자주식회사 반도체 장치의 제조 방법
US11069610B2 (en) 2019-10-15 2021-07-20 Micron Technology, Inc. Methods for forming microelectronic devices with self-aligned interconnects, and related devices and systems
WO2023009288A1 (en) 2021-07-30 2023-02-02 Applied Materials, Inc. Two-dimension self-aligned scheme with subtractive metal etch

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243865A (en) * 1976-05-14 1981-01-06 Data General Corporation Process for treating material in plasma environment
US4091406A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US5342792A (en) * 1986-03-07 1994-08-30 Canon Kabushiki Kaisha Method of manufacturing semiconductor memory element
JPS62242331A (ja) * 1986-04-14 1987-10-22 Sony Corp 半導体装置
US4900396A (en) * 1987-08-19 1990-02-13 Agency Of Industrial Science And Technology Method of forming modified layer and pattern
JPS6482653A (en) * 1987-09-25 1989-03-28 Nec Corp Semiconductor integrated circuit
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
JPH0278769A (ja) * 1988-09-13 1990-03-19 Fuji Heavy Ind Ltd エンジンの点火時期制御装置
US5093710A (en) * 1989-07-07 1992-03-03 Seiko Epson Corporation Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
JPH03270256A (ja) * 1990-03-20 1991-12-02 Nippon Precision Circuits Kk 半導体装置
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
US5135878A (en) * 1990-08-28 1992-08-04 Solid State Devices, Inc. Schottky diode
FR2670605B1 (fr) * 1990-12-13 1993-04-09 France Etat Procede de realisation d'une barriere de diffusion electriquement conductrice a l'interface metal/silicium d'un transistor mos et transistor correspondant.
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5177588A (en) * 1991-06-14 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including nitride layer
US5334554A (en) * 1992-01-24 1994-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen plasma treatment to prevent field device leakage in VLSI processing
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH05343541A (ja) * 1992-06-09 1993-12-24 Oki Electric Ind Co Ltd 半導体素子の構造
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5272117A (en) * 1992-12-07 1993-12-21 Motorola, Inc. Method for planarizing a layer of material
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
JPH08170174A (ja) * 1994-12-14 1996-07-02 Nec Corp ＴｉＮ膜の形成方法
US5614437A (en) * 1995-01-26 1997-03-25 Lsi Logic Corporation Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors
US5756404A (en) * 1995-12-07 1998-05-26 Micron Technologies, Inc. Two-step nitride deposition

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172071A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置の製造方法
JPH09237838A (ja) * 1996-02-28 1997-09-09 Lg Semicon Co Ltd 金属配線構造及びその形成方法
USRE42074E1 (en) 1996-04-26 2011-01-25 Sanyo Electric Co., Ltd. Manufacturing method of light emitting device
JPH09306994A (ja) * 1996-05-16 1997-11-28 Lg Semicon Co Ltd 半導体装置の配線形成方法
US6608356B1 (en) 1996-07-12 2003-08-19 Kabushiki Kaisha Toshiba Semiconductor device using damascene technique and manufacturing method therefor
US6977228B2 (en) 1996-07-12 2005-12-20 Kabushiki Kaisha Toshiba Semiconductor device using damascene technique and manufacturing method therefor
KR100322218B1 (ko) * 1996-07-12 2002-03-08 니시무로 타이죠 반도체 장치 및 그 제조 방법
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
US6268280B1 (en) 1996-07-12 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor device using dual damascene technology and method for manufacturing the same
US6153507A (en) * 1997-01-13 2000-11-28 Nec Corporation Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion
JPH11283985A (ja) * 1998-03-27 1999-10-15 Seiko Epson Corp 半導体装置およびその製造方法
JP2002521821A (ja) * 1998-07-23 2002-07-16 アプライド マテリアルズ インコーポレイテッド 集積回路用インタコネクト構造の製造方法
JP2003068850A (ja) * 2001-08-29 2003-03-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP2004031937A (ja) * 2002-05-21 2004-01-29 Agere Systems Inc 半導体デバイス障壁層
JP4829792B2 (ja) * 2003-09-30 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子デバイス及びこれを製造する方法
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
JP2008010801A (ja) * 2005-08-17 2008-01-17 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP2010272785A (ja) * 2009-05-25 2010-12-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
WO2012077330A1 (ja) * 2010-12-06 2012-06-14 シャープ株式会社 半導体装置及びその製造方法、固体撮像装置及びその製造方法、並びに電子情報機器
JP2013084829A (ja) * 2011-10-12 2013-05-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013165224A (ja) * 2012-02-13 2013-08-22 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2012216859A (ja) * 2012-06-18 2012-11-08 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2014057104A (ja) * 2013-12-16 2014-03-27 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6794286B2 (en) 2004-09-21
KR0169283B1 (ko) 1999-02-01
JP3297220B2 (ja) 2002-07-02
US6090699A (en) 2000-07-18
US5592024A (en) 1997-01-07
TW294837B (ja) 1997-01-01
US20020173116A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
JPH07307338A (ja) 半導体装置の製造方法および半導体装置
US6284644B1 (en) IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer
US6614119B1 (en) Semiconductor device and method of fabricating the same
TWI729821B (zh) 製造互連結構的方法
JPH0964034A (ja) 半導体装置およびその製造方法
JPH10125782A (ja) 半導体装置の製造方法
US20030001265A1 (en) Thin titanium nitride layers used in conjunction with tungsten
US20050140012A1 (en) Method for forming copper wiring of semiconductor device
US6555465B2 (en) Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring
JP3781729B2 (ja) 半導体装置の製造方法
KR100632115B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH10256372A (ja) 半導体装置の製造方法
US6486555B2 (en) Semiconductor device having a contact structure using aluminum
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
US20110039408A1 (en) Semiconductor Device and Fabrication Method Thereof
US7524749B2 (en) Metallization method of semiconductor device
JP2005327873A (ja) 半導体装置及びその製造方法
JP3087692B2 (ja) 半導体装置の製造方法
JP3104688B2 (ja) 半導体装置およびその製造方法
JP2000332108A (ja) 半導体装置及びその製造方法
KR100545900B1 (ko) 반도체 소자 제조방법
JP3312996B2 (ja) エッチング方法
JP2006108336A (ja) 半導体装置の製造方法
JP3417193B2 (ja) 半導体装置の製造方法
JP2004140263A (ja) 基板処理方法及び配線構造の形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080412

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090412

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110412

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130412

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140412

Year of fee payment: 12

EXPY Cancellation because of completion of term