JPH07307348A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07307348A JPH07307348A JP6097179A JP9717994A JPH07307348A JP H07307348 A JPH07307348 A JP H07307348A JP 6097179 A JP6097179 A JP 6097179A JP 9717994 A JP9717994 A JP 9717994A JP H07307348 A JPH07307348 A JP H07307348A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- diffusion
- semiconductor
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置のスループットを向上させること
が可能な技術を提供することにある。 【構成】 半導体基板上に、ベース電極引出層８ｂ及び
エミッタ電極引出層１１がともにポリシリコンからなる
バイポーラトランジスタ素子と、半導体抵抗素子とを有
する半導体装置において、半導体抵抗素子は、半導体基
板の主面に拡散抵抗層７ａを設け、拡散抵抗層７ａの上
にポリシリコン抵抗層８ａを設けた２層構造とする。２
層構造の半導体抵抗素子のうち、ポリシリコン抵抗層１
１はベース電極引出層８ｂと、拡散抵抗層７ａはベース
電極引出層１１の下層に位置するベース拡散層７ｂと夫
れ夫れ同時に形成する。
が可能な技術を提供することにある。 【構成】 半導体基板上に、ベース電極引出層８ｂ及び
エミッタ電極引出層１１がともにポリシリコンからなる
バイポーラトランジスタ素子と、半導体抵抗素子とを有
する半導体装置において、半導体抵抗素子は、半導体基
板の主面に拡散抵抗層７ａを設け、拡散抵抗層７ａの上
にポリシリコン抵抗層８ａを設けた２層構造とする。２
層構造の半導体抵抗素子のうち、ポリシリコン抵抗層１
１はベース電極引出層８ｂと、拡散抵抗層７ａはベース
電極引出層１１の下層に位置するベース拡散層７ｂと夫
れ夫れ同時に形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ポリシリコン２層構造
のバイポーラトランジスタとポリシリコン抵抗を有する
半導体装置及びその製造技術に適用して有効な技術に関
するものである。
のバイポーラトランジスタとポリシリコン抵抗を有する
半導体装置及びその製造技術に適用して有効な技術に関
するものである。
【０００２】
【従来の技術】バイポーラトランジスタの高速化及び微
細化が進み、ベース及びエミッタの電極引出層にポリシ
リコンを使用したポリシリコン２層構造のバイポーラト
ランジスタが実用化されている。また、抵抗素子として
は、従来の拡散層を使用した抵抗に比べ、高速化及び微
細化が可能なポリシリコンを使用した抵抗が実用化され
ている。一方、これらのポリシリコンを使用した素子の
動作の高速化により、動作時における素子の発熱量は増
大しているため、過大な電流が流れた場合には、発熱量
が著しい抵抗素子は溶断するという問題が生ずる。そこ
で、ポリシリコンに比べ耐熱性に優れた拡散層を使用し
た抵抗も必要となる。特に、半導体装置の入力抵抗で
は、入力端子から静電気による過大電流が流れ込むの
で、この過大電流を放電させるとともに、この放電とは
逆の方向から電流が流れ込むのを防止するためのダイオ
ードを兼用して、耐熱性の優れた拡散層が使用されてい
る。
細化が進み、ベース及びエミッタの電極引出層にポリシ
リコンを使用したポリシリコン２層構造のバイポーラト
ランジスタが実用化されている。また、抵抗素子として
は、従来の拡散層を使用した抵抗に比べ、高速化及び微
細化が可能なポリシリコンを使用した抵抗が実用化され
ている。一方、これらのポリシリコンを使用した素子の
動作の高速化により、動作時における素子の発熱量は増
大しているため、過大な電流が流れた場合には、発熱量
が著しい抵抗素子は溶断するという問題が生ずる。そこ
で、ポリシリコンに比べ耐熱性に優れた拡散層を使用し
た抵抗も必要となる。特に、半導体装置の入力抵抗で
は、入力端子から静電気による過大電流が流れ込むの
で、この過大電流を放電させるとともに、この放電とは
逆の方向から電流が流れ込むのを防止するためのダイオ
ードを兼用して、耐熱性の優れた拡散層が使用されてい
る。
【０００３】従来の拡散層を使用した抵抗は、バイポー
ラトランジスタの形成工程とは別の不純物拡散層形成の
ための工程を必要としていた。
ラトランジスタの形成工程とは別の不純物拡散層形成の
ための工程を必要としていた。
【０００４】
【発明が解決しようとする課題】しかしながら、本発明
者は前記従来の技術を検討した結果、次の問題点がある
ことを見出した。
者は前記従来の技術を検討した結果、次の問題点がある
ことを見出した。
【０００５】すなわち、従来の技術で拡散抵抗を形成す
るには、バイポーラトランジスタの形成工程とは別の工
程が必要であるため、半導体製造の工程数及び所要時間
が増え、半導体装置のスループットが低下するという問
題があった。
るには、バイポーラトランジスタの形成工程とは別の工
程が必要であるため、半導体製造の工程数及び所要時間
が増え、半導体装置のスループットが低下するという問
題があった。
【０００６】本発明の目的は、半導体装置のスループッ
トを向上させることが可能な技術を提供することにあ
る。
トを向上させることが可能な技術を提供することにあ
る。
【０００７】本発明の前記並びにその他の目的及び新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【０００９】すなわち、半導体基板上に、ベース電極引
出層及びエミッタ電極引出層がともにポリシリコンから
なるバイポーラトランジスタ素子と、半導体抵抗素子と
を有する半導体装置において、前記半導体抵抗素子は、
前記半導体基板の主面に拡散抵抗層を設け、該拡散抵抗
層の上にポリシリコン抵抗層を設けた２層構造であるも
のである。
出層及びエミッタ電極引出層がともにポリシリコンから
なるバイポーラトランジスタ素子と、半導体抵抗素子と
を有する半導体装置において、前記半導体抵抗素子は、
前記半導体基板の主面に拡散抵抗層を設け、該拡散抵抗
層の上にポリシリコン抵抗層を設けた２層構造であるも
のである。
【００１０】半導体基板上に、ベース電極引出層及びエ
ミッタ電極引出層がともにポリシリコンからなるバイポ
ーラトランジスタ素子と、半導体抵抗素子とを有する半
導体装置の製造方法であって、前記半導体基板の主面に
拡散抵抗層を形成し、その上にポリシリコン抵抗層を形
成して、２層構造の半導体抵抗素子を構成し、前記ポリ
シリコン抵抗層は前記ベース電極引出層と同時に形成さ
れ、前記拡散抵抗層は前記ベース電極引出層の下層に位
置するベース拡散層と同時に形成されるものである。
ミッタ電極引出層がともにポリシリコンからなるバイポ
ーラトランジスタ素子と、半導体抵抗素子とを有する半
導体装置の製造方法であって、前記半導体基板の主面に
拡散抵抗層を形成し、その上にポリシリコン抵抗層を形
成して、２層構造の半導体抵抗素子を構成し、前記ポリ
シリコン抵抗層は前記ベース電極引出層と同時に形成さ
れ、前記拡散抵抗層は前記ベース電極引出層の下層に位
置するベース拡散層と同時に形成されるものである。
【００１１】
【作用】前記した手段によれば、半導体抵抗素子を拡散
抵抗層の上にポリシリコン抵抗層を設けた２層構造と
し、ポリシリコン抵抗層をベース電極引出層と、拡散抵
抗層をベース拡散層と夫れ夫れ同時に形成することによ
り、半導体抵抗素子は、バイポーラトランジスタ素子と
同時に形成されるので、半導体装置のスループットを向
上させることができる。
抵抗層の上にポリシリコン抵抗層を設けた２層構造と
し、ポリシリコン抵抗層をベース電極引出層と、拡散抵
抗層をベース拡散層と夫れ夫れ同時に形成することによ
り、半導体抵抗素子は、バイポーラトランジスタ素子と
同時に形成されるので、半導体装置のスループットを向
上させることができる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは同一名称及び同一符号を付
与し、その繰り返しの説明は省略する。
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは同一名称及び同一符号を付
与し、その繰り返しの説明は省略する。
【００１３】図１は、本発明による一実施例の半導体装
置の２層構造半導体抵抗素子の構成を示す断面図であ
り、１は絶縁下側Ｐ型シリコン層、２は絶縁層、３は埋
込層（Ｎ+）、４はエピタキシャル層、５は素子分離溝
充填層、６ａは拡散層、７ａは拡散抵抗層（Ｐ+）、８
ａはポリシリコン抵抗層（Ｐ型）、９ａは接地側電極、
９ｂは入力側電極、９ｃは出力側電極である。
置の２層構造半導体抵抗素子の構成を示す断面図であ
り、１は絶縁下側Ｐ型シリコン層、２は絶縁層、３は埋
込層（Ｎ+）、４はエピタキシャル層、５は素子分離溝
充填層、６ａは拡散層、７ａは拡散抵抗層（Ｐ+）、８
ａはポリシリコン抵抗層（Ｐ型）、９ａは接地側電極、
９ｂは入力側電極、９ｃは出力側電極である。
【００１４】図２は、図１の２層構造半導体抵抗素子と
同時に形成されるバイポーラトランジスタの構成を示す
断面図であり、６ｂはコレクタ拡散層、７ｂはベース拡
散層、８ｂはベース電極引出層、９ｄはベース電極、９
ｅはエミッタ電極、９ｆはコレクタ電極、９ｇは第二抵
抗用電極、１０はエミッタ拡散層、１１はエミッタ電極
引出層、１２は第二抵抗層であり、その他の符号は図１
と同じである。
同時に形成されるバイポーラトランジスタの構成を示す
断面図であり、６ｂはコレクタ拡散層、７ｂはベース拡
散層、８ｂはベース電極引出層、９ｄはベース電極、９
ｅはエミッタ電極、９ｆはコレクタ電極、９ｇは第二抵
抗用電極、１０はエミッタ拡散層、１１はエミッタ電極
引出層、１２は第二抵抗層であり、その他の符号は図１
と同じである。
【００１５】図１及び図２において、絶縁層２の主成分
はＳｉＯ2であり、素子分離用溝充填層５，ポリシリコ
ン抵抗層８ａ，ベース電極引出層８ｂ，エミッタ電極引
出層１１，第二抵抗層１２の主成分はポリシリコンであ
る。また、電極は全てＡｌ（アルミニウム）である。
はＳｉＯ2であり、素子分離用溝充填層５，ポリシリコ
ン抵抗層８ａ，ベース電極引出層８ｂ，エミッタ電極引
出層１１，第二抵抗層１２の主成分はポリシリコンであ
る。また、電極は全てＡｌ（アルミニウム）である。
【００１６】本実施例の半導体装置は、図１の２層構造
半導体抵抗素子と、ベース電極引出層８ｂ及びエミッタ
電極引出層１１がともにポリシリコンからなるバイポー
ラトランジスタとを有する半導体装置であり、図１の２
層構造半導体抵抗素子は、半導体基板の主面に拡散抵抗
層７ａを設け、拡散抵抗層７ａの上にはポリシリコン抵
抗層８ａを設けた２層構造となっている。したがって、
２層構造半導体抵抗素子の抵抗値は、ポリシリコン抵抗
層８ａと拡散抵抗層７ａの２層で決まる。
半導体抵抗素子と、ベース電極引出層８ｂ及びエミッタ
電極引出層１１がともにポリシリコンからなるバイポー
ラトランジスタとを有する半導体装置であり、図１の２
層構造半導体抵抗素子は、半導体基板の主面に拡散抵抗
層７ａを設け、拡散抵抗層７ａの上にはポリシリコン抵
抗層８ａを設けた２層構造となっている。したがって、
２層構造半導体抵抗素子の抵抗値は、ポリシリコン抵抗
層８ａと拡散抵抗層７ａの２層で決まる。
【００１７】以下、図１及び図２を基にして本実施例の
半導体装置の製造方法を説明する。初めに、ＳＯＩ（Si
licon On Insulator）構造のシリコン半導体基板を用意
し、その主面側にイオン打ち込み法等によりＮ型不純物
を拡散させて埋込層３を形成した後、この埋込層３の
上、全面にエピタキシャル層４を成長させる。この後、
この主面側に素子分離溝を穿ち、この溝の表面にＳｉＯ
2の絶縁層を薄く形成した後、この溝をポリシリコンで
充填して素子分離溝充填層５を形成する。次に、主面側
の全表面にＳｉＯ2の絶縁層を形成し、この絶縁層に拡
散用の穴をあけた後、この穴からイオン注入法等により
Ｎ型不純物を拡散させて拡散層６ａ及びコレクタ拡散層
６ｂを同時に形成する。
半導体装置の製造方法を説明する。初めに、ＳＯＩ（Si
licon On Insulator）構造のシリコン半導体基板を用意
し、その主面側にイオン打ち込み法等によりＮ型不純物
を拡散させて埋込層３を形成した後、この埋込層３の
上、全面にエピタキシャル層４を成長させる。この後、
この主面側に素子分離溝を穿ち、この溝の表面にＳｉＯ
2の絶縁層を薄く形成した後、この溝をポリシリコンで
充填して素子分離溝充填層５を形成する。次に、主面側
の全表面にＳｉＯ2の絶縁層を形成し、この絶縁層に拡
散用の穴をあけた後、この穴からイオン注入法等により
Ｎ型不純物を拡散させて拡散層６ａ及びコレクタ拡散層
６ｂを同時に形成する。
【００１８】次に、再び主面側の全表面にＳｉＯ2の絶
縁層を形成した後、抵抗・ベース形成用穴をあけて、エ
ピタキシャル層４を一部露出させる。この後、Ｐ型不純
物を含んだポリシリコン膜を主面側の全面に被着させ、
エピタキシャル層４が露出していた表面から熱拡散によ
りこのＰ型不純物をエピタキシャル層４の中に拡散させ
て、拡散抵抗層７ａ及びベース拡散層７ｂを同時に形成
する。そして、抵抗及びベースのパターンに応じて、ポ
リシリコン被膜を一部除去して、ポリシリコン抵抗層８
ａ及びベース電極引出層８ｂが同時に形成される。
縁層を形成した後、抵抗・ベース形成用穴をあけて、エ
ピタキシャル層４を一部露出させる。この後、Ｐ型不純
物を含んだポリシリコン膜を主面側の全面に被着させ、
エピタキシャル層４が露出していた表面から熱拡散によ
りこのＰ型不純物をエピタキシャル層４の中に拡散させ
て、拡散抵抗層７ａ及びベース拡散層７ｂを同時に形成
する。そして、抵抗及びベースのパターンに応じて、ポ
リシリコン被膜を一部除去して、ポリシリコン抵抗層８
ａ及びベース電極引出層８ｂが同時に形成される。
【００１９】次に、主面側の全表面にＳｉＯ2の絶縁層
を形成し、この絶縁層にエミッタ形成用穴をあけてベー
ス拡散層７ｂを一部露出させる。この後、Ｎ型不純物を
含んだポリシリコン膜を主面側の全面に被着させ、ベー
ス拡散層７ｂが露出していた表面から熱拡散によりこの
Ｎ型不純物をベース拡散層７ｂの中に拡散させて、エミ
ッタ拡散層１０を形成する。そして、エミッタのパター
ンに応じて、ポリシリコン被膜を一部除去して、エミッ
タ電極引出層１１が形成される。
を形成し、この絶縁層にエミッタ形成用穴をあけてベー
ス拡散層７ｂを一部露出させる。この後、Ｎ型不純物を
含んだポリシリコン膜を主面側の全面に被着させ、ベー
ス拡散層７ｂが露出していた表面から熱拡散によりこの
Ｎ型不純物をベース拡散層７ｂの中に拡散させて、エミ
ッタ拡散層１０を形成する。そして、エミッタのパター
ンに応じて、ポリシリコン被膜を一部除去して、エミッ
タ電極引出層１１が形成される。
【００２０】次に、主面側の全表面にＳｉＯ2の絶縁層
を形成した後、この絶縁層の上に第二抵抗層１２を形成
する。ここで、再び主面側の全表面にＳｉＯ2の絶縁層
を形成し、電極用の穴をあけた後、Ａｌ電極を形成し
て、本実施例の半導体装置のウエハプロセスが終了す
る。
を形成した後、この絶縁層の上に第二抵抗層１２を形成
する。ここで、再び主面側の全表面にＳｉＯ2の絶縁層
を形成し、電極用の穴をあけた後、Ａｌ電極を形成し
て、本実施例の半導体装置のウエハプロセスが終了す
る。
【００２１】図３は本実施例の半導体装置の入力部の構
成を示す等価回路図であり、３１は図１の２層構造半導
体抵抗素子、３２は入力回路、３３は入力端子、３４は
負電荷破壊保護用ダイオードである。図３からわかるよ
うに、本実施例においては、図１の２層構造半導体抵抗
素子は、半導体装置の入力抵抗に使用されている。
成を示す等価回路図であり、３１は図１の２層構造半導
体抵抗素子、３２は入力回路、３３は入力端子、３４は
負電荷破壊保護用ダイオードである。図３からわかるよ
うに、本実施例においては、図１の２層構造半導体抵抗
素子は、半導体装置の入力抵抗に使用されている。
【００２２】また、本実施例の半導体装置における２層
構造半導体抵抗素子３１は、Ｐ+層である拡散抵抗層７
ａとＮ-層であるエピタキシャル層４との接合によって
寄生ダイオードが形成されており、接地側電極９ａを通
じてＮ+層の拡散層６ａに高電位が印加されたとき、こ
の寄生ダイオードが逆バイアスされる構成となってい
る。したがって、２層構造半導体抵抗素子３１は、入力
端子３３に正電荷が発生した場合、電流が入力回路３２
に流れ込むのを防止する。逆に、負電荷破壊保護用ダイ
オード３４は、入力端子３３に負電荷が発生した場合、
負電荷が入力回路に流れ込むのを防止する。
構造半導体抵抗素子３１は、Ｐ+層である拡散抵抗層７
ａとＮ-層であるエピタキシャル層４との接合によって
寄生ダイオードが形成されており、接地側電極９ａを通
じてＮ+層の拡散層６ａに高電位が印加されたとき、こ
の寄生ダイオードが逆バイアスされる構成となってい
る。したがって、２層構造半導体抵抗素子３１は、入力
端子３３に正電荷が発生した場合、電流が入力回路３２
に流れ込むのを防止する。逆に、負電荷破壊保護用ダイ
オード３４は、入力端子３３に負電荷が発生した場合、
負電荷が入力回路に流れ込むのを防止する。
【００２３】以上の説明からわかるように、本実施例の
半導体装置によれば、次のような効果を得ることができ
る。
半導体装置によれば、次のような効果を得ることができ
る。
【００２４】すなわち、半導体抵抗素子を、拡散抵抗層
７ａの上にポリシリコン抵抗層８ａを設けた２層構造と
し、ポリシリコン抵抗層８ａをベース電極引出層８ｂ
と、拡散抵抗層７ａをベース拡散層７ｂと夫れ夫れ同時
に形成することにより、図１の半導体抵抗素子は、図２
のバイポーラトランジスタ素子と同時に形成されるの
で、半導体装置のスループットを向上させることができ
る。
７ａの上にポリシリコン抵抗層８ａを設けた２層構造と
し、ポリシリコン抵抗層８ａをベース電極引出層８ｂ
と、拡散抵抗層７ａをベース拡散層７ｂと夫れ夫れ同時
に形成することにより、図１の半導体抵抗素子は、図２
のバイポーラトランジスタ素子と同時に形成されるの
で、半導体装置のスループットを向上させることができ
る。
【００２５】また、２層構造半導体抵抗素子３１は、従
来のポリシリコン抵抗と比較して耐熱性に優れているの
で、入力端子３１に正電荷が発生し、２層構造半導体抵
抗素子３１に過大な電流が流れた場合、過大電流による
抵抗の溶断を防ぐことができる。
来のポリシリコン抵抗と比較して耐熱性に優れているの
で、入力端子３１に正電荷が発生し、２層構造半導体抵
抗素子３１に過大な電流が流れた場合、過大電流による
抵抗の溶断を防ぐことができる。
【００２６】また、拡散抵抗層７ａ（Ｐ+層）とエピタ
キシャル層４（Ｎ-層）との接合によって寄生のダイオ
ードが形成され、２層構造半導体抵抗素子がこの正電荷
破壊保護用ダイオードを兼用するので、正電荷破壊保護
用ダイオードをバイポーラトランジスタ素子の形成過程
で作ることができる。
キシャル層４（Ｎ-層）との接合によって寄生のダイオ
ードが形成され、２層構造半導体抵抗素子がこの正電荷
破壊保護用ダイオードを兼用するので、正電荷破壊保護
用ダイオードをバイポーラトランジスタ素子の形成過程
で作ることができる。
【００２７】以上、本発明を実施例に基づき具体的に説
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは言うまでもない。
明したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは言うまでもない。
【００２８】例えば、前記実施例においては、２層構造
半導体抵抗素子とベースを同時に形成するとき、Ｐ型不
純物を含んだポリシリコン膜を主面側の全面に被着させ
た後、熱拡散でこのＰ型不純物をエピタキシャル層４の
中に拡散させることにより、拡散抵抗層７ａ及びベース
拡散層７ｂを同時に形成していたが、本発明はこれに限
定されるものではなく、不純物を含まないポリシリコン
膜を主面側の全面に被着させた後、Ｂ（ホウ素）等のイ
オンを前記ポリシリコン膜に打ち込み、その後、熱拡散
でこのＰ型不純物をポリシリコン膜及びエピタキシャル
層４の中に拡散させることにより、拡散抵抗層７ａ及び
ベース拡散層７ｂを同時に形成する構成をしてもよい。
また、Ｂ（ホウ素）等のイオンを直接、エピタキシャル
層４に打ち込んで拡散抵抗層７ａ及びベース拡散層７ｂ
を同時に形成した後、Ｐ型不純物を含んだポリシリコン
膜を主面側の全面に被着させ、抵抗及びベースのパター
ンに応じて、ポリシリコン被膜を一部除去して、ポリシ
リコン抵抗層８ａ及びベース電極引出層８ｂを同時に形
成する構成としてもよい。
半導体抵抗素子とベースを同時に形成するとき、Ｐ型不
純物を含んだポリシリコン膜を主面側の全面に被着させ
た後、熱拡散でこのＰ型不純物をエピタキシャル層４の
中に拡散させることにより、拡散抵抗層７ａ及びベース
拡散層７ｂを同時に形成していたが、本発明はこれに限
定されるものではなく、不純物を含まないポリシリコン
膜を主面側の全面に被着させた後、Ｂ（ホウ素）等のイ
オンを前記ポリシリコン膜に打ち込み、その後、熱拡散
でこのＰ型不純物をポリシリコン膜及びエピタキシャル
層４の中に拡散させることにより、拡散抵抗層７ａ及び
ベース拡散層７ｂを同時に形成する構成をしてもよい。
また、Ｂ（ホウ素）等のイオンを直接、エピタキシャル
層４に打ち込んで拡散抵抗層７ａ及びベース拡散層７ｂ
を同時に形成した後、Ｐ型不純物を含んだポリシリコン
膜を主面側の全面に被着させ、抵抗及びベースのパター
ンに応じて、ポリシリコン被膜を一部除去して、ポリシ
リコン抵抗層８ａ及びベース電極引出層８ｂを同時に形
成する構成としてもよい。
【００２９】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
【００３０】（１） 特別の抵抗形成工程を経ることな
く、２層構造半導体抵抗素子をバイポーラトランジスタ
と同時に形成して、半導体装置のスループットを向上さ
せる。 （２） 従来のポリシリコン抵抗素子よりも耐熱性に優
れた半導体抵抗素子を構成して、過大電流による抵抗素
子の溶断を防ぐことができる。
く、２層構造半導体抵抗素子をバイポーラトランジスタ
と同時に形成して、半導体装置のスループットを向上さ
せる。 （２） 従来のポリシリコン抵抗素子よりも耐熱性に優
れた半導体抵抗素子を構成して、過大電流による抵抗素
子の溶断を防ぐことができる。
【００３１】（３） また、寄生の正電荷破壊保護用ダ
イオードをバイポーラトランジスタの形成過程で作るこ
とができる。
イオードをバイポーラトランジスタの形成過程で作るこ
とができる。
【図１】本発明による一実施例の半導体装置に設けられ
た抵抗素子の構成を示す断面図である。
た抵抗素子の構成を示す断面図である。
【図２】図１の抵抗素子と同一半導体基板上に同時に形
成されたバイポーラトランジスタの構成を示す断面図で
ある。
成されたバイポーラトランジスタの構成を示す断面図で
ある。
【図３】本発明による半導体装置の入力部の構成を示す
等価回路図で、図１の抵抗素子を入力抵抗素子に用いた
例を示す図である。
等価回路図で、図１の抵抗素子を入力抵抗素子に用いた
例を示す図である。
１…絶縁下側Ｐ型シリコン層， ２…絶縁層， ３…埋
込層（Ｎ+）， ４…エピタキシャル層（Ｎ-）， ５…
素子分離溝充填層， ６ａ…拡散層（Ｎ+），６ｂ…コ
レクタ拡散層， ７ａ…拡散抵抗層（Ｐ+）， ７ｂ…
ベース拡散層（Ｐ+）， ８ａ…ポリシリコン抵抗層
（Ｐ型）， ８ｂ…ベース電極引出層（Ｐ型）， ９ａ
…接地側電極， ９ｂ…入力側電極， ９ｃ…出力側電
極， ９ｄ…ベース電極， ９ｅ…エミッタ電極， ９
ｆ…コレクタ電極， ９ｇ…第二抵抗用電極， １０…
エミッタ拡散層（Ｎ+）， １１…エミッタ電極引出層
（Ｎ型）， １２…第二抵抗層， ３１…２層構造半導
体抵抗素子， ３２…入力回路， ３３…入力端子，
３４…負電荷破壊保護用ダイオード。
込層（Ｎ+）， ４…エピタキシャル層（Ｎ-）， ５…
素子分離溝充填層， ６ａ…拡散層（Ｎ+），６ｂ…コ
レクタ拡散層， ７ａ…拡散抵抗層（Ｐ+）， ７ｂ…
ベース拡散層（Ｐ+）， ８ａ…ポリシリコン抵抗層
（Ｐ型）， ８ｂ…ベース電極引出層（Ｐ型）， ９ａ
…接地側電極， ９ｂ…入力側電極， ９ｃ…出力側電
極， ９ｄ…ベース電極， ９ｅ…エミッタ電極， ９
ｆ…コレクタ電極， ９ｇ…第二抵抗用電極， １０…
エミッタ拡散層（Ｎ+）， １１…エミッタ電極引出層
（Ｎ型）， １２…第二抵抗層， ３１…２層構造半導
体抵抗素子， ３２…入力回路， ３３…入力端子，
３４…負電荷破壊保護用ダイオード。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822
Claims (2)
- 【請求項１】 半導体基板上に、ベース電極引出層及び
エミッタ電極引出層がともにポリシリコンからなるバイ
ポーラトランジスタ素子と、半導体抵抗素子とを有する
半導体装置において、 前記半導体抵抗素子は、前記半導体基板の主面に拡散抵
抗層を設け、該拡散抵抗層の上にポリシリコン抵抗層を
設けた２層構造であることを特徴とする半導体装置。 - 【請求項２】 半導体基板上に、ベース電極引出層及び
エミッタ電極引出層がともにポリシリコンからなるバイ
ポーラトランジスタ素子と、半導体抵抗素子とを有する
半導体装置の製造方法であって、前記半導体基板の主面
に拡散抵抗層を形成し、その上にポリシリコン抵抗層を
形成して、２層構造の半導体抵抗素子を構成し、前記ポ
リシリコン抵抗層は前記ベース電極引出層と同時に形成
され、前記拡散抵抗層は前記ベース電極引出層の下層に
位置するベース拡散層と同時に形成されることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6097179A JPH07307348A (ja) | 1994-05-11 | 1994-05-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6097179A JPH07307348A (ja) | 1994-05-11 | 1994-05-11 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307348A true JPH07307348A (ja) | 1995-11-21 |
Family
ID=14185363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6097179A Pending JPH07307348A (ja) | 1994-05-11 | 1994-05-11 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07307348A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103258737A (zh) * | 2013-04-12 | 2013-08-21 | 中国电子科技集团公司第五十五研究所 | 一种双发射区双极型微波功率晶体管及其制备方法 |
-
1994
- 1994-05-11 JP JP6097179A patent/JPH07307348A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103258737A (zh) * | 2013-04-12 | 2013-08-21 | 中国电子科技集团公司第五十五研究所 | 一种双发射区双极型微波功率晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
| EP0526084A1 (en) | Insulated gate bipolar transistor and method of fabricating same | |
| JPH0427712B2 (ja) | ||
| JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
| JPH07312372A (ja) | 高電圧半導体装置のための集積エッジ構造及びその製造方法 | |
| JP2004510333A (ja) | 高電圧ダイオードおよびその製造方法 | |
| JPH1197716A (ja) | Ｍｏｓコントロールダイオード及びその製造方法 | |
| JP2004510333A5 (ja) | ||
| JPH04332173A (ja) | プレーナ型半導体装置及びその製造方法 | |
| JPS62159466A (ja) | 半導体装置 | |
| US5087954A (en) | Mos-type integrated circuit | |
| JP2000294778A (ja) | 半導体装置 | |
| CN100474614C (zh) | 半导体装置及其制造方法 | |
| JPH08195443A (ja) | 半導体装置及びその製造方法 | |
| JP2002511195A (ja) | バイポーラトランジスタを具える半導体デバイス及び該デバイスの製造方法 | |
| JPH0371673A (ja) | 縦型ｍｏｓｆｅｔ | |
| JPH0430194B2 (ja) | ||
| JPH0324056B2 (ja) | ||
| JP3128958B2 (ja) | 半導体集積回路 | |
| JP2003347560A (ja) | 双方向性ツェナーダイオードの製造方法 | |
| JP2004296883A (ja) | 半導体装置とその製造方法 | |
| JPS60113967A (ja) | 半導体装置の製造方法 | |
| JP3070525B2 (ja) | ラテラルｐｎｐトランジスタ及びその製造方法 | |
| JPH06236999A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS60218878A (ja) | 半導体集積回路 |