JPH07307421A - Ｌｓｉチップ及びそのパッケージング構造 - Google Patents
Ｌｓｉチップ及びそのパッケージング構造Info
- Publication number
- JPH07307421A JPH07307421A JP6099775A JP9977594A JPH07307421A JP H07307421 A JPH07307421 A JP H07307421A JP 6099775 A JP6099775 A JP 6099775A JP 9977594 A JP9977594 A JP 9977594A JP H07307421 A JPH07307421 A JP H07307421A
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- heat sink
- heat
- pad
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩ搭載部の配線領域を減らすことなく実
装できると共に、低コストで、接続チェックが容易なＬ
ＳＩチップのパッケージング構造を得る。 【構成】 表面に設けられている通常の電気的接続用パ
ッドの他に、この電気的接続用パッドの内側部に放熱用
のパッドを設けたＬＳＩチップ１ａをフェースアップで
ベース基板５に搭載し、周辺部の電気的接続用パッド７
はワイヤ８接続によりベース基板５と接続し、内側の放
熱用パッド２は半田バンプ３を用いてヒートシンク４と
接続させ、このヒートシンク４と放熱フィン１０とを熱
的・機械的に結合したものである。
装できると共に、低コストで、接続チェックが容易なＬ
ＳＩチップのパッケージング構造を得る。 【構成】 表面に設けられている通常の電気的接続用パ
ッドの他に、この電気的接続用パッドの内側部に放熱用
のパッドを設けたＬＳＩチップ１ａをフェースアップで
ベース基板５に搭載し、周辺部の電気的接続用パッド７
はワイヤ８接続によりベース基板５と接続し、内側の放
熱用パッド２は半田バンプ３を用いてヒートシンク４と
接続させ、このヒートシンク４と放熱フィン１０とを熱
的・機械的に結合したものである。
Description
【０００１】
【産業上の利用分野】この発明はＬＳＩ（大規模集積回
路）チップ及びそのパッケージング構造に関し、特に低
熱抵抗パッケージ構造として採用した放熱体（ヒート・
スプレッダ）を内蔵するパッケージングに好適なＬＳＩ
チップ及びそのパッケージング構造に関するものであ
る。
路）チップ及びそのパッケージング構造に関し、特に低
熱抵抗パッケージ構造として採用した放熱体（ヒート・
スプレッダ）を内蔵するパッケージングに好適なＬＳＩ
チップ及びそのパッケージング構造に関するものであ
る。
【０００２】
【従来の技術】半導体素子の高消費電力化に伴って、廉
価なプラスチックパッケージでも、低熱抵抗化が必須の
状態にある。このような技術のテキストとして、ＶＬＳ
Ｉパッケージング技術（下）：日経ＢＰ社刊、１９９３
年５月３１日発行、ｐ．２００〜ｐ．２０９があり、低
熱抵抗パッケージ構造と題して解説されている。プラス
チック・パッケージの低熱抵抗パッケージ構造として
は、上記の文献においても説明されているように、
（１）材料の高熱伝導化、（２）リードフレームの設計
変更、（３）放熱体の内蔵の３つが考えられ、それぞれ
鋭意改良開発が実施されている。この内この発明に関連
するものは、（３）の放熱体の内蔵構造、すなわちこの
放熱体を採用したＬＳＩチップのパッケージング構造で
ある。
価なプラスチックパッケージでも、低熱抵抗化が必須の
状態にある。このような技術のテキストとして、ＶＬＳ
Ｉパッケージング技術（下）：日経ＢＰ社刊、１９９３
年５月３１日発行、ｐ．２００〜ｐ．２０９があり、低
熱抵抗パッケージ構造と題して解説されている。プラス
チック・パッケージの低熱抵抗パッケージ構造として
は、上記の文献においても説明されているように、
（１）材料の高熱伝導化、（２）リードフレームの設計
変更、（３）放熱体の内蔵の３つが考えられ、それぞれ
鋭意改良開発が実施されている。この内この発明に関連
するものは、（３）の放熱体の内蔵構造、すなわちこの
放熱体を採用したＬＳＩチップのパッケージング構造で
ある。
【０００３】図５、図６及び図７は、従来の高放熱ＬＳ
Ｉパッケージング構造の例えば３つの異なる構成を示す
それぞれ断面模式図である。各図について、放熱型ＬＳ
Ｉパッケージング構造の特徴的要点を簡単に説明する。
まず、図５の構造は最も典型的な構造を示すものであ
り、ＬＳＩチップ１はベース基板５に搭載され、ベース
基板５から取出されたリード端子１１とこれに接続する
ワイヤ８でＬＳＩチップ１に設けられた図示しない電気
的接続用パッドとが接続している。この構成は、ＬＳＩ
チップ１の安価で低コストなベース基板５への接続方法
としてごく一般的なものである。そして、ベース基板５
のＬＳＩチップ１取付け面の反対面には、放熱フィン１
０が取付けられ、リード端子１１の端部はマザーボード
１２に半田付けされ全体か実装されるようになってい
る。なお、ワイヤ８を含むＬＳＩチップ１の部分は、樹
脂コート９により覆われてパッケージされている。
Ｉパッケージング構造の例えば３つの異なる構成を示す
それぞれ断面模式図である。各図について、放熱型ＬＳ
Ｉパッケージング構造の特徴的要点を簡単に説明する。
まず、図５の構造は最も典型的な構造を示すものであ
り、ＬＳＩチップ１はベース基板５に搭載され、ベース
基板５から取出されたリード端子１１とこれに接続する
ワイヤ８でＬＳＩチップ１に設けられた図示しない電気
的接続用パッドとが接続している。この構成は、ＬＳＩ
チップ１の安価で低コストなベース基板５への接続方法
としてごく一般的なものである。そして、ベース基板５
のＬＳＩチップ１取付け面の反対面には、放熱フィン１
０が取付けられ、リード端子１１の端部はマザーボード
１２に半田付けされ全体か実装されるようになってい
る。なお、ワイヤ８を含むＬＳＩチップ１の部分は、樹
脂コート９により覆われてパッケージされている。
【０００４】また、図６に示す構造は、特に高発熱タイ
プのＬＳＩチップ１の場合に対する配置であり、ベース
基板５の中心部にキャビティ１８を設けてこの部分の放
熱フィン１０の面を露出させ、その中央部にＬＳＩチッ
プ１を放熱フィン１０に直接搭載したものである。この
場合は、キャビティ１８の内壁とＬＳＩチップ１の外側
との間にギャップが存在するので、ベース基板５の焼損
を防止でき、かつＬＳＩチップ１が放熱フィン１０に直
接するので、放熱性が格段に優れている。
プのＬＳＩチップ１の場合に対する配置であり、ベース
基板５の中心部にキャビティ１８を設けてこの部分の放
熱フィン１０の面を露出させ、その中央部にＬＳＩチッ
プ１を放熱フィン１０に直接搭載したものである。この
場合は、キャビティ１８の内壁とＬＳＩチップ１の外側
との間にギャップが存在するので、ベース基板５の焼損
を防止でき、かつＬＳＩチップ１が放熱フィン１０に直
接するので、放熱性が格段に優れている。
【０００５】さらに、図７の構造は、図５の構造におい
て、ＬＳＩチップ１の搭載領域のベース基板５の厚み方
向に放熱用ビア１３を設けたものである。発熱するＬＳ
Ｉチップ１の熱を放熱用ビア１３を介して放熱フィン１
０に伝導するので、比較的効率のよい放熱が達成される
構造ということができる。そして、上記図５〜７に示し
たパッケージング構造は、ＬＳＩチップ１の電気的接続
用パッドの取付け面（実際はチップの能動素子面とな
る）を上に向けて接続するフェースアップ実装方式のも
のであった。
て、ＬＳＩチップ１の搭載領域のベース基板５の厚み方
向に放熱用ビア１３を設けたものである。発熱するＬＳ
Ｉチップ１の熱を放熱用ビア１３を介して放熱フィン１
０に伝導するので、比較的効率のよい放熱が達成される
構造ということができる。そして、上記図５〜７に示し
たパッケージング構造は、ＬＳＩチップ１の電気的接続
用パッドの取付け面（実際はチップの能動素子面とな
る）を上に向けて接続するフェースアップ実装方式のも
のであった。
【０００６】次に、いま述べたフェースアップ実装方式
のものに対して、チップの能動素子面を下に向けて接続
した構成を持つフェースダウン実装方式のものとして、
図５〜７に示したような樹脂コート型のものではない
が、図８及び図９の模式構成図に示すものがある。ま
ず、図８に示す構造はベース基板５上のＬＳＩ搭載部を
配線領域とし、ＴＡＢ１６を用いてＬＳＩチップ１とリ
ード端子１１との接続を行うものである。リード端子１
１はこのＴＡＢの取付け面と反対側のベース基板５の面
から取出され、マザーボード１２に半田付けされてい
る。ＬＳＩチップ１とベース基板５の間には緩衝材１５
が挿入され、ＬＳＩチップ１の上には熱伝導材１４を介
してやはり熱伝導性のよいキャップ１７でＬＳＩチップ
１を主とする本体部分をシールドしている。そして、キ
ャップ１７に放熱フィン１０を接続している。
のものに対して、チップの能動素子面を下に向けて接続
した構成を持つフェースダウン実装方式のものとして、
図５〜７に示したような樹脂コート型のものではない
が、図８及び図９の模式構成図に示すものがある。ま
ず、図８に示す構造はベース基板５上のＬＳＩ搭載部を
配線領域とし、ＴＡＢ１６を用いてＬＳＩチップ１とリ
ード端子１１との接続を行うものである。リード端子１
１はこのＴＡＢの取付け面と反対側のベース基板５の面
から取出され、マザーボード１２に半田付けされてい
る。ＬＳＩチップ１とベース基板５の間には緩衝材１５
が挿入され、ＬＳＩチップ１の上には熱伝導材１４を介
してやはり熱伝導性のよいキャップ１７でＬＳＩチップ
１を主とする本体部分をシールドしている。そして、キ
ャップ１７に放熱フィン１０を接続している。
【０００７】また、図９の構成のものは、図８のＴＡＢ
１６の代りに半田バンプ３を用いて電気的接続を行うも
ので、この場合は図８の熱伝導材１４に代えて熱伝導性
のよい緩衝材１５を用いた構成が採られている。
１６の代りに半田バンプ３を用いて電気的接続を行うも
ので、この場合は図８の熱伝導材１４に代えて熱伝導性
のよい緩衝材１５を用いた構成が採られている。
【０００８】
【発明が解決しようとする課題】上述のような従来の高
放熱ＬＳＩ実装方式では、まず図５の従来例にみられる
ように、ベース基板とＬＳＩチップとのワイヤを介する
配線接続によって放熱を行うのが一般的である。この方
法は最も安価なやり方であるが、高発熱のＬＳＩチップ
に対してカバーしきれない難点がある。また、ＬＳＩチ
ップが搭載されるベース基板の部分にキャビティ（図
６）又は放熱用ビア（図７）を設けるため、この部分を
配線のための領域として利用できないので、基板サイズ
が拡大したり基板の層数が増加するという問題があっ
た。この問題の解決策として、基板のＬＳＩ搭載部を配
線領域とする方式のものが図８，９に示した従来方式の
フェースダウン実装方式のものであるが、このフェース
ダウン実装方式では、ＴＡＢを用いる（図８）のでコス
ト高になったり、半田バンプ（図９）ですべての電気的
接続を行うから、接続後の接続チェックが不可能であっ
たりするという問題があった。
放熱ＬＳＩ実装方式では、まず図５の従来例にみられる
ように、ベース基板とＬＳＩチップとのワイヤを介する
配線接続によって放熱を行うのが一般的である。この方
法は最も安価なやり方であるが、高発熱のＬＳＩチップ
に対してカバーしきれない難点がある。また、ＬＳＩチ
ップが搭載されるベース基板の部分にキャビティ（図
６）又は放熱用ビア（図７）を設けるため、この部分を
配線のための領域として利用できないので、基板サイズ
が拡大したり基板の層数が増加するという問題があっ
た。この問題の解決策として、基板のＬＳＩ搭載部を配
線領域とする方式のものが図８，９に示した従来方式の
フェースダウン実装方式のものであるが、このフェース
ダウン実装方式では、ＴＡＢを用いる（図８）のでコス
ト高になったり、半田バンプ（図９）ですべての電気的
接続を行うから、接続後の接続チェックが不可能であっ
たりするという問題があった。
【０００９】この発明は上述のような問題点を解決する
ためになされたもので、ＬＳＩ搭載部の配線領域を減ら
すことなくフェースアップ実装できると共に、一般的な
接続方法のワイヤ接続を可能とし、低コストでかつ電気
的接続の接続チェックも容易なＬＳＩチップ及びそのパ
ッケージング構造を提供することを目的とするものであ
る。
ためになされたもので、ＬＳＩ搭載部の配線領域を減ら
すことなくフェースアップ実装できると共に、一般的な
接続方法のワイヤ接続を可能とし、低コストでかつ電気
的接続の接続チェックも容易なＬＳＩチップ及びそのパ
ッケージング構造を提供することを目的とするものであ
る。
【００１０】
【課題を解決するための手段】この発明に係るＬＳＩチ
ップは、表面に設けられている通常の電気的接続用パッ
ドの他に、この電気的接続用パッドの内側部に放熱用の
パッドを設けたものである。
ップは、表面に設けられている通常の電気的接続用パッ
ドの他に、この電気的接続用パッドの内側部に放熱用の
パッドを設けたものである。
【００１１】また、この発明に係るＬＳＩチップのパッ
ケージング構造は、上記のこの発明によるＬＳＩチップ
をフェースアップでベース基板に搭載し、周辺部の電気
的接続用パッドはワイヤ接続によりベース基板と接続
し、内側の放熱用パッドは半田バンプ又は低熱抵抗性の
ワイヤを用いてヒートシンクと接続させ、このヒートシ
ンクと放熱フィンとを熱的・機械的に結合したものであ
る。
ケージング構造は、上記のこの発明によるＬＳＩチップ
をフェースアップでベース基板に搭載し、周辺部の電気
的接続用パッドはワイヤ接続によりベース基板と接続
し、内側の放熱用パッドは半田バンプ又は低熱抵抗性の
ワイヤを用いてヒートシンクと接続させ、このヒートシ
ンクと放熱フィンとを熱的・機械的に結合したものであ
る。
【００１２】
【作用】この発明においては、そのＬＳＩチップが通常
の周辺部の電気的接続用パッドの他に、これらの内側部
に電気的接続用パッドより大面積で形成される放熱用パ
ッドを有するから、この放熱用パッドを介する接続をも
って熱回路を形成すれば、これを高発熱型ＬＳＩチップ
の主放熱回路となし得るようになる。
の周辺部の電気的接続用パッドの他に、これらの内側部
に電気的接続用パッドより大面積で形成される放熱用パ
ッドを有するから、この放熱用パッドを介する接続をも
って熱回路を形成すれば、これを高発熱型ＬＳＩチップ
の主放熱回路となし得るようになる。
【００１３】さらに、この発明に係るＬＳＩチップを用
いその比較的大面積の放熱用パッドを利用すれば、半田
バンプを介してヒートシンクと熱的接続を行ったり、低
熱抵抗性のワイヤ（例えば比較的太いワイヤ）を用いた
ワイヤボンディング方式による熱的接続を行うことによ
り、放熱機能の高いＬＳＩパッケージング構造が得られ
る。
いその比較的大面積の放熱用パッドを利用すれば、半田
バンプを介してヒートシンクと熱的接続を行ったり、低
熱抵抗性のワイヤ（例えば比較的太いワイヤ）を用いた
ワイヤボンディング方式による熱的接続を行うことによ
り、放熱機能の高いＬＳＩパッケージング構造が得られ
る。
【００１４】
［実施例１］ 図１はこの発明によるＬＳＩチップの一
実施例を示す模式断面図である。図１において、ＬＳＩ
チップ１ａの能動素子面の周辺部には従来品と同様な電
気的接続用パッド７が配設されているが、この電気的接
続用パッド７の内側面には、能動素子とは素子機能的に
は関係のない例えば金属膜等からなる放熱用パッド２が
少くとも１個（実際には複数個）設けられている。実装
後のＬＳＩチップ１ａの動作によって発生するジュール
熱は、前述のようにワイヤボンディングのワイヤを介す
る電気的接続用パッド７によっても放出されるが、主と
してこの放熱用パッド２を介して流出させることが可能
となる。
実施例を示す模式断面図である。図１において、ＬＳＩ
チップ１ａの能動素子面の周辺部には従来品と同様な電
気的接続用パッド７が配設されているが、この電気的接
続用パッド７の内側面には、能動素子とは素子機能的に
は関係のない例えば金属膜等からなる放熱用パッド２が
少くとも１個（実際には複数個）設けられている。実装
後のＬＳＩチップ１ａの動作によって発生するジュール
熱は、前述のようにワイヤボンディングのワイヤを介す
る電気的接続用パッド７によっても放出されるが、主と
してこの放熱用パッド２を介して流出させることが可能
となる。
【００１５】［実施例２］ 図２はこの発明によるＬＳ
Ｉチップのパッケージング構造の第１の実施例を示す模
式断面図である。図２において、ＬＳＩチップ１ａの放
熱用パッド２に半田バンプ３を形成し、ＬＳＩチップ１
ａとヒートシンク４をフリップチップ実装方式（一般に
は、チップの能動素子面を基板に向けてチップを基板に
バンプ等で直接接続する方式であるが、図２の場合は、
ここでいう基板がヒートシンクに対応している）により
接続する。そして、ヒートシンク４付きＬＳＩチップ１
ａをベース基板５に接着した後、ベース基板側接続パッ
ド６と電気的接続用パット７をワイヤボンディング方式
によりワイヤ８で接続する。ＬＳＩ搭載部を樹脂コート
９により固定した後、放熱フィン１０を取付けてパッケ
ージングを終了する。なお、マルチチップモジュール等
の中間モジュールの場合はリード端子１１によりマザー
ボード１２に接続する。この実施例によれば、ＬＳＩチ
ップ１ａより発熱される熱は、ヒートシンク４を通り放
熱フィン１０から放熱されるため、基板内の配線は従来
どおり有効的に行え、かつコストを上げることなく、電
気的接続後の接続チェックも容易に実施できる。
Ｉチップのパッケージング構造の第１の実施例を示す模
式断面図である。図２において、ＬＳＩチップ１ａの放
熱用パッド２に半田バンプ３を形成し、ＬＳＩチップ１
ａとヒートシンク４をフリップチップ実装方式（一般に
は、チップの能動素子面を基板に向けてチップを基板に
バンプ等で直接接続する方式であるが、図２の場合は、
ここでいう基板がヒートシンクに対応している）により
接続する。そして、ヒートシンク４付きＬＳＩチップ１
ａをベース基板５に接着した後、ベース基板側接続パッ
ド６と電気的接続用パット７をワイヤボンディング方式
によりワイヤ８で接続する。ＬＳＩ搭載部を樹脂コート
９により固定した後、放熱フィン１０を取付けてパッケ
ージングを終了する。なお、マルチチップモジュール等
の中間モジュールの場合はリード端子１１によりマザー
ボード１２に接続する。この実施例によれば、ＬＳＩチ
ップ１ａより発熱される熱は、ヒートシンク４を通り放
熱フィン１０から放熱されるため、基板内の配線は従来
どおり有効的に行え、かつコストを上げることなく、電
気的接続後の接続チェックも容易に実施できる。
【００１６】［実施例３］ 図３はこの発明によるＬＳ
Ｉチップのパッケージング構造の第２の実施例を示す模
式断面図である。図３の場合は、ＬＳＩチップ１ａとヒ
ートシンク４をフリップチップ実装方式により接続する
構成は実施例２の構成と同様である。そして、この場合
特にヒートシンク４をセラミック等の配線可能でなおか
つ熱伝導性のよい絶縁材料（例えば窒化ボロン又は窒化
アルミニウム等がある）で形成し、さらにこのヒートシ
ンク４上にパターン１９の形成や部品２０の搭載を行っ
ている。このヒートシンク４を実装する際、ＬＳＩチッ
プ１ａの放熱用パッド２だけではなくパターン１９の内
の放熱用パターン（符号省略）とＬＳＩチップ１ａ上の
所定の電気的接続用パット７とも半田バンプ３により接
続する。最後に、ヒートシンク４上に放熱フィン１０を
接着し、これを介して全体をベース基板５に冠着・接続
してこの組立てを終了する。この実施例構成では、ヒー
トシンク４の配線用パターン１９に部品２０として高速
信号用の終端抵抗やデカップリングコンデンサ（減結合
コンデンサ）等を収容できるようになり、ＬＳＩチップ
の近傍周辺にこれらの終端抵抗やデカップリングコンデ
ンサ等を配置できるので、ＬＳＩパッケージの高周波特
性、すなわち高速特性といってもよい高速化に寄与する
特性を大幅に向上させる利点が付加されると共に、高密
度実装を達成できる大きな効果がある。
Ｉチップのパッケージング構造の第２の実施例を示す模
式断面図である。図３の場合は、ＬＳＩチップ１ａとヒ
ートシンク４をフリップチップ実装方式により接続する
構成は実施例２の構成と同様である。そして、この場合
特にヒートシンク４をセラミック等の配線可能でなおか
つ熱伝導性のよい絶縁材料（例えば窒化ボロン又は窒化
アルミニウム等がある）で形成し、さらにこのヒートシ
ンク４上にパターン１９の形成や部品２０の搭載を行っ
ている。このヒートシンク４を実装する際、ＬＳＩチッ
プ１ａの放熱用パッド２だけではなくパターン１９の内
の放熱用パターン（符号省略）とＬＳＩチップ１ａ上の
所定の電気的接続用パット７とも半田バンプ３により接
続する。最後に、ヒートシンク４上に放熱フィン１０を
接着し、これを介して全体をベース基板５に冠着・接続
してこの組立てを終了する。この実施例構成では、ヒー
トシンク４の配線用パターン１９に部品２０として高速
信号用の終端抵抗やデカップリングコンデンサ（減結合
コンデンサ）等を収容できるようになり、ＬＳＩチップ
の近傍周辺にこれらの終端抵抗やデカップリングコンデ
ンサ等を配置できるので、ＬＳＩパッケージの高周波特
性、すなわち高速特性といってもよい高速化に寄与する
特性を大幅に向上させる利点が付加されると共に、高密
度実装を達成できる大きな効果がある。
【００１７】［実施例４］ 図４はこの発明によるＬＳ
Ｉチップのパッケージング構造の第３の実施例を示す模
式断面図である。この実施例の基本構成はワイヤボンデ
ィング方式に類似するものであるが、図１の実施例チッ
プの使用により達成できる点を特徴としている。すなわ
ち、図４において、ＬＳＩ搭載周辺部に取付けた熱伝導
路としてのヒートシンク４と放熱用パッド２との間を放
熱用のワイヤ８ａで接続した上で、ケースと一体化した
放熱フィン１０をヒートシンク４に冠着したものであ
る。なお、ワイヤ８ａは通常のワイヤ８よりも若干太い
ものを使用して低熱抵抗のものとしたのがよいし、この
構成ではむしろ太いワイヤを使用できることが利点であ
るということができる。この実施例構成で熱伝導性向上
以外に付加される効果は、すべての接続をワイヤで行っ
ているから、中間検査がさらに容易になったことであ
る。
Ｉチップのパッケージング構造の第３の実施例を示す模
式断面図である。この実施例の基本構成はワイヤボンデ
ィング方式に類似するものであるが、図１の実施例チッ
プの使用により達成できる点を特徴としている。すなわ
ち、図４において、ＬＳＩ搭載周辺部に取付けた熱伝導
路としてのヒートシンク４と放熱用パッド２との間を放
熱用のワイヤ８ａで接続した上で、ケースと一体化した
放熱フィン１０をヒートシンク４に冠着したものであ
る。なお、ワイヤ８ａは通常のワイヤ８よりも若干太い
ものを使用して低熱抵抗のものとしたのがよいし、この
構成ではむしろ太いワイヤを使用できることが利点であ
るということができる。この実施例構成で熱伝導性向上
以外に付加される効果は、すべての接続をワイヤで行っ
ているから、中間検査がさらに容易になったことであ
る。
【００１８】
【発明の効果】以上のようにこの発明によれば、ＬＳＩ
チップを外部との電気的接続用パッドの他に放熱用パッ
ドを有するものとし、このＬＳＩチップを用いて、ベー
ス基板に接続により搭載し、このＬＳＩチップの放熱用
パッドとヒートシンクとを低熱抵抗部材を介して熱接続
し、このヒートシンクと放熱フィンとを熱接触する構成
としたから、ＬＳＩチップの実装がフェースアップ方式
であっても、搭載基板に従来キャビティや放熱用ビアを
設けて高放熱を達成していた場合のように、基板の配線
領域を確保するために基板サイズの拡大や基板層数の増
加をすることなく、低コストなＬＳＩチップの高放熱パ
ッケージングを達成することができる。また、ＬＳＩチ
ップの放熱用パッドとヒートシンクとを低熱抵抗ワイヤ
でワイヤボンディングする方式の場合は、中間検査にお
ける電気的接続の接続チェックを容易に行える利点が得
られる。さらに、内部に収容したヒートシンクに受動素
子を取付けることも可能であるから、この場合は、パッ
ケージング方式で例えば高周波特性を改良できるという
ような、この発明の本来目的すなわち高放熱効果以外の
素子特性上重要な効果が得られる。
チップを外部との電気的接続用パッドの他に放熱用パッ
ドを有するものとし、このＬＳＩチップを用いて、ベー
ス基板に接続により搭載し、このＬＳＩチップの放熱用
パッドとヒートシンクとを低熱抵抗部材を介して熱接続
し、このヒートシンクと放熱フィンとを熱接触する構成
としたから、ＬＳＩチップの実装がフェースアップ方式
であっても、搭載基板に従来キャビティや放熱用ビアを
設けて高放熱を達成していた場合のように、基板の配線
領域を確保するために基板サイズの拡大や基板層数の増
加をすることなく、低コストなＬＳＩチップの高放熱パ
ッケージングを達成することができる。また、ＬＳＩチ
ップの放熱用パッドとヒートシンクとを低熱抵抗ワイヤ
でワイヤボンディングする方式の場合は、中間検査にお
ける電気的接続の接続チェックを容易に行える利点が得
られる。さらに、内部に収容したヒートシンクに受動素
子を取付けることも可能であるから、この場合は、パッ
ケージング方式で例えば高周波特性を改良できるという
ような、この発明の本来目的すなわち高放熱効果以外の
素子特性上重要な効果が得られる。
【図１】この発明によるＬＳＩチップの一実施例を示す
模式断面図である。
模式断面図である。
【図２】この発明によるパッケージング構造の第１の実
施例を示す模式断面図である。
施例を示す模式断面図である。
【図３】この発明によるパッケージング構造の第２の実
施例を示す模式断面図である。
施例を示す模式断面図である。
【図４】この発明によるパッケージング構造の第３の実
施例を示す模式断面図である。
施例を示す模式断面図である。
【図５】従来の高放熱ＬＳＩパッケージング構造の構成
を示す断面模式図である。
を示す断面模式図である。
【図６】従来の高放熱ＬＳＩパッケージング構造の構成
を示す断面模式図である。
を示す断面模式図である。
【図７】従来の高放熱ＬＳＩパッケージング構造の構成
を示す断面模式図である。
を示す断面模式図である。
【図８】従来のフェースダウン実装方式のパッケージン
グ構造の模式構成図である。
グ構造の模式構成図である。
【図９】従来のフェースダウン実装方式のパッケージン
グ構造の模式構成図である。
グ構造の模式構成図である。
１，１ａ ＬＳＩチップ ２ 放熱用パッド ３ 半田バンプ ４ ヒートシンク ５ ベース基板 ６ ベース基板側接続パッド ７ 電気的接続パッド ８，８ａ ワイヤ ９ 樹脂コート １０ 放熱フィン １１ リード端子 １２ マザーボード １３ 放熱用ビア １４ 熱伝導材 １５ 緩衝材 １６ ＴＡＢ １７ キャップ １８ キャビティ １９ パターン ２０ 部品
Claims (5)
- 【請求項１】 外部との電気的接続用パッドの他に放熱
用パッドを有することを特徴とするＬＳＩチップ。 - 【請求項２】 ベース基板にボンディング用のワイヤ及
びバンプのいずれか又はその両方を介する接続により搭
載され、外部との電気的接続用パッドの他に放熱用パッ
ドを有するＬＳＩチップと、 このＬＳＩチップの前記放熱用パッドと低熱抵抗部材を
介して熱接続されるヒートシンクと、 このヒートシンクに熱接触する放熱フィンとを有するこ
とを特徴とするＬＳＩチップのパッケージング構造。 - 【請求項３】 前記低熱抵抗部材は半田バンプであり、
前記電気的接続用パッドと前記ベース基板との接続はワ
イヤボンディングにより行われ、 前記ヒートシンクは前記半田バンプにより前記ＬＳＩチ
ップと接続し、 前記ヒートシンクの上面を露出させた状態で前記ＬＳＩ
チップ及び前記ヒートシンクが樹脂コートされ、 前記ヒートシンク上に前記放熱フィンが配設されること
を特徴とする請求項２記載のＬＳＩチップのパッケージ
ング構造。 - 【請求項４】 前記低熱抵抗部材はワイヤであり、前記
電気的接続用パッドと前記ベース基板との接続はワイヤ
ボンディングにより行われ、 前記ワイヤにより前記ＬＳＩチップの前記放熱用パッド
と前記ＬＳＩチップの周辺に配設された前記ヒートシン
クとが接続し、 前記ヒートシンクと前記放熱フィンとが前記ＬＳＩチッ
プの周辺部で接続されることを特徴とする請求項２記載
のＬＳＩチップのパッケージング構造。 - 【請求項５】 前記低熱抵抗部材は半田バンプであり、
前記電気的接続用パッドと前記ベース基板との接続はワ
イヤボンディングにより行われ、 前記ヒートシンクを熱伝導性のよい絶縁基材で構成する
と共にこの絶縁基材に形成された放熱用パターンが前記
半田バンプにより前記ＬＳＩチップと接続し、 前記絶縁基材に予め設けられた所定の配線パターンに電
気部品が電気的接続により搭載され、 前記ヒートシンクと接続する前記放熱フィンが前記ＬＳ
Ｉチップの周辺部で前記ベース基板に冠着されることを
特徴とする請求項２記載のＬＳＩチップのパッケージン
グ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6099775A JPH07307421A (ja) | 1994-05-13 | 1994-05-13 | Ｌｓｉチップ及びそのパッケージング構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6099775A JPH07307421A (ja) | 1994-05-13 | 1994-05-13 | Ｌｓｉチップ及びそのパッケージング構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307421A true JPH07307421A (ja) | 1995-11-21 |
Family
ID=14256336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6099775A Pending JPH07307421A (ja) | 1994-05-13 | 1994-05-13 | Ｌｓｉチップ及びそのパッケージング構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07307421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680910B1 (ko) * | 2005-04-08 | 2007-02-08 | 매그나칩 반도체 유한회사 | 반도체 패키지 및 그 제작방법 |
-
1994
- 1994-05-13 JP JP6099775A patent/JPH07307421A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680910B1 (ko) * | 2005-04-08 | 2007-02-08 | 매그나칩 반도체 유한회사 | 반도체 패키지 및 그 제작방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| US6853070B2 (en) | Die-down ball grid array package with die-attached heat spreader and method for making the same | |
| US7259457B2 (en) | Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same | |
| US6188578B1 (en) | Integrated circuit package with multiple heat dissipation paths | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| JPH0548000A (ja) | 半導体装置 | |
| JPH10275883A (ja) | 集積回路装置の冷却構造 | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| JP3922809B2 (ja) | 半導体装置 | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JPH07307421A (ja) | Ｌｓｉチップ及びそのパッケージング構造 | |
| JPH08162575A (ja) | 半導体装置およびその製造方法 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JPH0897336A (ja) | 半導体装置 | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JPH06104309A (ja) | 半導体装置 | |
| JPH05275578A (ja) | 半導体装置 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 | |
| JP2626631B2 (ja) | 半導体装置 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPH0467658A (ja) | 半導体装置 | |
| JPH04259245A (ja) | 半導体集積回路装置 | |
| KR19990035568A (ko) | 패키지 |