JPH07311735A

JPH07311735A - データ転送装置

Info

Publication number: JPH07311735A
Application number: JP10361994A
Authority: JP
Inventors: Akira Tanaka; 彰田中; Kenichi Ishibashi; 賢一石橋; Takehisa Hayashi; 林　　剛久; Akira Yamagiwa; 明山際
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-05-18
Filing date: 1994-05-18
Publication date: 1995-11-28
Also published as: US5867541A

Abstract

(57)【要約】【目的】転送サイクルの短縮を制限する要因であるデ
ータスキューを調整し，バス型およびスター型データ転
送装置においてウェーブパイプライン転送を実現し高速
化することを目的とする。【構成】受信装置１０２ｂのラッチアレイ１３１で
は，シフトレジスタと同様な直列接続したラッチ３０１
がデータスキューをもつ受信データを一旦クロックΦ０
の異なる位相にまたがってラッチし数サイクル間保持す
る。セレクタ３０３はこれらラッチ３０１の出力をクロ
ックΦ０の同じ位相となるよう選択し，データ受信部１
３２へ入力する。クロックΦ１はラッチ３０１ａのメタ
ステーブル回避に用いる。調整動作時にセレクタ３０２
〜３０３の設定をセレクタマップ１３４へ保持し，この
値により通常動作時に送信装置１０１に対応して最適な
設定へ切り換える。複数の送信装置を有するバス型デー
タ転送装置のデータスキューを低減することが可能とな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータあるいは通
信機器等の信号入出力装置に係り，特に同期式パラレル
入出力装置間のデータ転送において，データの各ビット
間の伝搬遅延時間ばらつき（データスキュー）およびク
ロックスキューを調整し，高速データ転送を可能とする
データ転送装置に関するものである。

【０００２】

【従来の技術】コンピュータを構成するLSI間データ転
送，あるいはコンピュータ間の高速データ転送等の分野
では，送信側と受信側の入出力装置を同一の周波数を持
つクロックで制御する同期式データ転送が広く用いられ
ている。したがって，コンピュータあるいはコンピュー
タ・システムの高性能化には，同期式データ転送の高速
化が重要である。

【０００３】ケーブルやバス等の複数の導体を媒体とす
る同期式データ転送の転送速度を従来以上に高速化する
ためには，入出力装置間のデータ伝搬遅延時間よりも短
いサイクルでデータ転送を行うことが必要となる。この
ような転送方式をウェーブパイプライン方式と呼ぶ。し
かし，ウェーブパイプライン方式を用いたデータ転送装
置でも複数ビットのデータ幅を持つパラレル入出力装置
間の転送速度を十分に高速化することは難しい。データ
とクロックの伝搬遅延時間のばらつき（スキュー）が存
在するため，転送サイクルの短縮化が制限を受けるから
である。

【０００４】そこで，転送サイクルの短縮を計るため，
データスキューおよびクロックスキューの調整技術が必
要である。データスキューの調整技術は，特開平５−７
５５９４「パラレルビット同期方式」および１９９２年
電子情報通信学会通信学会春季大会Ｂ−４４５「ＡＴＭ
用１５６Ｍｂ／ｓシリアルインタフェースＣＭＯＳ−Ｌ
ＳＩ」をはじめ特開平１−３２０８４１，特開平１−２
９６７３４および特開平２−７７３６等に開示されてい
る。一方，クロックスキュー低減のために，一般に基準
クロック発生器１０３から各入出力装置までのクロック
分配経路１０５を，複雑な計算やシミュレーションによ
り正確に等長配線とする必要があるが，特開平６−１２
１４０「クロックスキュー調整方法およびクロック発生
器」はこのクロック分配経路の等長配線を不要とする技
術について述べている。

【０００５】

【発明が解決しようとする課題】上述のようなデータス
キューの調整技術は，次の２つに大別することができ
る。第一の方法は，受信装置で基準クロックに同期した
多相クロックを生成し，受信データを最適なタイミング
でラッチするクロックで受信データを同期する方法であ
る。第二の方法は，受信装置で受信データの各ビットに
対して可変遅延回路を設け，全ビットを同期できるよう
各ビットの遅延量を制御し，データスキューを低減する
方法である。

【０００６】第一の方法の欠点は，多相クロックの正確
な位相関係を実現することが難しいことである。例え
ば，４相クロックにより転送周波数１００ＭＨｚすなわ
ち転送サイクル１０ｎｓの高速受信データを同期する場
合，正確に２．５ｎｓずつ位相の異なるクロックが必要
となる。固定遅延素子では，素子の伝搬遅延時間ばらつ
きが無視できない程大きいためこの４相クロックを生成
することが困難であり，また，ＰＬＬ（Ｐｈａｓｅ−Ｌ
ｏｃｋｅｄＬｏｏｐ）では高周波信号の生成が必要と
なるため，アナログ制御部の動作が不安定となったり，
デジタル信号からのノイズの影響がシステム設計上のあ
い路となる可能性がある。

【０００７】第二の方法の欠点は，回路規模が大きいこ
とである。受信データの各ビットを細かに遅延制御する
ためには，可変遅延回路の遅延段数の増加とそれに伴う
制御回路の規模の増大が必須となるため，数バイトに及
ぶデータ幅をもつデータ転送装置に適用することは難し
い。

【０００８】第一および第二のいずれの方法にも共通す
る欠点は，バス型の転送装置への適用を考慮に入れてい
ないことである。開示されているいずれの技術とも，１
台の受信装置が特定の１台の送信装置との間でデータ転
送をする１対１転送のみを対象としているが，バス型の
転送装置では１台の受信装置が複数の送信装置との間で
データ転送を実行できる必要がある。

【０００９】また，１対１で数メートル以上の転送を行
なう装置はデータスキューが比較的大きく，従来の技術
ではデータスキューの大きさより短いサイクルでデータ
転送できないことも将来の高速化を阻む要因となる。

【００１０】従来のクロックスキュー調整技術には，次
のような欠点がある。

【００１１】古くから行われているように，基準クロッ
ク発生器と各入出力装置との間を接続するクロック分配
経路を等長配線で行うことでクロックスキューを低減す
る方法には，多大な手間と時間を要するにも係わらずお
のずから限界がある。実際に制作したクロック分配経路
の伝搬遅延時間は，製造ばらつきおよび外来電磁波等を
受けるため設計時に期待した通りにクロックスキューを
取り除くことはできないためである。

【００１２】上記の特開平６−１２１４０に開示された
技術は，各入出力装置に基準クロックに同期して動作す
る局部クロック発生器をもち，全入出力装置が同じ位相
のクロックで同期して動作するように局部クロック発生
器のクロック位相を調整する。

【００１３】しかし，この技術によりクロックスキュー
を大幅に低減することができたとしても，ウェーブパイ
プライン方式のデータ転送装置を高速化することは難し
い。どれほどクロックスキューが小さくとも，ウェーブ
パイプライン方式ではクロックのどの位相でデータが到
着するかが不明確だからである。そこで，ウェーブパイ
プライン方式を実現するには，送信装置がデータと同時
にクロックも送信するソース同期方式を採用することが
多いが，ソース同期方式の受信装置では一旦ソース（送
信装置）のクロックに同期して受信データをラッチした
あと，改めて受信装置のクロックに同期させる手段が必
要となり，この同期化回路の分だけデータの送信から受
信に必要な時間が長くなる等の不都合がある。

【００１４】

【課題を解決するための手段】この発明に係るデータ転
送装置は，以上のような課題を解決するために次の構成
を有する。

【００１５】バス型あるいはスター型の同期データ転送
装置において，送信装置１０１は，通常動作時において
第１のクロックに同期してデータ送信する手段と，スキ
ュー調整動作時において特定の調整用信号を出力する手
段を備え，受信装置１０２は位相ばらつき（スキュー）
を生じたデータを第１のクロックと所定の位相関係を有
する第２のクロックに同期して受信する同期受信手段
と，この同期受信手段を送信装置の各々に対応して制御
するための情報を保持する手段と，この制御情報に基づ
いて同期受信手段を制御する手段と，さらにこの制御手
段にどの送信装置からデータを受信するかを通知する手
段を備える。

【００１６】第２のクロックは，第１のクロックと同様
に基準クロック発生部１０３から入力してもよいし，送
信装置１０１が送信データと所定の位相差で送信し受信
装置が入力したものであってもよい。第１のクロックと
第２のクロックは互いに周波数が同一であればよい。

【００１７】受信装置１０２は，例えば次の構成をと
る。

【００１８】受信装置１０２は，第２のクロックΦ０お
よびΦ０と異相のクロックΦ１を出力する２相クロック
生成部１３３と，スキュー有する入力データをクロック
Φ０に同期しデータ受信部１３２に入力するラッチアレ
イ１３１と，ラッチアレイ１３１のラッチ可否を検出す
る検出部１３５，データ受信部１３２の入力の全ビット
がクロックΦ０の同じ位相に同期するか否かを判定する
判定部１３６と，この検出部１３５および位相判定部１
３６の結果を保持しラッチアレイ１３１内のセレクタ３
０２〜３０３を最適な設定に制御するセレクタマップ１
３４と，さらに送信を行なう送信装置１０１がどれであ
るかをセレクタマップ１３４に通知する制御部１１２を
備える。

【００１９】ここに述べた例では，受信装置１０２が第
２のクロックΦ０に関して任意の位相関係でデータが入
力するためラッチできない場合を回避する目的で，クロ
ックΦ１，セレクタ３０２および検出部１３５を備え
る。

【００２０】本発明によるデータ転送装置は，セレクタ
マップ１３４への入力および保持を行なうスキュー調整
動作と，保持内容に基づいてラッチアレイ１３１内セレ
クタ３０２〜３０３を制御し高速データ転送を行なう通
常動作という２つの動作状態を有する。

【００２１】ラッチ可否の検出手段であるデータエッジ
検出部１３５は，例えば一般的な位相比較回路等で実現
すればよい。またクロックΦ０とクロックΦ１の位相関
係は，各々のデータが必ずどちらかのクロックでラッチ
できるよう設定する。

【００２２】ところで，受信装置１０２は制御情報の保
持・再現手段であるセレクタマップを用いなくとも，例
えばＦＩＦＯ（Ｆｉｒｓｔ−ＩｎＦｉｒｓｔ−Ｏｕｔ
バッファ）８０３を用いて構成することも可能である。
これについては，実施例において詳しくのべる。

【００２３】本発明は，ＦＩＦＯを用いた構成例を別に
すると，いずれの構成を取る場合においても，スキュー
調整手段の制御情報を保持しておく手段を備え，この制
御情報に基づき受信装置１０２がデータの受信を開始す
るより前に，送信を行なう送信装置１０１に対応してス
キュー調整制御の設定を切り換えるよう構成する。

【００２４】

【作用】送信装置１０１と受信装置１０２は，基準クロ
ックと同相のクロックΦ０に同期してデータ転送を行な
う。

【００２５】本発明によるデータ転送装置は，２つの動
作状態，すなわちスキュー調整動作と通常動作を有す
る。スキュー調整動作時には，送信装置１０１ｂはあら
かじめ決めた調整信号を送信し，スキュー調整を行なう
ための最適設定を決め，セレクタマップ１３４に保持す
る。通常動作時には，受信装置１０２がデータの受信を
開始するより前に，どの送信装置１０１が送信を行なう
かをセレクタマップ１３４に通知し，セレクタマップ１
３４の保持する設定情報を基に受信装置１０２の各部の
制御を切り換える。これにより，バスなどの複数の送信
装置を有するデータ転送装置においても，常に最適なス
キュー調整を行なうことが可能となる。

【００２６】スキュー調整そのものの主要部は，ラッチ
アレイ１３１である。

【００２７】ラッチ３０１を直列に接続した構成例で
は，ラッチ３０１は，スキューをもつ受信データを一旦
クロックΦ０の異なる位相にまたがってラッチし，シフ
トレジスタと同様に数クロックサイクルの間このデータ
を保持する。もっとも遅いビットのデータが到着したタ
イミングで全ビットを同期するようにセレクタ３０３が
ラッチ３０１の出力を選択し，データ受信部１３２に入
力する。これにより，装置間の転送遅延時間を増大させ
ることなくスキューを調整し，高速同期データ転送を可
能とする。

【００２８】

【実施例】以下，本発明の実施例を説明する。

【００２９】図１は，本発明によるデータ転送装置の第
１の実施例である。図１において，１０１ａ〜１０１ｂ
は送信装置，１０２ａは受信装置，１０３は基準クロッ
ク発生部，１０４はｎビット幅バス，１０５はクロック
分配系，１１０は調整信号生成部，１１１はデータ送信
部，１１２ａ〜１１２ｂは制御部，１１３は送信データ
選択セレクタ，１１４は送信データ同期ラッチ，１１５
は出力バッファ，１２０ａ〜１２０ｃはスタブ，１３０
は入力バッファ，１３１はラッチアレイ，１３２はデー
タ受信部，１３３は２相クロック生成部，１３４はセレ
クタマップ，１３５はデータエッジ検出部，１３６は受
信位相判定部，２０１はクロックバッファ，２０２は反
転クロックバッファ，３０１ａ〜３０１ｃは受信データ
同期ラッチ，３０２はクロック選択セレクタ，３０３は
同期ラッチ３０１ａ〜３０１ｃ出力選択セレクタ，４０
１は遅延素子である。

【００３０】図１において，１台の受信装置１０２ａは
スタブ１２０ｂを介してバス１０４に接続し，同様に複
数台の送信装置１０１ａ〜１０１ｂはスタブ１２０ａを
介してバス１０４に接続する。受信装置１０２ａは，送
信装置１０１ａ〜１０１ｂのうちの任意の１台が送信し
たデータする。送信を実行する送信装置１０１ａ〜１０
１ｂは通常動作中に動的に切り替わる。基準クロック発
生部１０３は，クロック分配系１０５を介して送信装置
１０１ａ〜１０１ｂと受信装置１０２ａへクロックを供
給する。制御部１１２ａおよび制御部１１２ｂは，図１
に示すように送信装置１０１ａ〜１０１ｂおよび受信装
置１０２ａに各々別個に設けてもよいし，外部に制御装
置として１箇所に設け，各送受信装置１０１ａ〜１０１
ｂおよび１１２ａを制御してもよい。

【００３１】本発明によるデータ転送装置は，受信装置
１０２ａがデータの受信を開始するより前に，送信元の
送信装置１０１ｂに対応するスキュー調整の設定へと切
り替わる。これにより，任意の送信装置１０１ｂとの間
で高速なデータ転送を行なうことを可能としたことを特
徴とする。

【００３２】ここで，バス１０４のデータ幅をｎビッ
ト，送信装置１０１ａ〜１０１ｂの台数をｍ台とし，括
弧つきの添え字（ｉ）は第ｉ（０≦ｉ≦ｎ−１）ビット
の伝送経路に係る構成要素を表し，同様に括弧つきの添
え字（ｊ）は第ｊ（０≦ｊ≦ｍ−１）の装置であること
を表す。第ｉビットの受信データ同期ラッチ３０１ａ〜
３０１ｃの段数をｋとし，添え字ｈはスタブ１２０ｂ側
を起点として第ｈ（０≦ｈ≦ｋ−１）段目のラッチであ
ることを表す。例えば，第０の送信装置１０１ａを送信
装置（０），任意の送信装置１０１ｂを送信装置
（ｊ），第ｉビットの受信データ同期ラッチの初段３０
１ａをＬ０（ｉ）および任意段目をＬｈ（ｉ）と記述す
る。

【００３３】ラッチアレイ１３１の段数ｋは受信しよう
とするデータのスキューによりきまる。スキューが転送
サイクルに比べて大きいほど，段数ｋは大きくなければ
ならない。段数ｋの最小値は２である。図１はｋ＝３を
例示する。

【００３４】以下では，図１においてバスの使用権を獲
得し送信を実行する任意の送信装置を送信装置（ｊ）１
０１ｂとし，本データ転送の動作を説明する。

【００３５】図１のデータ転送装置は，２つの動作形
態，すなわち通常動作およびスキュー調整動作を有す
る。本データ転送装置の電源投入後，初めてデータ転送
を開始するまでに少なくとも１回はスキュー調整動作を
行なう。制御部１１２ａは送信データ選択セレクタＳｏ
ｕｔ（ｉ）１１３を制御することにより，スキュー調整
動作時に調整信号生成部を選択し，通常動作時にデータ
送信部を選択する。また制御部１１２ａはいずれの動作
時においても，バス権を獲得した送信装置（ｊ）１０１
ｂの出力バッファ１１５を送信可能状態とする。送信装
置（０）１０１ａ等のバス権を持たない送信装置の出力
バッファ１１５は，通常出力ハイインピーダンスに保た
れている。

【００３６】図３は，図１のデータ転送装置の通常動作
を説明するタイミング図であり，図４はスキュー調整動
作を説明するタイミング図である。図３および図４にお
いて，ｔｓはセットアップ時間，ｔｈはホールド時間で
ある。

【００３７】図３は通常動作時において，すでにバス権
を獲得した送信装置（ｊ）１０１ｂが送信したデータ
を，受信装置１０２ａがデータスキューおよびクロック
スキューを調整して受信する動作を示している。送信装
置（ｊ）１０１ｂでは，データ送信部１１１が出力した
ｎビット幅の送信データを送信データ同期ラッチＬｏｕ
ｔ（ｉ）１１４で基準クロックに同期し，出力バッファ
１１５がこの同期した送信データをスタブ１２０ａを介
してバス１０４に出力する。データはバス１０４を通り
スタブ１２０ｂを介して入力バッファ１３０により受信
装置１０２ａに入力する。しかし，データの転送サイク
ルが短いときには，このまますぐに受信データをラッチ
し同期化することが難しい。データは，出力バッファ１
１５，スタブ１２０ａ，バス１０４，スタブ１２０ｂお
よび入力バッファ１３０を通過したことによりビット間
でデータスキューをもつこととや，クロック分配系１０
５がクロックスキューをもつこと等の理由からである。

【００３８】そこで，ラッチアレイ１３１によりスキュ
ーを調整し，受信装置１０２ａのクロックに同期した受
信データをデータ受信部１３２へ入力する。２相クロッ
ク生成部１３３は，クロック分配系１０５から入力した
基準クロックから，クロックバッファ２０１と反転クロ
ックバッファ２０２によりそれぞれクロックΦ０とΦ１
を出力する。クロックΦ０は受信装置１０２ａの動作ク
ロックであり，受信データは最終的にこのクロックΦ０
に同期する。クロックΦ１はラッチＬ０（ｉ）３０１ａ
がメタステーブルになることを回避するために使用する
局部クロックである。遅延素子４０１は，データエッジ
検出部１３５の性能向上のために設けたものであるか
ら，後にデータエッジ検出部１３５と合わせて説明す
る。セレクタマップ１３４は，例えばレジスタファイル
により構成し，スキュー調整動作時にクロック選択セレ
クタＳ０（ｉ）３０２および出力選択セレクタＳ１
（ｉ）３０３の制御情報を入力したあと保持し，通常動
作時にはバス権を獲得した送信装置（ｊ）１０１ｂが変
わる度に，この制御情報に基づいてクロック選択セレク
タＳ０（ｉ）３０２および出力選択セレクタＳ１（ｉ）
３０３を最適に切り換える。

【００３９】図１および図３を用いて，通常動作時にお
けるスキュー調整動作を説明する。

【００４０】図３は，ラッチＬ０（ｉ）３０１ａの入力
部において，第０ビットのデータが最初に到着し，第ｎ
−１ビットのデータが最後に到着し，第１ビットのデー
タが両者の間にあってクロックΦ０に関するラッチＬ０
（１）のセットアップ時間ｔｓとホールド時間ｔｈを保
証できないタイミングで到着する場合を例示している。
この場合クロック選択セレクタＳ０（ｉ）３０２に関し
て，Ｓ０（０）およびＳ０（ｎ−１）はクロックΦ０を
選択し，Ｓ０（１）はクロックΦ１を選択している。し
たがって，初段のラッチＬ０（ｉ）３０１ａの出力は図
３に示すように，Ｌ０（０）とＬ０（ｎ−１）の出力は
クロックΦ０に関して１サイクルずれており，またＬ０
（１）の出力はこのクロックΦ０の１サイクルの間の位
相に位置するクロックΦ１のタイミングとなる。

【００４１】第２段以降のラッチＬｈ（ｉ）（１≦ｈ≦
ｋ−１）は，全てクロックΦ０に同期して動作し，シフ
トレジスタと同様に，ラッチＬｈ（ｉ）は前段のラッチ
Ｌｈ−１（ｉ）の１サイクル前の出力を入力し出力す
る。したがって，中段のラッチＬ１（ｉ）３０１ｂの出
力は図３に示すように，Ｌ１（０）とＬ１（１）の出力
は同じクロック位相となり，Ｌ１（ｎ−１）の出力がこ
れらより１サイクル遅れる。後段のラッチＬ２（ｉ）３
０１ｃ以降の出力は図３に示すように，このビット間位
相関係を保ったまま順次次段のラッチへデータを転送し
ていく。

【００４２】出力選択セレクタＳ１（ｉ）３０３に関し
て，Ｓ１（０）およびＳ１（１）はそれぞれラッチＬ１
（０）出力とＬ１（１）出力を選択し，Ｓ１（ｎ−１）
はＬ０（ｎ−１）出力を選択している。したがって，出
力選択セレクタＳ１（ｉ）３０３の出力は，図３に示す
ように全ビットとも同じ位相のクロックΦ０に同期す
る。この同期出力をデータ受信部１３２へ入力し，受信
を完了する。

【００４３】以上のように，ラッチアレイ１３１は受信
装置１０２ａに到着したデータのうち最も遅い位相のビ
ットをラッチするタイミングに，全ビットを同期する。
すなわち，データ送信部１１１からデータ受信部１３２
までのデータ転送にかかるクロックサイクル数を増すこ
となく，クロックスキューとデータスキューの調整を行
ない，データ転送サイクルの短縮による高速化を達成す
ることができる。

【００４４】図１のデータ転送装置は，送信装置（ｊ）
１０１ｂが送信を開始する前に，受信装置１０２ａに対
して送信装置（ｊ）１０１ｂの送信開始を通知する手段
を有することを，一つの特長とする。そこで，通常動作
時における，送信装置（ｊ）１０１ｂのバス権獲得に伴
う動作について説明する。

【００４５】表１は，セレクタマップに保持するセレク
タ制御情報の例を表している。送信装置（ｊ）１０１ｂ
に対応して，クロック選択セレクタＳ０（ｉ）３０２の
選択すべきクロックおよび出力選択セレクタＳ１（ｉ）
３０３の選択すべきラッチ出力を各ビットごとに保持し
ている。例えば，表１は図３に示す例の場合について抜
き出したものであり，クロック選択セレクタＳ０（ｉ）
３０２に関して，Ｓ０（０）およびＳ０（ｎ−１）はク
ロックΦ０，Ｓ０（１）はクロックΦ１を選択し，出力
選択セレクタＳ１（ｉ）３０３に関して，Ｓ１（０）は
ラッチＬ１（０）３０１ｂの出力，Ｓ１（１）はラッチ
Ｌ１（１）３０１ｂの出力，Ｓ１（ｎ−１）はラッチＬ
０（ｎ−１）３０１ａの出力を選択することを，このよ
うにあらかじめセレクタマップ１３４に保持している。

【００４６】

【表１】

【００４７】受信装置１０２ａへデータを送信する必要
の生じた送信装置（ｊ）１０１ｂは，他の送信装置
（０）１０１ａ等との間でアービトレーションを行な
い，バス１０４の使用権を獲得する。制御部１１２ａは
出力バッファ１１５を送信可能状態とし，データの送信
を開始する。アービトレーション結果の決定と同時に受
信装置１０２ａでは，制御部１１２ｂが送信装置（ｊ）
１０１ｂがバス権を獲得したことをセレクタマップ１３
４に通知し，セレクタマップ１３４は表１に示すような
制御情報に基づいてクロック選択セレクタＳ０（ｉ）３
０２および出力選択セレクタＳ１（ｉ）３０３を切り換
え，データの受信を開始する。

【００４８】図１，図４および図５を用いて，スキュー
調整動作を説明する。

【００４９】図４は，図３に例示したデータ位相関係の
場合におけるスキュー調整動作を説明するタイミング図
である。図５は，送信装置数がｍ，データ幅がｎビッ
ト，受信データ同期ラッチ３０１ａ〜３０３ｃの段数を
ｋ（図１ではｋ＝３）とした場合のスキュー調整動作を
説明する流れ図である。

【００５０】はじめに図５に示すように送信装置（ｊ）
１０１ｂの選択５０１を行ない，この送信装置（ｊ）１
０１ｂと受信装置１０２ａの間のデータ転送におけるス
キュー調整を開始する。スキュー調整時には，送信デー
タ選択セレクタ１１３は調整信号生成部の出力を選択す
る。調整信号は，例えば図４に示すような全ビットが同
時に立ち上がるステップ信号でよい。制御部１１２ｂか
らスキュー調整開始の通知を受けると，セッレクタマッ
プ１３４は全ビットに対して初期状態５０２を設定す
る。初期状態では，クロック選択セレクタＳ０（ｉ）３
０２がクロックΦ０を選択し，出力選択セレクタＳ１
（ｉ）３０３がラッチＬ０（ｉ）３０１ａの出力を選択
する。初期状態における動作波形を図４（ａ）に示す。
図３で示したように，ラッチＬ０（ｉ）３０１ａの入力
部において，第０ビットが最初に到着し，第ｎ−１ビッ
トが最後に到着し，第１ビットが両者の中間にあってク
ロックΦ０に間してラッチＬ０（１）３０１ａのセット
アップ時間ｔｓとホールド時間ｔｈを保証できない位相
で到着する。したがって，ラッチＬ０（ｉ）３０１ａの
出力では，第０ビットと第ｎ−１ビットのデータがクロ
ックΦ０の互いに１サイクルずれた位相となり，第１ビ
ットのデータは不安定な状態（メタステーブル）５０４
となって同期できない。

【００５１】次に図５に示すように，クロック選択セレ
クタＳ０（ｉ）３０２の選択５０３を開始する。データ
エッジ検出部１３５が，ラッチＬ０（ｉ）３０１ａの出
力がメタステーブルにあるビットを検出５０４し，その
ビットのクロック選択セレクタＳ０（ｉ）３０２をクロ
ックΦ１の選択，出力選択セレクタＳ１（ｉ）３０３を
ラッチＬ１（ｉ）３０１ｂの出力を選択５０５とする。
図４では，第１ビットがこの場合にあてはまる。ここ
で，クロックΦ０に関してメタステーブルとなる位相の
データ（第１ビット）は，クロックΦ１に関してはセッ
トアップ時間ｔｓおよびホールド時間ｔｈを保証するの
で，クロックΦ１で確実にラッチすることができる。

【００５２】続いて図５に示すように，出力選択セレク
タＳ１（ｉ）３０３の選択５０６を開始する。まず，受
信位相判定部１３６が全ビットが同期可能であるか否か
の判定５０７をする。調整信号が，図４のような全ビッ
ト同時ステップ信号の場合には，受信位相判定部１３６
は単純に全ビットデータの論理和回路でよい。データの
位相がずれているため同期不可能なビットがある場合に
は，手順５０８に示すように同期可能なビットについ
て，出力選択セレクタＳ１（ｉ）３０３が次段のラッチ
Ｌ１（ｉ）３０１ｂの出力を選択した後，１クロックサ
イクル進んで再び全ビットが同期可能であるか否かの判
定５０７をする。全ビットが同期可能となれば，出力選
択セレクタＳ１（ｉ）３０３の選択５０６を終了する。
この時点で図４（ｂ）に示すように，出力選択セレクタ
Ｓ１（ｉ）３０３の出力は全ビットについてクロックΦ
０の同じ位相に同期している。

【００５３】以上の手順で得たセレクタ制御情報を，表
１に示すような形式でセレクタマップに出力５０９し，
セレクタマップ１３４はスキュー調整動作終了後もこの
情報を保持する。全ての送信装置（ｊ）１０１ｂについ
てスキュー調整動作を実行したならば，手順５０１を抜
け，スキュー調整動作を終了する。

【００５４】図６は，初段の受信データ同期ラッチＬ０
（ｉ）３０１ａがメタステーブルとなるか否かを判定す
るデータエッジ検出部１３５の構成例である。

【００５５】図１および図６を用いて，データエッジ検
出部１３５の動作を説明する。図６において，４１０お
よび４１１は排他的論理和回路，４１２は論理和回路，
４１３はラッチ，４２０はクロック選択セレクタＳ０
（ｉ）３０２の制御信号をセレクタマップへ入力する信
号線，ＲＳＴはラッチ４１３のリセット端子である。

【００５６】図１に示すように，データエッジ検出部１
３５への入力は，遅延素子４０１の入力および出力，ラ
ッチＬ０（ｉ）３０１ａの出力およびクロック選択セレ
クタＳ０（ｉ）３０２の出力である。遅延素子４０１を
受信データの経路に設けることにより，データエッジ検
出部１３５は実際にＬ０（ｉ）３０１ａがラッチした出
力と，遅延素子４０１の伝搬遅延時間だけ早い位相デー
タのラッチ出力および遅延素子４０２の伝搬遅延時間だ
け遅い位相データのラッチ出力を比較することが可能と
なる。図６において，ラッチＬ０（ｉ）３０１ａの出力
がメタステーブルにあるとき，排他的論理和回路４１０
および４１１のうち少なくとも一方の出力は論理レベル
“１”を出力する。

【００５７】論理和回路４１２およびラッチ４１３は検
出感度を向上するために設けたものである。排他的論理
和回路４１０および４１１が“１”を出力する期間がわ
ずか１クロックサイクルであっても，論理和回路４１２
およびラッチ４１３はＲＳＴにリセット信号が入力する
までこの出力“１”を保持する。この出力をクロック選
択セレクタＳ０（ｉ）３０２の制御信号として，信号線
４２０を介してセレクタマップ１３４へ入力する。セレ
クタマップ１３４がこの信号を確実に入力し，クロック
選択セレクタＳ０（ｉ）３０２を切り換えた後，ＲＳＴ
にリセット信号を入力する。

【００５８】図８は，図１と対比すべき従来例であり，
最も一般的なバス型のデータ転送装置の信号入出力装置
を簡略化して表している。図８において，１０２ｂは受
信装置，６０１ａおよび６０１ｂは送信装置，６１０は
制御部，６１１は受信データ同期ラッチである。

【００５９】制御部６１０は，送信装置（ｊ）６０１ｂ
がバス権を獲得すると出力バッファ1１５を出力可能状
態とする。その他の送信装置（０）６０１ａ等の出力バ
ッファ1１５は，通常出力ハイインピーダンスである。
送信装置（ｊ）６０１ｂおよび受信装置１０２ｂは，基
準クロック発生部１０３から供給されるクロックΦ０に
同期して動作する。すなわち，データ送信部１１１の送
信データとデータ受信部１３２の受信データはともにク
ロックΦ０に同期する。

【００６０】図９は，図８に示す従来例のデータ転送サ
イクルを説明する図である。図９において，ｔｓｋｗ＿
ｐｒｏｐはデータスキュー，ｔｓｋｗ＿ｃｋはクロック
スキュー，ｔｐｒｏｐ＿ｍａｘはデータ伝搬遅延時間の
最大値，ｔｓはセットアップ時間，ｔｈはホールド時
間，Ｔはデータ転送サイクルを示す。ここで，データ伝
搬遅延時間の最大値ｔｐｒｏｐ＿ｍａｘは，バス１０４
に接続した送信装置（ｊ）６０１ｂと受信装置１０２ｂ
との間のデータ転送の全ての組み合わせの全ビットに関
する，最大の伝搬遅延時間を意味する。したがって，デ
ータスキューｔｓｋｗ＿ｐｒｏｐは必ずデータ伝搬遅延
時間の最大値ｔｐｒｏｐ＿ｍａｘよりも小さい。

【００６１】図９より，従来の構成における転送サイク
ルＴは数１となる。

【００６２】

【数１】

【００６３】すなわち従来構成のバス型データ転送装置
では，信号入出力装置間の伝搬遅延時間ｔｐｒｏｐ＿ｍ
ａｘよりも短いサイクルでデータ転送をできないという
欠点がある。

【００６４】図１０は，図１に示すデータ転送装置のデ
ータ転送サイクルを説明する図である。図１０におい
て，ｔｐｒｏｐ＿ｌｃｈはラッチの伝搬遅延時間であ
る。

【００６５】図１のデータ転送装置は，図８の従来のデ
ータ転送装置と異なり，データスキューｔｓｋｗ＿ｐｒ
ｏｐ，クロックスキューｔｓｋｗ＿ｃｋあるいは装置間
のデータ伝搬遅延時間の最大値ｔｐｒｏｐ＿ｍａｘによ
り，データ転送サイクルの短縮化が制限を受けないとい
う利点がある。図１０に示すように，転送サイクルを制
限するものはラッチの伝搬遅延時間ｔｐｒｏｐ＿ｌｃ
ｈ，セットアップ時間ｔｓおよびホールド時間ｔｈであ
り，初段の受信データ同期ラッチＬ０（ｉ）３０１ａが
クロックΦ１で動作したときに，クロックΦ０で動作す
る次段のラッチＬ１（ｉ）３０１ｂがメタステーブルに
ならない転送サイクルまで高速化できる。ただし，一般
にホールド時間ｔｈは伝搬遅延時間ｔｐｒｏｐ＿ｌｃｈ
より小さいことを考慮すると，図１の実施例１ではホー
ルド時間ｔｈは転送サイクルＴに関与しない。

【００６６】図１０より，図１のデータ転送装置におけ
る転送サイクルＴは数２となる。

【００６７】

【数２】

【００６８】すなわち図１のデータ転送装置は，従来構
成のバス型データ転送装置に比べ，大幅な高速化が可能
である。

【００６９】図７は，２相クロック生成部１３３の別例
である。２２０は遅延素子である。遅延素子２２０の伝
搬遅延時間をｔｄｌｙと表す。遅延時間ｔｄｌｙは，数
３の不等式を満たす。

【００７０】

【数３】

【００７１】したがって，図７の２相クロック生成部１
３３を図１のデータ転送装置に用いた場合にはホールド
時間ｔｈも関与し，転送サイクルＴは数４となる。

【００７２】

【数４】

【００７３】すなわちｔｄｌｙ＝ｔｓ＋ｔｈとした場合
に，数２と比較してｔｐｒｏｐ＿ｌｃｈ−ｔｈだけ転送
サイクルを短縮できる。

【００７４】ここまで，図１のデータ転送装置に関し
て，送信装置１０１ｂと受信装置１０２ａはバス１０４
により接続するものとして説明したが，バス１０４の代
わりにｍ対１のスイッチ１５４で接続することもでき
る。

【００７５】図２は、本発明によるデータ転送装置の第
２の実施例である。図２において，１００ａ〜１００ｂ
は入出力装置（ｊ）〜入出力装置（ｋ），１０１は１０
１ａ〜１０１ｂと同じ構成の送信装置，１０２は１０２
ａと同じ構成の受信装置，１２０はスタブである。入出
力装置１００ａ〜１００ｂはｍ台存在し，各々スタブ１
２０を介してバス１０４に接続している。任意の入出力
装置（ｊ）１００ａは，任意の入出力装置（ｐ）１００
ｂとの間でデータ転送を行なう。

【００７６】図１１は，図２に示すデータ転送装置の動
作手順を説明する図である。図１のデータ送信装置と同
様に図２のデータ転送装置は，データ転送前にデータの
送信元がどの入出力装置となるかをデータの要求元に通
達する。

【００７７】この方法として，例えば以下の手順に従え
ばよい。図２において，入出力装置（ｊ）１００ａが更
新データの転送を要求し，入出力装置（ｐ）１００ｂが
応答して入出力装置（ｊ）１００ａに更新データを転送
する動作を例に，図１１を用いて説明する。図１１にお
いて，入出力装置（ｊ）１００ａと入出力装置（ｐ）１
００ｂの間のデータ転送が最も伝搬遅延時間またはスキ
ューが大きく，データ送信部送信部１１１からデータ受
信部１３２まで２クロックサイクルを要するものとす
る。

【００７８】入出力装置（ｊ）１００ａが内部の送信装
置１０１を介してバスの使用権を求めてアービトレーシ
ョン（状態１）を行なう。アービトレーションデータ
は，各入出力装置の要求が命令の転送あるいはデータの
転送等の目的のため出されていることを判別する情報等
を含んでおり，バス権獲得の優先度がわかる。つづい
て，命令転送を要求する入出力装置（ｊ）１００ａがバ
スの使用権を獲得する決定（状態２）がなされる。状態
２では，受信装置１０２のセレクタをセレクタマップ１
３４の情報に基づいて切り換え入出力装置（ｊ）１００
ａの送信装置１００からのデータ転送の開始に備える。
状態３および状態４で，入出力装置（ｊ）１００ａが命
令を送信し，各入出力装置１００は命令を受信する。各
入出力装置１００は命令をデコード（状態５および状態
６）し，キャッシュの参照等の処理を行った結果，入出
力装置（ｐ）１００ｂが要求に答えて入出力装置（ｊ）
１００ａに対し更新データを転送することを決める。

【００７９】次に，入出力装置（ｐ）１００ｂが内部の
送信装置１０１を介してバスの使用権を求めてアービト
レーション（状態７）を行なう。更新データの転送を要
求する入出力装置（ｐ）１００ｂが最も優先度が高いの
で，バスの使用権を獲得する決定（状態６）がなされ
る。この間，状態５から状態８まで４クロックサイクル
の間だけ入出力装置（ｊ）１００ａはデータを待ってい
るように，予め決めておく。バス権の優先度の高さか
ら，状態９でほぼ確実に更新データが転送されてくるこ
とがわかっているので，それまでに入出力装置（ｊ）１
００ａは，アドレスの設定を行なうことができる。バス
権の決定（状態８）により受信装置１０２のセレクタ切
り換えを行なう。状態９以降では，更新データが転送さ
れ，要求元である入出力装置（ｊ）１００ａが受信し，
転送処理を終了する。

【００８０】このように，図２に示すデータ転送装置は
従来のバス型データ転送装置と同様な動作手順を用いな
がら，実施例１で説明したように従来より高速なデータ
転送を可能とする。

【００８１】図１２は，本発明によるデータ転送装置の
第３の実施例におけるラッチアレイ１３１である。他の
部分は図１と同じである。図１２において，７０１はメ
タステーブル回避ラッチ，７０２ａ〜７０２ｂは受信デ
ータ同期ラッチ，７０３は入力選択セレクタ，７０４は
出力選択セレクタ，７１０はクロック分周器，７１１は
排他的論理和回路，ＥＯ（ｉ）は７１１の制御信号であ
る。

【００８２】クロックΦ０を分周器７１０でサイクルを
２倍にし，ラッチＬ４（ｉ）７０２ａをクロックバッフ
ァ２０１を通してクロックΦ０／２で動作させ，ラッチ
Ｌ５（ｉ）７０２ｂを反転クロックバッファを通してク
ロックΦ０／２の逆相で動作させる。スキューを有する
受信データ（ｉ）を，クロックΦ０の１サイクルおきに
Ｌ４（ｉ）７０２ａとＬ５（ｉ）７０２ｂで交互にラッ
チする。出力選択セレクタＳ３（ｉ）は，クロックΦ０
に同期してこれらのラッチ出力を交互に選択する。この
とき排他的論理和回路７１１は，セレクタマップ１３４
により出力選択セレクタＳ３（ｉ）に初期状態を与え
る。これにより，全ビットのデータ（ｉ）をクロックΦ
０の同じ位相で同期する。

【００８３】ラッチＬ４（ｉ）７０２ａおよびＬ５
（ｉ）７０２ｂが，メタステーブルになるビットに対し
ては，入力セレクタＳ２（ｉ）７０１がクロックΦ１に
同期して動作するラッチＬ３（ｉ）７０１の出力を選択
し，メタステーブルを回避する。

【００８４】セレクタマップ１３４の保持する情報は，
図１の実施例１と同様に表１の形式で，各送信装置
（ｊ）１０１ｂに対応する入力選択セレクタＳ２（ｉ）
７０３および排他的論理和回路７１１の制御情報ＥＯ
（ｉ）である。

【００８５】図１３は，図１２のデータ転送装置の通常
動作時を説明するタイミング図である。受信データの位
相は図３と同じである。入力セレクタＳ２（1）７０１
はラッチＬ３（１）７０１の出力を選択７３０し，排他
的論理和回路７１１に関して，ＥＯ（０）は“１”，Ｅ
Ｏ（１）およびＥＯ（ｎ−１）は“０”を入力７３１す
る。

【００８６】図１２のデータ転送装置は，図１に比べて
動作の遅いラッチＬ４（ｉ）７０２ａおよびＬ５（ｉ）
７０２ｂにより構成できる利点がある。転送サイクルＴ
は，図１と同じく数２を達成する。

【００８７】図１２の実施例３を，図２のデータ転送装
置に適用することも可能である。また，バス１０４の代
わりにスイッチ１５４で装置間を接続してもよい。

【００８８】図１４は，本発明によるデータ転送装置の
第４の実施例である。本実施例は，データスキューｔｓ
ｋｗ＿ｐｒｏｐが転送サイクルＴに比べて比較的小さい
場合に実現可能であり，回路規模が小さいという利点を
もつ。図１４において，１０２ｃは受信装置，７５０は
可変遅延回路である。

【００８９】図１４において，セレクタマップ１３４の
保持する制御情報は，送信装置（ｊ）１０１ｂに対応す
る可変遅延回路７５０の遅延量である。セレクタマップ
１３４の制御情報に基づき，可変遅延回路７５０は全ビ
ットのデータを同期できる位相のクロックΦ２を生成す
る。

【００９０】図１６は，図１４のデータ転送装置の転送
サイクルを説明するタイミング図である。

【００９１】図１６より，図１４のデータ転送装置の転
送サイクルＴは数５となる。送信データ同期ラッチＬｏ
ｕｔ（ｉ）１１４および受信データ同期ラッチ６１１の
伝搬遅延時間ｔｐｒｏｐ＿ｌｃｈは，転送サイクルＴに
関与しない。

【００９２】

【数５】

【００９３】図１４の実施例を，図２のデータ転送装置
に適用することも可能である。また，バス１０４の代わ
りにスイッチ１５４で装置間を接続してもよい。

【００９４】図１５は，本発明によるデータ転送装置の
第５の実施例における受信装置１０２ｄである。図１５
において，１０２ｄは受信装置，８０１はデータ抽出
部，８０２はクロック抽出部，８０３はＦＩＦＯ（Ｆｉ
ｒｓｔ−ＩｎＦｉｒｓｔ−Ｏｕｔバッファ），８０４
は制御部，８０５は論理和回路である。送信装置は，図
８に示した従来の送信装置６０１ａ〜６０１ｂでよい。
ただし，データ送信部１１１はクロックΦ０を含んだデ
ータを送信するものとする。

【００９５】図１５のデータ転送装置では，受信したデ
ータ（ｉ）をデータ抽出部８０１とクロック抽出部８０
２によってデータとクロックに分離する。ここで抽出し
たクロックにＦＩＦＯ８０３の入力側が同期しながら，
データ（ｉ）を入力する。初期状態では制御部８０４
は，論理和回路８０５に対して“０”を出力している。
制御部８０４は，ＦＩＦＯ８０３が全データ幅のデータ
を入力したとき論理和回路８０５に対して“１”を出力
する。論理回路８０５が“１”を入力すると，クロック
分配系１０５からクロックΦ０がラッチＬｉｎ（ｉ）６
１１へ入力し，受信データ同期ラッチＬｉｎ（ｉ）６１
１が同期化を開始する。

【００９６】図１５に示す実施例５は，セレクタマップ
１３４が不要であるという利点がある。

【００９７】以上により，図１５のデータ転送装置は受
信データをクロックΦ０に同期させる。

【００９８】図１５の実施例を，図２のデータ転送装置
に適用することも可能である。また，バス１０４の代わ
りにスイッチ１５４で装置間を接続してもよい。

【００９９】図１７は，本発明によるデータ転送装置の
第６の実施例である。図１７において，１０２ｅは受信
装置，９０１はデータ伝送線，９０２はクロック伝送線
である。データ伝送線９０１およびクロック伝送線９０
２は互いに平行しており，受信装置１０２ｅはクロック
伝送線９０２を介して送信装置１０１から入力するクロ
ックに同期して動作する。これはソース同期方式と呼ば
れている。

【０１００】図１７では，図１に比べて受信データ同期
ラッチＬ０（ｉ）３０１ａ〜Ｌｋ−１（ｉ）３０１ｄの
段数ｋが大きい。転送サイクルＴに比べて，データスキ
ューｔｓｋｗ＿ｐｒｏｐが大きいためである。スキュー
調整のしくみ等は図１の実施例１と同じである。

【０１０１】データスキューをｔｓｋｗ＿ｐｒｏｐ，セ
ットアップ時間をｔｓ，ホールド時間をｔｈ，データ転
送サイクルをＴとおくと，スキュー調整に必要な受信デ
ータ同期ラッチ３０１ａ〜３０１ｄの段数をｋは数６と
なる。

【０１０２】

【数６】

【０１０３】すなわち図１，図２および図１７に示すデ
ータ転送装置は，ラッチ段数ｋを大きくすることによ
り，データスキューｔｓｋｗ＿ｐｒｏｐよりも短いサイ
クルでデータ転送が可能だという利点がある。

【０１０４】データ伝送線９０１およびデータ伝送線９
０２長さが数メートル程度の短，中距離パラレル高速デ
ータ転送を目的としたソース同期方式データ転送装置に
おいて，従来行なわれてきたスキュー調整方法には，１
９９２年電子情報通信学会通信学会春季大会Ｂ−４４５
「ＡＴＭ用１５６Ｍｂ／ｓシリアルインタフェースＣＭ
ＯＳ−ＬＳＩ」に示すように，各ビットに可変遅延回路
を設けてスキューを低減する方法等がある。しかし，こ
の方法の欠点は「発明が解決しようとする課題」でも述
べたように，可変遅延回路とその制御回路の規模が大き
いためデータ幅のビット数を増やすことが難しい点にあ
る。本発明によるスキュー調整方法では，ラッチアレイ
１３１の導入によりこのような可変遅延回路を必要とし
ないため比較的回路規模が小さくデータ幅のビット数を
増やすことが容易であり，高速伝送に有利だという利点
がある。

【０１０５】図１８は，本発明によるデータ転送装置の
第７の実施例である。図１８において，１５４は入出力
装置間接続スイッチである。

【０１０６】図１８は，ｍ台の入出力装置がスイッチ１
５４を介して接続した，スター型のデータ転送装置であ
る。任意の入出力装置間のデータ転送は，ソース同期方
式である。すなわち図１８に示すように，入出力装置
（ｊ）１００ａが入出力装置（ｐ）１００ｂに対してデ
ータ転送を行なうとき，入出力装置（ｊ）１００ａはク
ロック伝送線９０２を介してデータと同時にクロックも
転送する。図１８のデータ転送装置は，図２のバス型デ
ータ転送装置と同様，従来のスター型データ転送装置と
大差ない手順で，スキューを調整し従来よりも高速なデ
ータ転送を行なうことができる利点がある。

【０１０７】図１８のスター型データ転送装置は，ソー
ス同期方式でなくクロック分配系１０５を用いた方式で
も実現可能である。

【０１０８】

【発明の効果】本発明によるデータ転送装置は，複数の
送信装置を有するバス型あるいはスター型データ転送装
置において，従来転送速度を制限していた送信装置と受
信装置の間の伝搬遅延時間あるいは伝搬遅延スキュー
（データスキュー）およびクロックスキューを各々の送
信装置に対応して調整し，伝搬遅延時間あるいはデータ
スキューよりも短いサイクルの高速データ転送を可能と
する。また，１対１データ転送装置において広く用いら
れ，バス型あるいはスター型のデータ転送装置において
も採用され得るソース同期方式のデータ転送装置におい
て，データスキューよりも短いサイクルの高速データ転
送ができるという効果がある。

【図面の簡単な説明】

【図１】実施例１を示すブロック図である。

【図２】実施例２を示すブロック図である。

【図３】図１に示した実施例１の通常動作を説明するタ
イミング図である。

【図４】図１に示した実施例１のスキュー調整動作を説
明するタイミング図である。

【図５】図１に示した実施例１のスキュー調整動作を説
明する流れ図である。

【図６】図１に示した実施例１のデータエッジ検出部１
３５を示すブロック図である。

【図７】図１に示した実施例１の２相データ生成部１３
３の図１とは別の構成例を示す回路図である。

【図８】従来例を示すブロック図である。

【図９】図８に示した従来例のデータ転送サイクルを説
明するタイミング図である。

【図１０】図１に示した実施例１のデータ転送サイクル
を説明するタイミング図である。

【図１１】図２に示した実施例２のデータ転送手順を説
明するタイミング図である。

【図１２】実施例３を示すブロック図である。

【図１３】図１１に示した実施例３の通常動作を説明す
るタイミング図である。

【図１４】実施例４を示すブロック図である。

【図１５】実施例５を示すブロック図である。

【図１６】図１４に示した実施例４の通常動作を説明す
るタイミング図である。

【図１７】実施例６を示す図である。

【図１８】実施例７のスター型のデ−タ転送装置を示す
ブロック図である。

【符号の説明】

１００ａ〜１００ｂ…入出力装置、１０１，１０１ａ〜
１０１ｂ…送信装置、１０２，１０２ａ〜１０２ｅ…受
信装置、１０３…基準クロック発生部、１０４…ｎビッ
ト幅バス、１０５…クロック分配系、１１０…調整信号
生成部、１１１…データ送信部、１１２ａ〜１１２ｂ…
制御部、１１３…送信データ選択セレクタ、１１４…送
信データ同期ラッチ、１１５…出力バッファ、１２０，
１２０ａ〜１２０ｃ…スタブ、１３０…入力バッファ、
１３１…ラッチアレイ、１３２…データ受信部、１３３
…２相クロック生成部、１３４…セレクタマップ、１３
５…データエッジ検出部、１３６…受信位相判定部、１
５４…入出力装置間接続スイッチ、２０１…クロックバ
ッファ、２０２…反転クロックバッファ、３０１ａ〜３
０１ｃ…受信データ同期ラッチ、３０２…クロック選択
セレクタ、３０３…同期ラッチ３０１ａ〜３０１ｃ出力
選択セレクタ、４０１，４０２…遅延素子、ｔｓｋｗ＿
ｐｒｏｐ…データ伝搬遅延スキュー（データスキュ
ー）、ｔｓｋｗ＿ｃｋ…クロックスキュー、ｔｐｒｏｐ
＿ｍａｘ…データ伝搬遅延時間の最大値、ｔｓ…セット
アップ時間、ｔｈ…ホールド時間、Ｔ…データ転送サイ
クル、Φ０…受信装置１０２の同期クロック、Φ１…メ
タステーブル回避用局部クロック。

───────────────────────────────────────────────────── フロントページの続き (72)発明者山際明神奈川県海老名市下今泉810番地株式会社日立製作所オフィスシステム事業部内

Claims

【特許請求の範囲】

【請求項１】１以上の送信装置と，１以上の受信装置
と，該送信装置と該受信装置を接続する手段と，該送信
装置と該受信装置に第１のクロックを供給する手段とか
ら成り，該送信装置に該第１のクロックに同期してデー
タを送信する手段を備え，該受信装置で受信された該デ
ータを該第１のクロックと所定の位相関係を有する第２
のクロックに同期して受信する同期受信手段と，該送信
装置の各々に対応する該同期受信手段の同期化制御情報
を保持する手段と，該制御情報に基づき該同期受信手段
を制御する手段と，どの該送信装置から該データを受信
するか否かを該制御手段に通知する手段を備え，任意の
１の該送信装置が該接続手段を介して任意の１以上の該
受信装置へデータを転送する装置において，該装置の調
整動作時に順次１の該送信装置が特定のデータを送信
し，各々の該受信装置が該１の送信装置に対応する該同
期受信手段の上記同期化制御情報を設定し保持すること
を特徴とするデータ転送装置。
【請求項２】１以上の送信装置と，１以上の受信装置
と，該送信装置と該受信装置を接続する手段と，該送信
装置と該受信装置に第１のクロックを供給する手段とか
ら成り，該送信装置に該第１のクロックに同期してデー
タを送信する手段を備え，該受信装置で受信された該デ
ータを該第１クロックと所定の位相関係を有する第２の
クロックに同期して受信する同期受信手段と，該送信装
置の各々に対応する該同期受信手段の同期化制御情報を
保持する手段と，該制御情報に基づき該同期受信手段を
制御する手段と，どの該送信装置から該データを受信す
るか否かを該制御手段に通知する手段を備え，任意の１
の該送信装置が該接続手段を介して任意の１以上の該受
信装置へデータを転送する装置において，該装置の通常
動作時に任意の１の該送信装置がデータを送信し，各々
の該受信装置が該データを受信するより前に該１の送信
装置に対応して該同期受信手段を制御することを特徴と
するデータ転送装置。
【請求項３】１以上の送信装置と，１以上の受信装置
と，該送信装置と該受信装置を接続する手段と，該送信
装置と該受信装置に第１のクロックを供給する手段とか
ら成り，該送信装置に該第１のクロックに同期してデー
タを送信する手段を備え，該受信装置で受信された該デ
ータを該第１のクロックと所定の位相関係を有する第２
のクロックに同期して受信する同期受信手段と，該送信
装置の各々に対応する該同期受信手段の同期化制御情報
を保持する手段と，該制御情報に基づき該同期受信手段
を制御する手段と，どの該送信装置から該データを受信
するか否かを該制御手段に通知する手段を備え，任意の
１の該送信装置が該接続手段を介して任意の１以上の該
受信装置へデータを転送する装置において，請求項１お
よび請求項２に記載の構成により各々の該受信装置内の
該同期受信手段を制御することを特徴とするデータ転送
装置。
【請求項４】１以上の送信装置と，１以上の受信装置
と，該送信装置と該受信装置を接続する手段と，該送信
装置と該受信装置に第１のクロックを供給する手段とか
ら成り，該送信装置に該第１のクロックに同期してデー
タおよび該第１のクロックと所定の位相関係を有する第
２のクロックを送信する手段を備え，該受信装置で受信
された該データを該第２のクロックに同期して受信する
同期受信手段と，該送信装置の各々に対応する該同期受
信手段の同期化制御情報を保持する手段と，該制御情報
に基づき該同期受信手段を制御する手段と，どの該送信
装置から該データを受信するか否かを該制御手段に通知
する手段を備え，任意の１の該送信装置が該接続手段を
介して任意の１以上の該受信装置へデータを転送する装
置において，装置の調整動作時に順次１の該送信装置が
特定のデータを送信し，各々の該受信装置が該１の送信
装置に対応する該同期受信手段の上記同期化制御情報を
設定し保持することを特徴とするデータ転送装置。
【請求項５】１以上の送信装置と，１以上の受信装置
と，該送信装置と該受信装置を接続する手段と，該送信
装置と該受信装置に第１のクロックを供給する手段とか
ら成り，該送信装置に該第１のクロックに同期してデー
タおよび該第１のクロックと所定の位相関係を有する第
２のクロックを送信する手段を備え，該受信装置で受信
された該データを該第２のクロックに同期して受信する
同期受信手段と，該送信装置の各々に対応する該同期受
信手段の同期化制御情報を保持する手段と，該制御情報
に基づき該同期受信手段を制御する手段と，どの該送信
装置から該データを受信するか否かを該制御手段に通知
する手段を備え，任意の１の該送信装置が該接続手段を
介して任意の１以上の該受信装置へデータを転送する装
置において，該装置の通常動作時に任意の１の該送信装
置がデータを送信し，各々の該受信装置が該データを受
信するより前に該１の送信装置に対応して該同期受信手
段を制御することを特徴とするデータ転送装置。
【請求項６】１以上の送信装置と，１以上の受信装置
と，該送信装置と該受信装置を接続する手段と，該送信
装置と該受信装置に第１のクロックを供給する手段とか
ら成り，該送信装置に該第１のクロックに同期してデー
タおよび該第１のクロックと所定の位相関係を有する第
２のクロックを送信する手段を備え，該受信装置で受信
された該データを該第２のクロックに同期して受信する
同期受信手段と，該送信装置の各々に対応する該同期受
信手段の同期化制御情報を保持する手段と，該制御情報
に基づき該同期受信手段を制御する手段と，どの該送信
装置から該データを受信するか否かを該制御手段に通知
する手段を備え，任意の１の該送信装置が該接続手段を
介して任意の１以上の該受信装置へデータを転送する装
置において，請求項４および請求項５に記載の構成によ
り各々の該受信装置内の該同期受信手段を制御すること
を特徴とするデータ転送装置。
【請求項７】該装置の調整動作時に該送信装置が送信す
る特定のデータの周期が，通常動作時に該送信装置が送
信するデータの転送サイクルよりも長いよう設定したこ
とを特徴とする，請求項１，請求項３，請求項４および
請求項６のいずれかに記載のデータ転送装置。
【請求項８】該装置の調整動作時に該受信装置が，第１
に各々のビットをラッチ可能とする制御に係る設定を行
ない，第２に全データ幅に係るビットを該第２のクロッ
クの同じ位相に同期する制御に係る設定を行なうよう設
定したことを特徴とする，請求項１，請求項３，請求項
４および請求項６のいずれかに記載のデータ転送装置。
【請求項９】該送信装置と該受信装置を接続する手段が
バスであることを特徴とする，請求項１から請求項６の
いずれかに記載のデータ転送装置。
【請求項１０】該送信装置と該受信装置を接続する手段
が該送信装置および該受信装置の任意の組み合わせを接
続するスイッチであることを特徴とする，請求項１から
請求項６のいずれかに記載のデータ転送装置。
【請求項１１】該送信装置と該受信装置を接続する手段
が１以上の導線であることを特徴とする，請求項１から
請求項６のいずれかに記載のデータ転送装置。
【請求項１２】クロックを入力する手段と，入力データ
を該クロックの異なる位相でラッチし保持することを可
能とする手段と，該保持データを選択し該クロックに係
る同一の位相で出力する手段を備える装置において，位
相ばらつき有する該データを該クロックに同期する受信
装置。
【請求項１３】クロックを入力する手段と，データを入
力する第１のラッチと，第ｈ−１のラッチ出力に入力を
接続した第ｈのラッチ（２≦ｈ）と，該クロックを該１
のラッチおよび該第ｈのラッチに入力する手段と，該デ
ータが該第１のラッチのラッチできない位相となること
を回避する手段と，該第１および第ｈのラッチ出力の該
クロックに係る位相を判定する手段と，該第１および第
ｈのラッチ出力のうちのいずれかを選択し出力するセレ
クタを備える装置において，位相ばらつき有する該デー
タを該クロックに同期する受信装置。
【請求項１４】第０のクロックを入力する手段と，デー
タを入力する第ｈのラッチ（１≦ｈ≦ｋ）と，位相が該
第１のクロックの１周期ずつ互いにずれた該第１のクロ
ック周期のｋ倍の周期を有する第ｈのクロックを生成す
る手段と，該第ｈのクロックを該第ｈのラッチに入力す
る手段と，該データが第ｈのラッチのラッチできない位
相となることを回避する手段と，該第ｈのラッチ出力の
該第０のクロックに係る位相を判定する手段と，該第ｈ
のラッチ出力のうちのいずれかを選択し出力するセレク
タを備える装置において，位相ばらつき有する該データ
を該第０のクロックに同期する受信装置。
【請求項１５】第１のクロックを入力する手段と，デー
タを入力する第１のラッチと，第ｈ−１のラッチ出力に
入力を接続した第ｈのラッチ（２≦ｈ）と，該第１のク
ロックを該第ｈのラッチ（２≦ｈ）に入力する手段と，
該第１のクロックと異なる位相を有する第２のクロック
を生成する手段と，該第１および第ｈのラッチ出力の第
１のクロックに係る位相を判定する手段と，該第１のラ
ッチが該データをラッチできることを判定する手段と，
該第１のクロックおよび第２のクロックのどちらか一方
を選択し該第１のラッチに入力する第１のセレクタと，
該第１および第ｈのラッチ出力のうちのいずれかを選択
し出力する第２のセレクタと，該送信装置の各々に対応
する該同期受信手段の同期化制御情報を保持する手段
と，該制御情報に基づき該同期受信手段を制御する手段
と，どの該送信装置から該データを受信するか否かを該
制御手段に通知する手段を備える装置において，位相ば
らつき有する該データを該第１のクロックに同期するこ
とを特徴とする受信装置。
【請求項１６】第１のクロックを入力する手段と，デー
タを入力する第１のラッチと，該第１のラッチの入力お
よび出力のいずれか一方を選択し出力する第１のセレク
タと，該第１のセレクタの出力を入力する第ｈのラッチ
（２≦ｈ≦ｋ）と，第１のクロックと異なる位相を有す
る第０のクロックを生成する手段と，位相が該第１のク
ロックの１周期ずつ互いにずれた該第１のクロック周期
のｋ−１倍の周期を有する第ｈのクロックを生成する手
段と，該第ｈのクロックを該第ｈのラッチに入力する手
段と，該第ｈのラッチ出力の該第１のクロックに係る位
相を判定する手段と，該第ｈのラッチ出力のうちのいず
れかを選択し出力する第２のセレクタを備える装置にお
いて，位相ばらつき有する該データを該第１のクロック
に同期する受信装置。
【請求項１７】第１のクロックを入力する手段と，デー
タを入力するラッチと，該第１のクロックを遅延させ第
２のクロックを生成する可変遅延回路と，該第２のクロ
ックを該ラッチに入力する手段と，該ラッチが該データ
をラッチできることを判定する手段と，該判定手段に基
づいて該可変遅延回路の遅延量を制御する手段と，該遅
延量の制御に係る情報を保持する手段と，該制御情報に
基づき該可変遅延回路を制御する手段とからなる装置に
おいて，位相ばらつき有する該データを該第２のクロッ
クに同期する受信装置。
【請求項１８】１以上の送信装置と，１以上の受信装置
と，該送信装置と該受信装置を接続する手段と，該送信
装置に第１のクロックを供給する手段と，該受信装置に
第２のクロックを供給する手段から成り，該送信装置に
該第１のクロックに同期してデータを送信する手段と，
該データにクロックの位相情報を含める手段を備え，該
受信装置で受信された該データからデータを抽出する手
段と，該データから第１のクロックと位相の異なる第３
のクロックを抽出する手段と，該第３のクロックに同期
し該データ抽出手段の出力を入力するＦＩＦＯ（Ｆｉｒ
ｓｔ−ＩｎＦｉｒｓｔ−Ｏｕｔバッファ）と，該ＦＩ
ＦＯの出力を第２のクロックに同期するラッチと，該Ｆ
ＩＦＯが全データ幅のビットを保持する間のみ該ラッチ
を動作する手段を備え，任意の１の該送信装置が該接続
手段を介して任意の１以上の該受信装置へデータを転送
する装置において，該装置の通常動作時に任意の１の該
送信装置がデータを送信し，各々の該受信装置が該デー
タを該第２のクロックに同期して受信することを特徴と
するデータ転送装置。