JPH0731253B2 - ディジタル制御装置 - Google Patents
ディジタル制御装置Info
- Publication number
- JPH0731253B2 JPH0731253B2 JP4073640A JP7364092A JPH0731253B2 JP H0731253 B2 JPH0731253 B2 JP H0731253B2 JP 4073640 A JP4073640 A JP 4073640A JP 7364092 A JP7364092 A JP 7364092A JP H0731253 B2 JPH0731253 B2 JP H0731253B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- time
- memory area
- interrupt signal
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microcomputers (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータを
用いたディジタル制御装置に関し、特に経過時間の計測
機能（いわゆるプログラマブル・タイマ）に関する。
用いたディジタル制御装置に関し、特に経過時間の計測
機能（いわゆるプログラマブル・タイマ）に関する。
【０００２】
【従来の技術】マイクロコンピュータを用いたディジタ
ル制御装置、例えば内燃機関の制御装置においては、或
る時点からの経過時間に応じて制御内容（燃料噴射量
等）を切り換えることが頻繁に行なわれる。そのため経
過時間を計測する手段が必要であるが、従来は例えば図
３に示すごときタイマ（計時手段）が用いられていた。
図３において、１はマイクロコンピュータの中央演算装
置（以下ＣＰＵと記す）、２は適当なビットのアドレッ
シング可能なラッチ、３は同ビットのアドレッシング可
能なカウンタ、４はデータバスである。通常、ラッチ２
へ書き込み動作を行なうことによってリセットすると共
にカウンタ３を所定の値にプリセットし、その時点から
カウンタ３は、クロックパルスＳ1が入力するごとにプ
リセットされた内容からクロックパルス数を順次減算
し、内容が０になったとき、すなわちクロックパルス数
がプリセットした所定値に達したとき信号を発生する。
この信号を用いて適当なインタラプトフラグをセット
し、ＣＰＵ１に対して割込みをかけるように構成されて
いる。
ル制御装置、例えば内燃機関の制御装置においては、或
る時点からの経過時間に応じて制御内容（燃料噴射量
等）を切り換えることが頻繁に行なわれる。そのため経
過時間を計測する手段が必要であるが、従来は例えば図
３に示すごときタイマ（計時手段）が用いられていた。
図３において、１はマイクロコンピュータの中央演算装
置（以下ＣＰＵと記す）、２は適当なビットのアドレッ
シング可能なラッチ、３は同ビットのアドレッシング可
能なカウンタ、４はデータバスである。通常、ラッチ２
へ書き込み動作を行なうことによってリセットすると共
にカウンタ３を所定の値にプリセットし、その時点から
カウンタ３は、クロックパルスＳ1が入力するごとにプ
リセットされた内容からクロックパルス数を順次減算
し、内容が０になったとき、すなわちクロックパルス数
がプリセットした所定値に達したとき信号を発生する。
この信号を用いて適当なインタラプトフラグをセット
し、ＣＰＵ１に対して割込みをかけるように構成されて
いる。
【０００３】
【発明が解決しようとする課題】しかし上記のごとき従
来のタイマにおいては、タイマ動作の数及び動作モード
に対応した数だけのラッチ及びカウンタが必要となるの
で、装置が複雑で高価となり、また計測時間を割込み動
作によってＣＰＵに入力するため、タイマ動作を多く用
いる場合には割込み回数が多くなって割込み処理時間が
増加し、他の演算処理に影響を生じるという問題があ
る。
来のタイマにおいては、タイマ動作の数及び動作モード
に対応した数だけのラッチ及びカウンタが必要となるの
で、装置が複雑で高価となり、また計測時間を割込み動
作によってＣＰＵに入力するため、タイマ動作を多く用
いる場合には割込み回数が多くなって割込み処理時間が
増加し、他の演算処理に影響を生じるという問題があ
る。
【０００４】本発明は上記のごとき従来技術の問題を解
決するためになされたものであり、装置を簡略化し、か
つタイマ動作に伴う割込み回数の増加等の問題を解消し
たディジタル制御装置を提供することを目的とする。
決するためになされたものであり、装置を簡略化し、か
つタイマ動作に伴う割込み回数の増加等の問題を解消し
たディジタル制御装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においては、中央演
算装置と、記憶装置と、上記中央演算装置とは別個に設
けられた割込み信号発生手段と、を備え、上記割込み信
号発生手段は、上記中央演算装置に割り込みを発生させ
る信号すなわち割込み信号を所定タイミング毎に発生す
るものであり、上記中央演算装置は、上記割込み信号が
与えられる毎に発生する割込みによって被制御機器の制
御量を決定するプログラムを起動させると共に、上記記
憶装置の所定のメモリエリアの内容を上記割込み信号に
基づいて所定時点でクリアし、上記の被制御機器の制御
量を決定するプログラムを起動させる割込みが発生する
ごとに上記メモリエリアの内容を歩進させ、上記メモリ
エリアの内容により、上記クリアした時点からの上記割
込みによって起動されるプログラムの実行回数を計測す
る、ように構成している。
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においては、中央演
算装置と、記憶装置と、上記中央演算装置とは別個に設
けられた割込み信号発生手段と、を備え、上記割込み信
号発生手段は、上記中央演算装置に割り込みを発生させ
る信号すなわち割込み信号を所定タイミング毎に発生す
るものであり、上記中央演算装置は、上記割込み信号が
与えられる毎に発生する割込みによって被制御機器の制
御量を決定するプログラムを起動させると共に、上記記
憶装置の所定のメモリエリアの内容を上記割込み信号に
基づいて所定時点でクリアし、上記の被制御機器の制御
量を決定するプログラムを起動させる割込みが発生する
ごとに上記メモリエリアの内容を歩進させ、上記メモリ
エリアの内容により、上記クリアした時点からの上記割
込みによって起動されるプログラムの実行回数を計測す
る、ように構成している。
【０００６】
【作用】上記のように、記憶装置内の所定のメモリエリ
アの内容を、被制御機器の制御量を決定するプログラム
を起動させる割込み信号に基づいて所定時点でクリア
し、割込み要求があるごとに順次歩進させれば、上記の
メモリエリアには上記クリアした時点からの一定時間毎
に与えられる割込み要求の回数が計数されて記憶され
る。したがって一つの演算ルーチンにおいて上記のメモ
リエリアの内容を読み出せば、経過時間を知ることが出
来る。また上記内容と所定の値とを比較すれば、経過時
間が所定の設定値に達したか否かを検知することが出来
る。また、上記の割り込みは、中央演算装置とは別個に
設けた割込み信号発生手段からの割込み信号によって行
ない、かつその割込み信号によって起動されるプログラ
ムは被制御機器の制御量を決定するプログラムであるこ
とにより、割込みの回数が増加して割込み処理時間が増
大し、他の演算処理に影響を生じる等の問題を回避する
ことが出来る。
アの内容を、被制御機器の制御量を決定するプログラム
を起動させる割込み信号に基づいて所定時点でクリア
し、割込み要求があるごとに順次歩進させれば、上記の
メモリエリアには上記クリアした時点からの一定時間毎
に与えられる割込み要求の回数が計数されて記憶され
る。したがって一つの演算ルーチンにおいて上記のメモ
リエリアの内容を読み出せば、経過時間を知ることが出
来る。また上記内容と所定の値とを比較すれば、経過時
間が所定の設定値に達したか否かを検知することが出来
る。また、上記の割り込みは、中央演算装置とは別個に
設けた割込み信号発生手段からの割込み信号によって行
ない、かつその割込み信号によって起動されるプログラ
ムは被制御機器の制御量を決定するプログラムであるこ
とにより、割込みの回数が増加して割込み処理時間が増
大し、他の演算処理に影響を生じる等の問題を回避する
ことが出来る。
【０００７】
【実施例】図１は本発明の一実施例のブロック図であ
る。図１において、５はメモリであり、Ｍ1〜Ｍnはそれ
ぞれタイマ動作に用いるメモリエリアである。また６は
クロックパルス発生器である。クロックパルス発生器６
は、所定時間毎（例えば１０ms毎）にクロックパルスＳ
2を出力し、このクロックパルスＳ2によってＣＰＵ１へ
割込み要求を発生する。なお、この割込み要求は演算開
始用の割込みであって通常の演算過程で発生するもので
ある。ＣＰＵ１は上記の割込み要求に応じて演算ルーチ
ンを実行するが、この演算ルーチンの内において計時動
作を行なわせる。まず、メモリ５内の所定のメモリエリ
アＭ1〜Ｍnの内容を、上記の割込みを発生させる信号に
基づいて所定時点でクリアし、割込み要求があるごとに
順次歩進させる。したがってメモリエリアＭ1〜Ｍnには
クリアした時点以後の一定時間毎に与えられる割込み要
求の回数が計数されて記憶される。次に一つの演算ルー
チンにおいてメモリエリアＭ1〜Ｍn中の特定のメモリエ
リアの内容を読み出せば、経過時間を知ることが出来
る。また上記内容と所定の値とを比較すれば、経過時間
が所定の設定値に達したか否かを検知することが出来
る。上記の構成によれば、計時動作が全てマイクロコン
ピュータ内部で行なわれるので、メモリエリアＭ1〜Ｍn
の個数を必要なタイマ機能の数だけ用意すれば良いこと
になり、構成を大幅に簡略化することが出来る。
る。図１において、５はメモリであり、Ｍ1〜Ｍnはそれ
ぞれタイマ動作に用いるメモリエリアである。また６は
クロックパルス発生器である。クロックパルス発生器６
は、所定時間毎（例えば１０ms毎）にクロックパルスＳ
2を出力し、このクロックパルスＳ2によってＣＰＵ１へ
割込み要求を発生する。なお、この割込み要求は演算開
始用の割込みであって通常の演算過程で発生するもので
ある。ＣＰＵ１は上記の割込み要求に応じて演算ルーチ
ンを実行するが、この演算ルーチンの内において計時動
作を行なわせる。まず、メモリ５内の所定のメモリエリ
アＭ1〜Ｍnの内容を、上記の割込みを発生させる信号に
基づいて所定時点でクリアし、割込み要求があるごとに
順次歩進させる。したがってメモリエリアＭ1〜Ｍnには
クリアした時点以後の一定時間毎に与えられる割込み要
求の回数が計数されて記憶される。次に一つの演算ルー
チンにおいてメモリエリアＭ1〜Ｍn中の特定のメモリエ
リアの内容を読み出せば、経過時間を知ることが出来
る。また上記内容と所定の値とを比較すれば、経過時間
が所定の設定値に達したか否かを検知することが出来
る。上記の構成によれば、計時動作が全てマイクロコン
ピュータ内部で行なわれるので、メモリエリアＭ1〜Ｍn
の個数を必要なタイマ機能の数だけ用意すれば良いこと
になり、構成を大幅に簡略化することが出来る。
【０００８】次に実際の演算内容の一実施例を図２に示
す。
す。
【０００９】図２は、内燃機関の燃料噴射量の演算にお
いて、機関始動時に所定時間（例えば３秒間）のあいだ
燃料増量を行なう場合のフローチャートである。すなわ
ちこの場合には、始動開始時点から３秒間経過したか否
かを計測することが必要となる。図２において、まずＰ
1において基本燃料噴射量ＰＷ1を演算する。次にＰ2に
おいて、スタータモータを作動させるスタータスイッチ
がＯＮかＯＦＦかを判定し、ＯＦＦの場合すなわち始動
中でない場合には、Ｐ3に行ってスタートフラグ（始動
開始時点を検出するためのフラグ）を０にしたのち直ち
にＥＮＤへ行く。一方、Ｐ2がＯＮの場合にはＰ4に行
き、スタートフラグが１か０かを判定する。Ｐ4におい
てスタートフラグが０の場合、すなわち始動開始時点
（スタータスイッチがＯＮになった直後）には、Ｐ5に
行ってメモリエリアＭ1（この場合にタイマとして動作
するメモリエリア）をクリアし、かつスタートフラグを
１にしたのちＰ6に行く。一方、Ｐ4でスタートフラグが
１の場合、すなわち始動中の場合には直ちにＰ6に行
く。Ｐ6は経過時間の判定を行なうルーチンであり、メ
モリエリアＭ1の内容を所定値と比較して３秒以上か未
満かを判定する。例えばクロックパルスＳ2の周期が１
０msであれば、メモリエリアＭ1の内容が３００の場合
に３秒に相当する。
いて、機関始動時に所定時間（例えば３秒間）のあいだ
燃料増量を行なう場合のフローチャートである。すなわ
ちこの場合には、始動開始時点から３秒間経過したか否
かを計測することが必要となる。図２において、まずＰ
1において基本燃料噴射量ＰＷ1を演算する。次にＰ2に
おいて、スタータモータを作動させるスタータスイッチ
がＯＮかＯＦＦかを判定し、ＯＦＦの場合すなわち始動
中でない場合には、Ｐ3に行ってスタートフラグ（始動
開始時点を検出するためのフラグ）を０にしたのち直ち
にＥＮＤへ行く。一方、Ｐ2がＯＮの場合にはＰ4に行
き、スタートフラグが１か０かを判定する。Ｐ4におい
てスタートフラグが０の場合、すなわち始動開始時点
（スタータスイッチがＯＮになった直後）には、Ｐ5に
行ってメモリエリアＭ1（この場合にタイマとして動作
するメモリエリア）をクリアし、かつスタートフラグを
１にしたのちＰ6に行く。一方、Ｐ4でスタートフラグが
１の場合、すなわち始動中の場合には直ちにＰ6に行
く。Ｐ6は経過時間の判定を行なうルーチンであり、メ
モリエリアＭ1の内容を所定値と比較して３秒以上か未
満かを判定する。例えばクロックパルスＳ2の周期が１
０msであれば、メモリエリアＭ1の内容が３００の場合
に３秒に相当する。
【００１０】Ｐ6でＹＥＳの場合、すなわち始動開始時
点から３秒以上経過している場合には、燃料増量を行な
わずに直ちにＥＮＤへ行く。Ｐ6がＮＯの場合、すなわ
ち３秒未満の場合にはＰ7で所定の燃料増量（ＰＷ2＝Ｐ
Ｗ1×Ｋ）を行なってからＥＮＤへ行く。上記のよう
に、メモリ内の特定のメモリエリアの内容を一定時間毎
に歩進させ、かつそのメモリエリアの内容を所定値と比
較すれば、クリアした時点から所定時間経過したか否か
を判別することが出来る。
点から３秒以上経過している場合には、燃料増量を行な
わずに直ちにＥＮＤへ行く。Ｐ6がＮＯの場合、すなわ
ち３秒未満の場合にはＰ7で所定の燃料増量（ＰＷ2＝Ｐ
Ｗ1×Ｋ）を行なってからＥＮＤへ行く。上記のよう
に、メモリ内の特定のメモリエリアの内容を一定時間毎
に歩進させ、かつそのメモリエリアの内容を所定値と比
較すれば、クリアした時点から所定時間経過したか否か
を判別することが出来る。
【００１１】
【発明の効果】以上説明したごとく本発明によれば、マ
イクロコンピュータ内の演算のみよって経過時間の計測
を行なうように構成したので、従来のように余分な割込
み要求が増加することがなく、演算処理時間を短縮する
ことが出来る。また、ラッチやカウンタ等の付加装置が
不要なので、構成が簡略で安価になる等の効果がある。
イクロコンピュータ内の演算のみよって経過時間の計測
を行なうように構成したので、従来のように余分な割込
み要求が増加することがなく、演算処理時間を短縮する
ことが出来る。また、ラッチやカウンタ等の付加装置が
不要なので、構成が簡略で安価になる等の効果がある。
【図１】本発明の一実施例のブロック図。
【図２】本発明の演算過程を示すフローチャートの一実
施例図。
施例図。
【図３】従来装置の一例のブロック図。
１…マイクロコンピュータの中央演算装置（ＣＰＵ） ２…アドレッシング可能なラッチ ３…アドレッシング可能なカウンタ ４…データバス ５…メモリ ６…クロックパルス発生器 Ｓ1、Ｓ2…クロックパルス Ｍ1〜Ｍn…タイマ動作に用いるメモリエリア
Claims (1)
- 【請求項１】中央演算装置と、 記憶装置と、 上記中央演
算装置とは別個に設けられた割込み信号発生手段と、 を
備え、 上記割込み信号発生手段は、上記中央演算装置に
割り込みを発生させる信号すなわち割込み信号を所定タ
イミング毎に発生するものであり、 上記中央演算装置
は、上記割込み信号が与えられる毎に発生する割込みに
よって被制御機器の制御量を決定するプログラムを起動
させると共に、上記記憶装置の所定のメモリエリアの内
容を上記割込み信号に基づいて所定時点でクリアし、上
記の被制御機器の制御量を決定するプログラムを起動さ
せる割込みが発生するごとに上記メモリエリアの内容を
歩進させ、上記メモリエリアの内容により、上記クリア
した時点からの上記割込みによって起動されるプログラ
ムの実行回数を計測する、ものであることを特徴とする
ディジタル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073640A JPH0731253B2 (ja) | 1992-03-30 | 1992-03-30 | ディジタル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073640A JPH0731253B2 (ja) | 1992-03-30 | 1992-03-30 | ディジタル制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6771479A Division JPS55159183A (en) | 1979-05-31 | 1979-05-31 | Digital control unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0627260A JPH0627260A (ja) | 1994-02-04 |
| JPH0731253B2 true JPH0731253B2 (ja) | 1995-04-10 |
Family
ID=13524097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4073640A Expired - Lifetime JPH0731253B2 (ja) | 1992-03-30 | 1992-03-30 | ディジタル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731253B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52146667A (en) * | 1976-06-01 | 1977-12-06 | Seiko Instr & Electronics Ltd | Digital electronic watch |
-
1992
- 1992-03-30 JP JP4073640A patent/JPH0731253B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0627260A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350950A (en) | Frequency measuring method and apparatus | |
| US4372274A (en) | Digital control system for internal combustion engine | |
| JPH0797321B2 (ja) | 割込み信号の処理方法 | |
| JPH0731253B2 (ja) | ディジタル制御装置 | |
| JPH0731254B2 (ja) | ディジタル制御装置 | |
| JPH0337153B2 (ja) | ||
| JPH0534474A (ja) | 計測タイマ装置 | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JPH03118644A (ja) | プログラム実行モニタ | |
| JPS6316579B2 (ja) | ||
| JP4345200B2 (ja) | プログラマブルコントローラのｉ／ｏユニット | |
| JPS6025166Y2 (ja) | 計数装置 | |
| JP2604562B2 (ja) | パルス間隔計測装置 | |
| JPH0464099B2 (ja) | ||
| JP3224554B2 (ja) | スケジュール制御装置 | |
| JPS60225065A (ja) | 車速検出方法 | |
| SU1612312A1 (ru) | Устройство дл моделировани процесса контрол программного обеспечени | |
| JP2624798B2 (ja) | 処理装置のデバッグ機構 | |
| SU1128266A1 (ru) | Устройство дл сбора статистических данных о работе программ ЭВМ | |
| JPS5886619A (ja) | 電子式計算機 | |
| JP2886766B2 (ja) | 酸素センサの駆動装置 | |
| SU646375A1 (ru) | Устройство дл контрол блоков пам ти | |
| JPH01243140A (ja) | コントローラ | |
| JP2793425B2 (ja) | データ処理装置 | |
| JPH02674B2 (ja) |