JPH0731254B2 - ディジタル制御装置 - Google Patents
ディジタル制御装置Info
- Publication number
- JPH0731254B2 JPH0731254B2 JP4073643A JP7364392A JPH0731254B2 JP H0731254 B2 JPH0731254 B2 JP H0731254B2 JP 4073643 A JP4073643 A JP 4073643A JP 7364392 A JP7364392 A JP 7364392A JP H0731254 B2 JPH0731254 B2 JP H0731254B2
- Authority
- JP
- Japan
- Prior art keywords
- memory area
- interrupt
- time
- contents
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータを
用いたディジタル制御装置に関し、特に経過時間の計測
機能（いわゆるプログラマブル・タイマ）に関する。
用いたディジタル制御装置に関し、特に経過時間の計測
機能（いわゆるプログラマブル・タイマ）に関する。
【０００２】
【従来の技術】マイクロコンピュータを用いたディジタ
ル制御装置、例えば内燃機関の制御装置においては、或
る時点からの経過時間に応じて制御内容（燃料噴射量
等）を切り換えることが頻繁に行なわれる。そのため経
過時間を計測する手段が必要であるが、従来は例えば図
３に示すごときタイマ（計時手段）が用いられていた。
図３において、１はマイクロコンピュータの中央演算装
置（以下ＣＰＵと記す）、２は適当なビットのアドレッ
シング可能なラッチ、３は同ビットのアドレッシング可
能なカウンタ、４はデータバスである。通常、ラッチ２
へ書き込み動作を行なうことによってリセットすると共
にカウンタ３を所定の値にプリセットし、その時点から
カウンタ３は、クロックパルスＳ1が入力するごとにプ
リセットされた内容からクロックパルス数を順次減算
し、内容が０になったとき、すなわちクロックパルス数
がプリセットした所定値に達したとき信号を発生する。
この信号を用いて適当なインタラプトフラグをセット
し、ＣＰＵ１に対して割込みをかけるように構成されて
いる。
ル制御装置、例えば内燃機関の制御装置においては、或
る時点からの経過時間に応じて制御内容（燃料噴射量
等）を切り換えることが頻繁に行なわれる。そのため経
過時間を計測する手段が必要であるが、従来は例えば図
３に示すごときタイマ（計時手段）が用いられていた。
図３において、１はマイクロコンピュータの中央演算装
置（以下ＣＰＵと記す）、２は適当なビットのアドレッ
シング可能なラッチ、３は同ビットのアドレッシング可
能なカウンタ、４はデータバスである。通常、ラッチ２
へ書き込み動作を行なうことによってリセットすると共
にカウンタ３を所定の値にプリセットし、その時点から
カウンタ３は、クロックパルスＳ1が入力するごとにプ
リセットされた内容からクロックパルス数を順次減算
し、内容が０になったとき、すなわちクロックパルス数
がプリセットした所定値に達したとき信号を発生する。
この信号を用いて適当なインタラプトフラグをセット
し、ＣＰＵ１に対して割込みをかけるように構成されて
いる。
【０００３】
【発明が解決しようとする課題】しかし上記のごとき従
来のタイマにおいては、タイマ動作の数及び動作モード
に対応した数だけのラッチ及びカウンタが必要となるの
で、装置が複雑で高価となり、また計測時間を割込み動
作によってＣＰＵに入力するため、タイマ動作を多く用
いる場合には割込み回数が多くなって割込み処理時間が
増加し、他の演算処理に影響を生じるという問題があ
る。
来のタイマにおいては、タイマ動作の数及び動作モード
に対応した数だけのラッチ及びカウンタが必要となるの
で、装置が複雑で高価となり、また計測時間を割込み動
作によってＣＰＵに入力するため、タイマ動作を多く用
いる場合には割込み回数が多くなって割込み処理時間が
増加し、他の演算処理に影響を生じるという問題があ
る。
【０００４】本発明は上記のごとき従来技術の問題を解
決するためになされたものであり、装置を簡略化し、か
つタイマ動作に伴う割込み回数の増加等の問題を解消し
たディジタル制御装置を提供することを目的とする。
決するためになされたものであり、装置を簡略化し、か
つタイマ動作に伴う割込み回数の増加等の問題を解消し
たディジタル制御装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においては、中央演
算装置と、記憶装置と、上記中央演算装置とは別個に設
けられた割込み信号発生手段と、を備え、上記割込み信
号発生手段は、上記中央演算装置に割り込みを発生させ
る信号すなわち割込み信号を所定タイミング毎に発生す
るものであり、上記中央演算装置は、上記割込み信号が
与えられる毎に発生する割込みによって被制御機器の制
御量を決定するプログラムを起動させると共に、上記の
被制御機器の制御量を決定するプログラムを起動させる
割込みが発生するごとに上記記憶装置の第１のメモリエ
リアの内容を歩進させ、所定の時点における第１のメモ
リエリアの内容を第２のメモリエリアに記憶させ、第１
のメモリエリアの内容と第２のメモリエリアの内容との
差により、上記第２のメモリエリアに記憶させた時点か
らの上記割込みによって起動されるプログラムの実行回
数を計測するように構成している。
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においては、中央演
算装置と、記憶装置と、上記中央演算装置とは別個に設
けられた割込み信号発生手段と、を備え、上記割込み信
号発生手段は、上記中央演算装置に割り込みを発生させ
る信号すなわち割込み信号を所定タイミング毎に発生す
るものであり、上記中央演算装置は、上記割込み信号が
与えられる毎に発生する割込みによって被制御機器の制
御量を決定するプログラムを起動させると共に、上記の
被制御機器の制御量を決定するプログラムを起動させる
割込みが発生するごとに上記記憶装置の第１のメモリエ
リアの内容を歩進させ、所定の時点における第１のメモ
リエリアの内容を第２のメモリエリアに記憶させ、第１
のメモリエリアの内容と第２のメモリエリアの内容との
差により、上記第２のメモリエリアに記憶させた時点か
らの上記割込みによって起動されるプログラムの実行回
数を計測するように構成している。
【０００６】
【作用】上記のように本発明においては、記憶装置内の
第１のメモリエリアの内容を、被制御機器の制御量を決
定するプログラムを起動させる割込み信号が与えられる
ごとに順次歩進させ、このメモリエリアをフリーランニ
ングカウンタとして用いる。そして、継続的に計数して
いる第１のメモリエリアの所定時点の値を第２のメモリ
エリアに記憶させ、その記憶させた値と継続して変化し
ている第１のメモリエリアの値とを比較することによ
り、第２のメモリエリアに記憶させた時点からの経過時
間を計測することが出来る。また上記の計測値と所定の
値とを比較すれば、経過時間が所定の設定値に達したか
否かを検知することが出来る。また、上記の割り込み
は、中央演算装置とは別個に設けた割込み信号発生手段
からの割込み信号によって行ない、かつその割込み信号
によって起動されるプログラムは被制御機器の制御量を
決定するプログラムであることにより、割込みの回数が
増加して割込み処理時間が増大し、他の演算処理に影響
を生じる等の問題を回避することが出来る。
第１のメモリエリアの内容を、被制御機器の制御量を決
定するプログラムを起動させる割込み信号が与えられる
ごとに順次歩進させ、このメモリエリアをフリーランニ
ングカウンタとして用いる。そして、継続的に計数して
いる第１のメモリエリアの所定時点の値を第２のメモリ
エリアに記憶させ、その記憶させた値と継続して変化し
ている第１のメモリエリアの値とを比較することによ
り、第２のメモリエリアに記憶させた時点からの経過時
間を計測することが出来る。また上記の計測値と所定の
値とを比較すれば、経過時間が所定の設定値に達したか
否かを検知することが出来る。また、上記の割り込み
は、中央演算装置とは別個に設けた割込み信号発生手段
からの割込み信号によって行ない、かつその割込み信号
によって起動されるプログラムは被制御機器の制御量を
決定するプログラムであることにより、割込みの回数が
増加して割込み処理時間が増大し、他の演算処理に影響
を生じる等の問題を回避することが出来る。
【０００７】
【実施例】図１は本発明の一実施例のブロック図であ
る。図１において、５はメモリであり、Ｍ1〜Ｍnはそれ
ぞれタイマ動作に用いるメモリエリアである。また６は
クロックパルス発生器である。クロックパルス発生器６
は、所定時間毎（例えば１０ms毎）にクロックパルスＳ
2を出力し、このクロックパルスＳ2によってＣＰＵ１へ
割込み要求を発生する。なお、この割込み要求は演算開
始用の割込みであって通常の演算過程で発生するもので
ある。ＣＰＵ１は上記の割込み要求に応じて演算ルーチ
ンを実行するが、この演算ルーチンの内において計時動
作を行なわせる。まず、メモリ５内の所定のメモリエリ
ア（例えばＭ1）内容を、割込み要求があるごとに順次
歩進させ、このメモリエリアＭ1をフリーランニングカ
ウンタとして用いる。次に、継続的に計数しているメモ
リエリアＭ1の所定時点の値を他のメモリエリア（例え
ばＭ2）に記憶させ、その記憶させた値と継続して変化
しているメモリエリアＭ1の値とを比較することによ
り、メモリエリアＭ2に記憶させた時点からの経過時間
を計測することが出来る。また上記の計測値と所定の値
とを比較すれば、経過時間が所定の設定値に達したか否
かを検知することが出来る。上記の構成によれば、計時
動作が全てマイクロコンピュータ内部で行なわれるの
で、メモリエリアＭ1〜Ｍnの個数を必要なタイマ機能の
数だけ用意すれば良いことになり、構成を大幅に簡略化
することが出来る。
る。図１において、５はメモリであり、Ｍ1〜Ｍnはそれ
ぞれタイマ動作に用いるメモリエリアである。また６は
クロックパルス発生器である。クロックパルス発生器６
は、所定時間毎（例えば１０ms毎）にクロックパルスＳ
2を出力し、このクロックパルスＳ2によってＣＰＵ１へ
割込み要求を発生する。なお、この割込み要求は演算開
始用の割込みであって通常の演算過程で発生するもので
ある。ＣＰＵ１は上記の割込み要求に応じて演算ルーチ
ンを実行するが、この演算ルーチンの内において計時動
作を行なわせる。まず、メモリ５内の所定のメモリエリ
ア（例えばＭ1）内容を、割込み要求があるごとに順次
歩進させ、このメモリエリアＭ1をフリーランニングカ
ウンタとして用いる。次に、継続的に計数しているメモ
リエリアＭ1の所定時点の値を他のメモリエリア（例え
ばＭ2）に記憶させ、その記憶させた値と継続して変化
しているメモリエリアＭ1の値とを比較することによ
り、メモリエリアＭ2に記憶させた時点からの経過時間
を計測することが出来る。また上記の計測値と所定の値
とを比較すれば、経過時間が所定の設定値に達したか否
かを検知することが出来る。上記の構成によれば、計時
動作が全てマイクロコンピュータ内部で行なわれるの
で、メモリエリアＭ1〜Ｍnの個数を必要なタイマ機能の
数だけ用意すれば良いことになり、構成を大幅に簡略化
することが出来る。
【０００８】次に実際の演算内容の一実施例を図２に示
す。図２は、内燃機関の燃料噴射量の演算において、機
関始動時に所定時間（例えば３秒間）のあいだ燃料増量
を行なう場合のフローチャートである。すなわちこの場
合には、始動開始時点から３秒間経過したか否かを計測
することが必要となる。この実施例の場合には、特定の
メモリエリア、例えばメモリエリアＭ1をフリーランニ
ングカウンタ（所定値までカウントすると０に復帰し、
自動的に再びカウントを開始するカウンタ）として用
い、割込み要求の回数を継続的に計数させておく。図２
において、まずＰ1において基本燃料噴射量ＰＷ1を演算
する。次にＰ2において、スタータモータを作動させる
スタータスイッチがＯＮかＯＦＦかを判定し、ＯＦＦの
場合すなわち始動中でない場合には、Ｐ3に行ってスタ
ートフラグ（始動開始時点を検出するためのフラグ）を
０にしたのち直ちにＥＮＤへ行く。一方、Ｐ2がＯＮの
場合にはＰ4に行き、スタートフラグが１か０かを判定
する。Ｐ4においてスタートフラグが０の場合、すなわ
ち始動開始時点（スタータスイッチがＯＮになった直
後）には、Ｐ5に行き、フリーランニングカウンタとし
て用いているメモリエリアＭ1の内容を他のメモリエリ
アＭ2に記憶させ、かつスタートフラグを１にしたのち
Ｐ6に行く。したがってメモリエリアＭ2の内容は、始動
開始時点におけるＭ1の値になっている。一方、Ｐ4でス
タートフラグが１の場合、すなわち始動中の場合には直
ちにＰ6に行く。Ｐ6は経過時間の判定を行なうルーチン
であり、メモリエリアＭ1とＭ2との差、すなわち始動開
始時点からのフリーランニングカウンタのカウント値が
３秒以上か未満かを判定する。例えばクロックパルスＳ
2の周期が１０msであれば、メモリエリアＭ1とＭ2との
差が３００の場合に３秒に相当する。Ｐ6でＹＥＳの場
合、すなわち始動開始時点から３秒以上経過している場
合には、燃料増量を行なわずに直ちにＥＮＤへ行く。Ｐ
6がＮＯの場合、すなわち３秒未満の場合にはＰ7で所定
の燃料増量（ＰＷ2＝ＰＷ1×Ｋ）を行なってからＥＮＤ
へ行く。上記のように、或るメモリエリアＭ1をフリー
ランニングカウンタとしてその内容を一定時間毎に歩進
させ、継続的に計数しているメモリエリアＭ1の所定時
点の値を他のメモリエリアＭ2に記憶させ、その記憶さ
せた値と継続して変化しているメモリエリアＭ1の値と
を比較することにより、メモリエリアＭ2に記憶させた
時点からの経過時間を計測することが出来る。なお、カ
ウント中にフリーランニングカウンタが０に復帰した場
合は、キャリィ信号を出力させてそれまでのカウント値
を追加させる。
す。図２は、内燃機関の燃料噴射量の演算において、機
関始動時に所定時間（例えば３秒間）のあいだ燃料増量
を行なう場合のフローチャートである。すなわちこの場
合には、始動開始時点から３秒間経過したか否かを計測
することが必要となる。この実施例の場合には、特定の
メモリエリア、例えばメモリエリアＭ1をフリーランニ
ングカウンタ（所定値までカウントすると０に復帰し、
自動的に再びカウントを開始するカウンタ）として用
い、割込み要求の回数を継続的に計数させておく。図２
において、まずＰ1において基本燃料噴射量ＰＷ1を演算
する。次にＰ2において、スタータモータを作動させる
スタータスイッチがＯＮかＯＦＦかを判定し、ＯＦＦの
場合すなわち始動中でない場合には、Ｐ3に行ってスタ
ートフラグ（始動開始時点を検出するためのフラグ）を
０にしたのち直ちにＥＮＤへ行く。一方、Ｐ2がＯＮの
場合にはＰ4に行き、スタートフラグが１か０かを判定
する。Ｐ4においてスタートフラグが０の場合、すなわ
ち始動開始時点（スタータスイッチがＯＮになった直
後）には、Ｐ5に行き、フリーランニングカウンタとし
て用いているメモリエリアＭ1の内容を他のメモリエリ
アＭ2に記憶させ、かつスタートフラグを１にしたのち
Ｐ6に行く。したがってメモリエリアＭ2の内容は、始動
開始時点におけるＭ1の値になっている。一方、Ｐ4でス
タートフラグが１の場合、すなわち始動中の場合には直
ちにＰ6に行く。Ｐ6は経過時間の判定を行なうルーチン
であり、メモリエリアＭ1とＭ2との差、すなわち始動開
始時点からのフリーランニングカウンタのカウント値が
３秒以上か未満かを判定する。例えばクロックパルスＳ
2の周期が１０msであれば、メモリエリアＭ1とＭ2との
差が３００の場合に３秒に相当する。Ｐ6でＹＥＳの場
合、すなわち始動開始時点から３秒以上経過している場
合には、燃料増量を行なわずに直ちにＥＮＤへ行く。Ｐ
6がＮＯの場合、すなわち３秒未満の場合にはＰ7で所定
の燃料増量（ＰＷ2＝ＰＷ1×Ｋ）を行なってからＥＮＤ
へ行く。上記のように、或るメモリエリアＭ1をフリー
ランニングカウンタとしてその内容を一定時間毎に歩進
させ、継続的に計数しているメモリエリアＭ1の所定時
点の値を他のメモリエリアＭ2に記憶させ、その記憶さ
せた値と継続して変化しているメモリエリアＭ1の値と
を比較することにより、メモリエリアＭ2に記憶させた
時点からの経過時間を計測することが出来る。なお、カ
ウント中にフリーランニングカウンタが０に復帰した場
合は、キャリィ信号を出力させてそれまでのカウント値
を追加させる。
【０００９】
【発明の効果】以上説明したごとく本発明によれば、マ
イクロコンピュータ内の演算のみよって経過時間の計測
を行なうように構成したので、従来のように余分な割込
み要求が増加することがなく、演算処理時間を短縮する
ことが出来る。また、ラッチやカウンタ等の付加装置が
不要なので、構成が簡略で安価になる等の効果がある。
イクロコンピュータ内の演算のみよって経過時間の計測
を行なうように構成したので、従来のように余分な割込
み要求が増加することがなく、演算処理時間を短縮する
ことが出来る。また、ラッチやカウンタ等の付加装置が
不要なので、構成が簡略で安価になる等の効果がある。
【図１】本発明の一実施例のブロック図。
【図２】本発明の演算過程を示すフローチャートの一実
施例図。
施例図。
【図３】従来装置の一例のブロック図。
１…マイクロコンピュータの中央演算装置（ＣＰＵ） ２…アドレッシング可能なラッチ ３…アドレッシング可能なカウンタ ４…データバス ５…メモリ ６…クロックパルス発生器 Ｓ1、Ｓ2…クロックパルス Ｍ1〜Ｍn…タイマ動作に用いるメモリエリア
Claims (1)
- 【請求項１】中央演算装置と、 記憶装置と、 上記中央演
算装置とは別個に設けられた割込み信号発生手段と、 を
備え、 上記割込み信号発生手段は、上記中央演算装置に
割り込みを発生させる信号すなわち割込み信号を所定タ
イミング毎に発生するものであり、 上記中央演算装置
は、上記割込み信号が与えられる毎に発生する割込みに
よって被制御機器の制御量を決定するプログラムを起動
させると共に、上記の被制御機器の制御量を決定するプ
ログラムを起動させる割込みが発生するごとに上記記憶
装置の第１のメモリエリアの内容を歩進させ、所定の時
点における第１のメモリエリアの内容を第２のメモリエ
リアに記憶させ、第１のメモリエリアの内容と第２のメ
モリエリアの内容との差により、上記第２のメモリエリ
アに記憶させた時点からの上記割込みによって起動され
るプログラムの実行回数を計測することを特徴とするデ
ィジタル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073643A JPH0731254B2 (ja) | 1992-03-30 | 1992-03-30 | ディジタル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073643A JPH0731254B2 (ja) | 1992-03-30 | 1992-03-30 | ディジタル制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6771479A Division JPS55159183A (en) | 1979-05-31 | 1979-05-31 | Digital control unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0627261A JPH0627261A (ja) | 1994-02-04 |
| JPH0731254B2 true JPH0731254B2 (ja) | 1995-04-10 |
Family
ID=13524181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4073643A Expired - Lifetime JPH0731254B2 (ja) | 1992-03-30 | 1992-03-30 | ディジタル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731254B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52146667A (en) * | 1976-06-01 | 1977-12-06 | Seiko Instr & Electronics Ltd | Digital electronic watch |
-
1992
- 1992-03-30 JP JP4073643A patent/JPH0731254B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0627261A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350950A (en) | Frequency measuring method and apparatus | |
| JPH0238791B2 (ja) | ||
| KR950000220B1 (ko) | 엔진 제어 시스템 | |
| JPS6158841B2 (ja) | ||
| JPH0589261A (ja) | マイクロコンピユータ | |
| JPH0797321B2 (ja) | 割込み信号の処理方法 | |
| JPS6060022B2 (ja) | 内燃機関制御装置 | |
| JPH0731254B2 (ja) | ディジタル制御装置 | |
| JPH0844594A (ja) | データ処理装置 | |
| JPH0731253B2 (ja) | ディジタル制御装置 | |
| JPH0534474A (ja) | 計測タイマ装置 | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JPH0337153B2 (ja) | ||
| JP2737645B2 (ja) | プログラム・デバッグ装置 | |
| CN115166284B (zh) | 频率信号采集系统及频率信号采集方法 | |
| JPS6025166Y2 (ja) | 計数装置 | |
| JP4345200B2 (ja) | プログラマブルコントローラのｉ／ｏユニット | |
| JP2604562B2 (ja) | パルス間隔計測装置 | |
| JPH0464099B2 (ja) | ||
| JP2686282B2 (ja) | パチンコホール用集中管理装置 | |
| JP3224554B2 (ja) | スケジュール制御装置 | |
| JP2001281370A (ja) | 電源オフ機能を有する電子機器 | |
| KR950013602B1 (ko) | 주파수 측정장치 | |
| JP2831031B2 (ja) | 周期発生器 | |
| JPS6241276Y2 (ja) |