JPH0731502B2 - 楽音波形信号発生装置 - Google Patents
楽音波形信号発生装置Info
- Publication number
- JPH0731502B2 JPH0731502B2 JP57158791A JP15879182A JPH0731502B2 JP H0731502 B2 JPH0731502 B2 JP H0731502B2 JP 57158791 A JP57158791 A JP 57158791A JP 15879182 A JP15879182 A JP 15879182A JP H0731502 B2 JPH0731502 B2 JP H0731502B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- output
- data
- signal
- envelope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】 この発明は、時間と共に楽音波形が変化して、音色に変
化をもたせるようにした楽音波形信号発生装置に関す
る。
化をもたせるようにした楽音波形信号発生装置に関す
る。
従来より、１つの楽音を発生するのに、複数の楽音生成
回路を駆動し、同時に複数の異なる楽音信号を得、それ
を合成して発音するようにしたものがある。
回路を駆動し、同時に複数の異なる楽音信号を得、それ
を合成して発音するようにしたものがある。
このような電子楽器では、１つの楽音生成回路を用いる
ものに対し基本的に２倍以上の回路手段を必要とし、回
路規模が大きくなるという欠点があつた。
ものに対し基本的に２倍以上の回路手段を必要とし、回
路規模が大きくなるという欠点があつた。
この発明は上述した事情を背景にしてなされたもので、
その目的とするところは、少い回路で音色変化の豊富な
楽音波形を生成可能とした楽音波形信号発生装置を提供
することである。
その目的とするところは、少い回路で音色変化の豊富な
楽音波形を生成可能とした楽音波形信号発生装置を提供
することである。
以下、図面を参照してこの発明の一実施例を説明する。
第１図は、時分割処理方式によつて最大８音までの楽音
を同時に生成可能な８音ポリフオニツクの電子楽器のブ
ロツク回路図である。図において、アドレスカウンタ１
は図示しないタイミング信号発生回路が出力するチヤン
ネル指定のタイミング信号C2、C1、C0を入力してチヤン
ネルが指定され、そしてその計数出力はα波形メモリ２
およびβ波形メモリ３の各アドレス入力端子A3〜A0に印
加される。このアドレスカウンタ１は、例えばシフトレ
ジスタとアダーの組合せ、あるいはRAMとアダーの組合
せにより構成される。α波形メモリ２は、例えば第３図
（ａ）に示す三角波の波形を記憶し、またその波形は16
ステツプのステツプ波形データとして出力端子D2〜D0か
ら読出されると、トランスフアーゲート42〜40を介し乗
算器７の入力端子a2〜a0に印加される。他方、β波形メ
モリ３は、例えば第３図（ｂ）に示すパルス波の波形を
記憶し、またその波形は16ステツプのステツプ波形デー
タとして出力端子D2〜D0から読出されると、トランスフ
アーゲート52〜50を介し乗算器７の入力端子a2〜a0に印
加される。なお、トランスフアーゲート42〜40はタイミ
ング信号ｔαにより直接開閉制御され、またトランスフ
アーゲート52〜50はタイミング信号ｔαをインバータ６
を介しそのゲートに印加されて開閉制御される。また前
記タイミング信号ｔαは８チヤンネルの楽音生成チヤン
ネルの各チヤンネルタイミングを前半と後半に２分割す
る信号である。
第１図は、時分割処理方式によつて最大８音までの楽音
を同時に生成可能な８音ポリフオニツクの電子楽器のブ
ロツク回路図である。図において、アドレスカウンタ１
は図示しないタイミング信号発生回路が出力するチヤン
ネル指定のタイミング信号C2、C1、C0を入力してチヤン
ネルが指定され、そしてその計数出力はα波形メモリ２
およびβ波形メモリ３の各アドレス入力端子A3〜A0に印
加される。このアドレスカウンタ１は、例えばシフトレ
ジスタとアダーの組合せ、あるいはRAMとアダーの組合
せにより構成される。α波形メモリ２は、例えば第３図
（ａ）に示す三角波の波形を記憶し、またその波形は16
ステツプのステツプ波形データとして出力端子D2〜D0か
ら読出されると、トランスフアーゲート42〜40を介し乗
算器７の入力端子a2〜a0に印加される。他方、β波形メ
モリ３は、例えば第３図（ｂ）に示すパルス波の波形を
記憶し、またその波形は16ステツプのステツプ波形デー
タとして出力端子D2〜D0から読出されると、トランスフ
アーゲート52〜50を介し乗算器７の入力端子a2〜a0に印
加される。なお、トランスフアーゲート42〜40はタイミ
ング信号ｔαにより直接開閉制御され、またトランスフ
アーゲート52〜50はタイミング信号ｔαをインバータ６
を介しそのゲートに印加されて開閉制御される。また前
記タイミング信号ｔαは８チヤンネルの楽音生成チヤン
ネルの各チヤンネルタイミングを前半と後半に２分割す
る信号である。
エンベロープカウンタ８はタイミング信号C2〜C0を入力
してチヤンネルを指定されてアツプカウント動作を実行
し、その計数出力はゲート回路９の入力端子b6〜b0へ印
加される。尚、このエンベロープカウンタ８も、例えば
シフトレジスタとアダーの組合せ、あるいはRAMとアダ
ーの組合せにより構成される。そして、このゲート回路
９には前記タイミング信号ｔαと、キーボード（図示
略）付近に設けられている４つの切替え接点を有するエ
ンベロープ制御スイツチ（図示略）の設定状態あるいは
制御部（図示せず）内部に記憶されている情報に応じて
制御部が出力する制御信号Ｍβ１〜Ｍα３（後述）とが
更に入力端子a0,a1〜a6へ印加される。而してゲート回
路９は前記制御信号Ｍβ１〜Ｍα３に応じてエンベロー
プカウンタ８からの計数出力から各チヤンネルタイミン
グの前半と後半とで夫々１種類づつ、アタツク、デイケ
イ、リリースの各部から成るエンベロープ波形データを
作成して出力端子S6〜S0から出力し、乗算器７の入力端
子b6〜b0へ印加する。乗算器７は入力端子a2〜a0へのス
テツプ波形データと入力端子b6〜b0へのエンベロープ波
形データとを乗算し、その結果データを累算器10へ与え
る。累算器10は８チヤンネル分の前記結果データを累算
し、その累算結果データを楽音波形信号として音響変換
回路（図示略）に出力し、これにより時分割処理による
８チヤンネル分の合成された楽音がスピーカから放音さ
れる。
してチヤンネルを指定されてアツプカウント動作を実行
し、その計数出力はゲート回路９の入力端子b6〜b0へ印
加される。尚、このエンベロープカウンタ８も、例えば
シフトレジスタとアダーの組合せ、あるいはRAMとアダ
ーの組合せにより構成される。そして、このゲート回路
９には前記タイミング信号ｔαと、キーボード（図示
略）付近に設けられている４つの切替え接点を有するエ
ンベロープ制御スイツチ（図示略）の設定状態あるいは
制御部（図示せず）内部に記憶されている情報に応じて
制御部が出力する制御信号Ｍβ１〜Ｍα３（後述）とが
更に入力端子a0,a1〜a6へ印加される。而してゲート回
路９は前記制御信号Ｍβ１〜Ｍα３に応じてエンベロー
プカウンタ８からの計数出力から各チヤンネルタイミン
グの前半と後半とで夫々１種類づつ、アタツク、デイケ
イ、リリースの各部から成るエンベロープ波形データを
作成して出力端子S6〜S0から出力し、乗算器７の入力端
子b6〜b0へ印加する。乗算器７は入力端子a2〜a0へのス
テツプ波形データと入力端子b6〜b0へのエンベロープ波
形データとを乗算し、その結果データを累算器10へ与え
る。累算器10は８チヤンネル分の前記結果データを累算
し、その累算結果データを楽音波形信号として音響変換
回路（図示略）に出力し、これにより時分割処理による
８チヤンネル分の合成された楽音がスピーカから放音さ
れる。
次に第２図によりゲート回路９の詳細な構成を説明す
る。切替え回路116、115、…、110は共に同一構成から
成り、夫々にはエンベロープカウンタ８の計数出力の７
ビツト目、６ビツト目、…、１ビツト目の各ビツトデー
タが入力している。そしてこれらビツトデータは、前述
した制御信号Ｍβ１〜Ｍα３の出力状態に応じてその値
が制御され、前記出力端子S6〜S0からエンベロープ波形
データとして出力する。即ち、制御信号Ｍβ１、Ｍ
α１、Ｍβ２、Ｍα２、Ｍβ３、Ｍα３が夫々、アンド
ゲート12、13、14、15、16、17の各一端に入力する。ま
たアンドゲート12、14、16の各他端にはタイミング信号
ｔαがインバータ18、19、20を夫々介し入力し、更にア
ンドゲート13、15、17の各他端には夫々、タイミング信
号ｔαが直接入力する。そしてアンドゲート12、13の各
出力はオアゲート21に入力し、アンドゲート14、15の各
出力はオアゲート22に入力し、アンドゲート16、17の各
出力はオアゲート23に入力する。そしてオアゲート21、
22、23の各出力は共にノアゲート24に入力し、またその
出力は切替え回路116〜110の入力ラインL1に入力する。
更にオアゲート21、22、23の各出力はまた夫々、切替え
回路116〜110の入力ラインL2、L3、L4に入力する。
る。切替え回路116、115、…、110は共に同一構成から
成り、夫々にはエンベロープカウンタ８の計数出力の７
ビツト目、６ビツト目、…、１ビツト目の各ビツトデー
タが入力している。そしてこれらビツトデータは、前述
した制御信号Ｍβ１〜Ｍα３の出力状態に応じてその値
が制御され、前記出力端子S6〜S0からエンベロープ波形
データとして出力する。即ち、制御信号Ｍβ１、Ｍ
α１、Ｍβ２、Ｍα２、Ｍβ３、Ｍα３が夫々、アンド
ゲート12、13、14、15、16、17の各一端に入力する。ま
たアンドゲート12、14、16の各他端にはタイミング信号
ｔαがインバータ18、19、20を夫々介し入力し、更にア
ンドゲート13、15、17の各他端には夫々、タイミング信
号ｔαが直接入力する。そしてアンドゲート12、13の各
出力はオアゲート21に入力し、アンドゲート14、15の各
出力はオアゲート22に入力し、アンドゲート16、17の各
出力はオアゲート23に入力する。そしてオアゲート21、
22、23の各出力は共にノアゲート24に入力し、またその
出力は切替え回路116〜110の入力ラインL1に入力する。
更にオアゲート21、22、23の各出力はまた夫々、切替え
回路116〜110の入力ラインL2、L3、L4に入力する。
前述したように切替え回路116〜110は同一構成であるの
で同一部に同一参照番号を付して以下に説明すると、前
記入力ラインL1、L2、L3、L4は夫々、トランスフアーゲ
ート25、26、27、28の各ゲートに接続されている。
で同一部に同一参照番号を付して以下に説明すると、前
記入力ラインL1、L2、L3、L4は夫々、トランスフアーゲ
ート25、26、27、28の各ゲートに接続されている。
そしてトランスフアーゲート25には夫々、エンベロープ
カウンタ８からの対応する各ビツトデータが直接入力
し、またトランスフアーゲート26には夫々、前記ビツト
データがインバータ29を介し入力する。更にトランスフ
アーゲート27には“0"信号が入力し、またトランスフア
ーゲート28には“1"信号が入力する。そしてトランスフ
アーゲート25〜28の各出力信号は対応する出力端子S6〜
S0へ入力し、乗算器７へ送出される。
カウンタ８からの対応する各ビツトデータが直接入力
し、またトランスフアーゲート26には夫々、前記ビツト
データがインバータ29を介し入力する。更にトランスフ
アーゲート27には“0"信号が入力し、またトランスフア
ーゲート28には“1"信号が入力する。そしてトランスフ
アーゲート25〜28の各出力信号は対応する出力端子S6〜
S0へ入力し、乗算器７へ送出される。
次に前記実施例の動作を第４図ないし第６図を参照して
説明する。タイミング信号発生回路はタイミング信号C
2、C1、C0を第６図（ａ）、（ｂ）、（ｃ）に示すよう
に夫々出力し、アドレスカウンタ１およびエンベロープ
カウンタ８へ印加する。即ち、前記タイミング信号C2、
C1、C0は時分割処理の１周期の間にその値が０〜７まで
変化してチヤンネル（ch）０〜７のチヤンネルタイミン
グを夫々与えるものである。そしてアドレスカウンタ１
およびエンベロープカウンタ８はこれに応じて共に、各
チヤンネルタイミングで個別に夫々のアツプカウント動
作を実行し、アドレスカウンタ１では各チヤンネルタイ
ミングでの計数出力をアドレスデータとしてα波形メモ
リ２、β波形メモリ３の各アドレス入力端子A3〜A0に印
加する一方、エンベロープカウンタ８では各チヤンネル
タイミングでの計数出力をゲート回路９の入力端子b6〜
b0へ印加するものである。更にタイミング信号ｔαは第
６図（ｄ）に示すように、各チヤンネルタイミングの前
半において“1"、後半において“0"として夫々出力し、
トランスフアーゲート42〜40へ直接、およびトランスフ
アーゲート52〜50へインバータ６を介し印加され、また
ゲート回路９へも印加される。これにより各チヤンネル
タイミングの前半においてはトランスフアーゲート42〜
40が開成し、α波形メモリ２から読出されたα波形（三
角波）の各ステツプの波形データが乗算器７の入力端子
a2〜a0へ入力し、また各チヤンネルタイミングの後半で
はトランスフアーゲート52〜50が開成し、β波形メモリ
３から読出されたβ波形（パルス波）の各ステツプの波
形データが前記入力端子a2〜a0へ印加される（第６図
（ｅ）参照）。
説明する。タイミング信号発生回路はタイミング信号C
2、C1、C0を第６図（ａ）、（ｂ）、（ｃ）に示すよう
に夫々出力し、アドレスカウンタ１およびエンベロープ
カウンタ８へ印加する。即ち、前記タイミング信号C2、
C1、C0は時分割処理の１周期の間にその値が０〜７まで
変化してチヤンネル（ch）０〜７のチヤンネルタイミン
グを夫々与えるものである。そしてアドレスカウンタ１
およびエンベロープカウンタ８はこれに応じて共に、各
チヤンネルタイミングで個別に夫々のアツプカウント動
作を実行し、アドレスカウンタ１では各チヤンネルタイ
ミングでの計数出力をアドレスデータとしてα波形メモ
リ２、β波形メモリ３の各アドレス入力端子A3〜A0に印
加する一方、エンベロープカウンタ８では各チヤンネル
タイミングでの計数出力をゲート回路９の入力端子b6〜
b0へ印加するものである。更にタイミング信号ｔαは第
６図（ｄ）に示すように、各チヤンネルタイミングの前
半において“1"、後半において“0"として夫々出力し、
トランスフアーゲート42〜40へ直接、およびトランスフ
アーゲート52〜50へインバータ６を介し印加され、また
ゲート回路９へも印加される。これにより各チヤンネル
タイミングの前半においてはトランスフアーゲート42〜
40が開成し、α波形メモリ２から読出されたα波形（三
角波）の各ステツプの波形データが乗算器７の入力端子
a2〜a0へ入力し、また各チヤンネルタイミングの後半で
はトランスフアーゲート52〜50が開成し、β波形メモリ
３から読出されたβ波形（パルス波）の各ステツプの波
形データが前記入力端子a2〜a0へ印加される（第６図
（ｅ）参照）。
茲で、音色選択スイツチ（図示略）の選択により例えば
第５図の種類Ａに示すエンベロープ波形が選択される
と、制御部は同図に示す制御信号Ｍβ１〜Ｍα３を出力
してゲート回路９の入力端子a1〜a6に印加する。即ち、
エンベロープカウンタ８の計数出力がエンベロープのア
タツク状態S1のときには、制御信号Ｍβ２のみが“1"と
して出力し、その他の制御信号Ｍβ1,Mα１、Ｍα２、
Ｍβ３、Ｍα３は共に“0"として出力する。このための
第２図のゲート回路９では、タイミング信号ｔαが“1"
の各チヤンネルタイミングの前半ではアンドゲート12〜
17が各出力は共に“0"となり、したがつてオアゲート21
〜23の各出力も共に“0"となる。したがつてノアゲート
24の出力が“1"となり、切替え回路116〜110の入力ライ
ンL1のみに“1"信号が入力し、各トランスフアーゲート
25が開成する。そしてこれによりエンベロープカウンタ
８からの計数出力がそのままゲート回路９の出力端子S6
〜S0へ出力し、乗算器７の入力端子b6〜b0へ印加され
る。またタイミング信号ｔαが“0"の各チヤンネルタイ
ミングの後半ではアンドゲート14の出力のみが“1"とな
り、且つアンドゲート12、13、15〜17の各出力は共に
“0"となる。したがつて切替え回路116〜110の入力ライ
ンL3のみに“1"信号が入力し、他の入力ラインL1、L2、
L4には“0"信号が入力する。このため各トラスフアーゲ
ート27のみが開成し、ゲート回路９の出力端子S6〜S0へ
はオール“0"データが出力することになり、エンベロー
プカウンタ８からの計数出力は無効とされる。
第５図の種類Ａに示すエンベロープ波形が選択される
と、制御部は同図に示す制御信号Ｍβ１〜Ｍα３を出力
してゲート回路９の入力端子a1〜a6に印加する。即ち、
エンベロープカウンタ８の計数出力がエンベロープのア
タツク状態S1のときには、制御信号Ｍβ２のみが“1"と
して出力し、その他の制御信号Ｍβ1,Mα１、Ｍα２、
Ｍβ３、Ｍα３は共に“0"として出力する。このための
第２図のゲート回路９では、タイミング信号ｔαが“1"
の各チヤンネルタイミングの前半ではアンドゲート12〜
17が各出力は共に“0"となり、したがつてオアゲート21
〜23の各出力も共に“0"となる。したがつてノアゲート
24の出力が“1"となり、切替え回路116〜110の入力ライ
ンL1のみに“1"信号が入力し、各トランスフアーゲート
25が開成する。そしてこれによりエンベロープカウンタ
８からの計数出力がそのままゲート回路９の出力端子S6
〜S0へ出力し、乗算器７の入力端子b6〜b0へ印加され
る。またタイミング信号ｔαが“0"の各チヤンネルタイ
ミングの後半ではアンドゲート14の出力のみが“1"とな
り、且つアンドゲート12、13、15〜17の各出力は共に
“0"となる。したがつて切替え回路116〜110の入力ライ
ンL3のみに“1"信号が入力し、他の入力ラインL1、L2、
L4には“0"信号が入力する。このため各トラスフアーゲ
ート27のみが開成し、ゲート回路９の出力端子S6〜S0へ
はオール“0"データが出力することになり、エンベロー
プカウンタ８からの計数出力は無効とされる。
前記エンベロープのアタツク状態S1が終了して次にデイ
ケイ状態S2になると、制御部は制御信号Ｍα１のみを
“1"として出力し、且つその他の制御信号Ｍβ１、Ｍβ
２〜Ｍα３は“0"として出力する。このためタイミング
信号ｔαが“1"の各チヤンネルタイミングの前半では、
ゲート回路９ではアンドゲート12〜17のうちアンドゲー
ト13の出力のみが“1"となり、これにより切替え回路11
6〜110の入力ラインL2のみに“1"信号が入力して各トラ
ンスフアーゲート26のみを開成する。したがつてエンベ
ロープカウンタ８からの計数出力は各ビツトの値を各イ
ンバータ29により反転されて、即ち、前記計数出力の反
転データがゲート回路９の出力端子S6〜S0から出力す
る。他方、チヤンネルタイミングの後半では、アンドゲ
ート12〜17の各出力は共に“0"となり、したがつて入力
ラインL1のみに“1"信号が入力する。このためエンベロ
ープカウンタ８の計数出力がそのまま出力端子S6〜S0か
ら出力する。
ケイ状態S2になると、制御部は制御信号Ｍα１のみを
“1"として出力し、且つその他の制御信号Ｍβ１、Ｍβ
２〜Ｍα３は“0"として出力する。このためタイミング
信号ｔαが“1"の各チヤンネルタイミングの前半では、
ゲート回路９ではアンドゲート12〜17のうちアンドゲー
ト13の出力のみが“1"となり、これにより切替え回路11
6〜110の入力ラインL2のみに“1"信号が入力して各トラ
ンスフアーゲート26のみを開成する。したがつてエンベ
ロープカウンタ８からの計数出力は各ビツトの値を各イ
ンバータ29により反転されて、即ち、前記計数出力の反
転データがゲート回路９の出力端子S6〜S0から出力す
る。他方、チヤンネルタイミングの後半では、アンドゲ
ート12〜17の各出力は共に“0"となり、したがつて入力
ラインL1のみに“1"信号が入力する。このためエンベロ
ープカウンタ８の計数出力がそのまま出力端子S6〜S0か
ら出力する。
前記エンベロープのリリース状態S3になると、制御部は
制御信号Ｍβ１、Ｍα２を“1"として出力し、その他の
制御信号Ｍα１、Ｍβ２、Ｍβ3Mα３は共に“0"として
出力する。このためタイミング信号ｔαが“1"の各チヤ
ンネルタイミングの前半では、アンドゲート12〜17のう
ちアンドゲート15の出力のみが“1"となり、入力ライン
L3のみに“1"信号が入力して各トランスフアーゲート27
が開成する。このため出力端子S6〜S0へはオール“0"デ
ータが出力し、エンベロープカウンタ８の計数出力は無
効とされる。他方、各チヤンネルタイミングの後半で
は、アンドゲート12〜17のうちアンドゲート12のみの出
力が“1"となり、入力ラインL2にのみ“1"信号が入力し
て各トランスフアーゲート26を開成する。このためエン
ベロープカウンタ８の計数出力の反転データが出力端子
S6〜S0へ出力する。
制御信号Ｍβ１、Ｍα２を“1"として出力し、その他の
制御信号Ｍα１、Ｍβ２、Ｍβ3Mα３は共に“0"として
出力する。このためタイミング信号ｔαが“1"の各チヤ
ンネルタイミングの前半では、アンドゲート12〜17のう
ちアンドゲート15の出力のみが“1"となり、入力ライン
L3のみに“1"信号が入力して各トランスフアーゲート27
が開成する。このため出力端子S6〜S0へはオール“0"デ
ータが出力し、エンベロープカウンタ８の計数出力は無
効とされる。他方、各チヤンネルタイミングの後半で
は、アンドゲート12〜17のうちアンドゲート12のみの出
力が“1"となり、入力ラインL2にのみ“1"信号が入力し
て各トランスフアーゲート26を開成する。このためエン
ベロープカウンタ８の計数出力の反転データが出力端子
S6〜S0へ出力する。
以上のようにして前記音色選択スイツチの選択により第
５図の種類Ａに示すエンベロープ波形が選択されると同
図の信号αの項のエンベロープ波形にみられるように、
各チヤンネルタイミングの前半では、アタツク、デイケ
イ、リリースの各状態において夫々、エンベロープカウ
ンタ８の計数出力がそのまま、前記計数出力の反転デー
タ、オール“0"データがエンベロープ波形データとして
ゲート回路９の出力端子S6〜S0から出力し、乗算器７の
入力端子b6〜b0へ印加されることになる。而してこのと
き乗算器７の入力端子a2〜a0へはα波形メモリ２から読
出されたα波形（三角波）の各ステツプの波形データが
印加されているから、前記エンベロープ波形データは前
記α波形に対するエンベロープ波形データということに
なる。そして乗算器７は両データを乗算し、その結果デ
ータを累算器10へ与える。
５図の種類Ａに示すエンベロープ波形が選択されると同
図の信号αの項のエンベロープ波形にみられるように、
各チヤンネルタイミングの前半では、アタツク、デイケ
イ、リリースの各状態において夫々、エンベロープカウ
ンタ８の計数出力がそのまま、前記計数出力の反転デー
タ、オール“0"データがエンベロープ波形データとして
ゲート回路９の出力端子S6〜S0から出力し、乗算器７の
入力端子b6〜b0へ印加されることになる。而してこのと
き乗算器７の入力端子a2〜a0へはα波形メモリ２から読
出されたα波形（三角波）の各ステツプの波形データが
印加されているから、前記エンベロープ波形データは前
記α波形に対するエンベロープ波形データということに
なる。そして乗算器７は両データを乗算し、その結果デ
ータを累算器10へ与える。
他方、第５図の信号βの項のエンベロープ波形にみられ
るように、各チヤンネルタイミングの後半では、アタツ
ク、デイケイ、リリースの各状態において夫々、オール
“0"データ、エンベロープカウンタ８の計数出力がその
まま、前記計数出力の反転データがエンベロープ波形デ
ータとして出力し、乗算器７の入力端子b6〜b0へ印加さ
れる。而してこのとき乗算器７の入力端子a2〜a0にはβ
波形メモリ３からのβ波形（パルス波）のステツプ波形
データが印加されているから、前記エンベロープ波形デ
ータはβ波形に対するエンベロープ波形データというこ
とになる。そして乗算器７は両データを乗算し、その結
果データを累算器10へ与える。
るように、各チヤンネルタイミングの後半では、アタツ
ク、デイケイ、リリースの各状態において夫々、オール
“0"データ、エンベロープカウンタ８の計数出力がその
まま、前記計数出力の反転データがエンベロープ波形デ
ータとして出力し、乗算器７の入力端子b6〜b0へ印加さ
れる。而してこのとき乗算器７の入力端子a2〜a0にはβ
波形メモリ３からのβ波形（パルス波）のステツプ波形
データが印加されているから、前記エンベロープ波形デ
ータはβ波形に対するエンベロープ波形データというこ
とになる。そして乗算器７は両データを乗算し、その結
果データを累算器10へ与える。
このようにして乗算器７の出力端子S8〜S0からは第６図
（ｉ）にみられるように、各チヤンネルタイミングch
0、ch1、…、ch7の前半に於いてα波形に対する前記結
果データが出力し、また後半に於いてはβ波形に対する
前記結果データが出力し、累算器10へ与えられることに
なる。このため累算器10は各チヤンネルタイミングに於
いてその１ステツプ内の前半と後半の各結果データを累
算し、その累算結果データを楽音波形信号として音響変
換回路（図示略）に出力し、その楽音が放音される。
（ｉ）にみられるように、各チヤンネルタイミングch
0、ch1、…、ch7の前半に於いてα波形に対する前記結
果データが出力し、また後半に於いてはβ波形に対する
前記結果データが出力し、累算器10へ与えられることに
なる。このため累算器10は各チヤンネルタイミングに於
いてその１ステツプ内の前半と後半の各結果データを累
算し、その累算結果データを楽音波形信号として音響変
換回路（図示略）に出力し、その楽音が放音される。
したがつてキーボード上のあるキーが実際にオンされた
ときには、制御部はそのキーに対し何れか１つのチヤン
ネルを割当てる。而してそのチヤンネル割当時から該チ
ヤンネルタイミングにおいて前記アドレスカウンタ１、
エンベロープカウンタ８、乗算器７、累算器10が上述し
た動作を開始し、α波形メモリ２、β波形メモリ３から
は上述したオンキーの音高に対応してα波形とβ波形が
読出される。またゲート回路９からはキーオン中はアタ
ツク、デイケイの各部のエンベロープ波形データが前記
α波形、β波形に対し夫々出力し、この結果、前記オン
キーの楽音が放音される。また例えばキーオフされると
各エンベロープ波形はリリース状態として出力され、前
記楽音が消音してゆく。
ときには、制御部はそのキーに対し何れか１つのチヤン
ネルを割当てる。而してそのチヤンネル割当時から該チ
ヤンネルタイミングにおいて前記アドレスカウンタ１、
エンベロープカウンタ８、乗算器７、累算器10が上述し
た動作を開始し、α波形メモリ２、β波形メモリ３から
は上述したオンキーの音高に対応してα波形とβ波形が
読出される。またゲート回路９からはキーオン中はアタ
ツク、デイケイの各部のエンベロープ波形データが前記
α波形、β波形に対し夫々出力し、この結果、前記オン
キーの楽音が放音される。また例えばキーオフされると
各エンベロープ波形はリリース状態として出力され、前
記楽音が消音してゆく。
第４図は、α波形、β波形が夫々第３図に示す三角波及
びパルス波であり、且つ音色選択スイツチが第５図に示
す種類Ａのエンベロープ波形を指定している上述した例
において累算器10から出力する楽音波形信号の変化の模
様を示している。即ち、第４図（ａ）、（ｂ）、（ｃ）
はアタツク状態S1を示す。この場合、α波形に対するエ
ンベロープ波形のみが有効であるから、キーオン後から
エンベロープ波形の振幅値が増大するにしたがつて三角
波のみの楽音波形信号の振幅値も第４図（ａ）→（ｂ）
→（ｃ）と順に示すように増大する。
びパルス波であり、且つ音色選択スイツチが第５図に示
す種類Ａのエンベロープ波形を指定している上述した例
において累算器10から出力する楽音波形信号の変化の模
様を示している。即ち、第４図（ａ）、（ｂ）、（ｃ）
はアタツク状態S1を示す。この場合、α波形に対するエ
ンベロープ波形のみが有効であるから、キーオン後から
エンベロープ波形の振幅値が増大するにしたがつて三角
波のみの楽音波形信号の振幅値も第４図（ａ）→（ｂ）
→（ｃ）と順に示すように増大する。
第４図（ｄ）、（ｅ）、（ｆ）はデイケイ状態S2を示
す。即ち、このデイケイ状態S2ではα波形のエンベロー
プ波形の振幅値はその最大値から最小値へ向けて減少
し、他方、β波形のエンベロープ波形はその振幅値は最
小値から最大値へ向けて増大する。したがつて第４図
（ｄ）に示すように、デイケイ状態S2の開始後は、楽音
波形信号にはα波形（三角波）を主成分としてβ波形
（パルス波）がそれに付加された形状を有し、またデイ
ケイ状態S2の半ばでは、第４図（ｅ）に示すように両波
形の成分は半々となり、更にデイケイ状態S2の後半では
第４図（ｆ）に示すように、β波形の成分の方が主とな
る。
す。即ち、このデイケイ状態S2ではα波形のエンベロー
プ波形の振幅値はその最大値から最小値へ向けて減少
し、他方、β波形のエンベロープ波形はその振幅値は最
小値から最大値へ向けて増大する。したがつて第４図
（ｄ）に示すように、デイケイ状態S2の開始後は、楽音
波形信号にはα波形（三角波）を主成分としてβ波形
（パルス波）がそれに付加された形状を有し、またデイ
ケイ状態S2の半ばでは、第４図（ｅ）に示すように両波
形の成分は半々となり、更にデイケイ状態S2の後半では
第４図（ｆ）に示すように、β波形の成分の方が主とな
る。
第４図（ｇ）、（ｈ）、（ｉ）はリリース状態S3を示
す。即ち、このリリース状態S3では、α波形のエンベロ
ープ波形は「０」であり、β波形のエンベロープ波形の
みがその振幅値が最大値から最小値へ向けて減少してゆ
く。このためパルス波のみの楽音信号の振幅値が第４図
（ｇ）→（ｈ）→（ｉ）と順に示すように次第に減少し
てゆく。
す。即ち、このリリース状態S3では、α波形のエンベロ
ープ波形は「０」であり、β波形のエンベロープ波形の
みがその振幅値が最大値から最小値へ向けて減少してゆ
く。このためパルス波のみの楽音信号の振幅値が第４図
（ｇ）→（ｈ）→（ｉ）と順に示すように次第に減少し
てゆく。
第５図の種類Ｂ、Ｃ、Ｄは夫々、他の音色選択スイツチ
が選択された時、ゲート回路９からα波形、β波形に対
し夫々出力するエンベロープ波形の形状と、制御信号Ｍ
β１〜Ｍα３の各出力状態を示している。これら種類
Ｂ、Ｃ、Ｄの各場合におけるゲート回路９の動作は種類
Ａの場合と同様であるから、その説明は省略する。
が選択された時、ゲート回路９からα波形、β波形に対
し夫々出力するエンベロープ波形の形状と、制御信号Ｍ
β１〜Ｍα３の各出力状態を示している。これら種類
Ｂ、Ｃ、Ｄの各場合におけるゲート回路９の動作は種類
Ａの場合と同様であるから、その説明は省略する。
尚、前記実施例ではα、βの２つの波形メモリを設けて
各チヤンネルタイミングを２分割したが、３以上の波形
メモリを設けて各チヤンネルタイミングを３以上に分割
してもよい。勿論波形メモリは１つのROMあるいはRAMを
アドレス信号によつて分割し、複数の波形情報を読出す
ことが出来るようにしてもよい。また波形は三角波、パ
ルス波に限らないことは勿論である。そして、波形メモ
リに記憶する情報としては振幅値のほか差分値等でも良
い。更にエンベロープ波形の形状、組み合せの数も前記
実施例に限定されないことも勿論である。
各チヤンネルタイミングを２分割したが、３以上の波形
メモリを設けて各チヤンネルタイミングを３以上に分割
してもよい。勿論波形メモリは１つのROMあるいはRAMを
アドレス信号によつて分割し、複数の波形情報を読出す
ことが出来るようにしてもよい。また波形は三角波、パ
ルス波に限らないことは勿論である。そして、波形メモ
リに記憶する情報としては振幅値のほか差分値等でも良
い。更にエンベロープ波形の形状、組み合せの数も前記
実施例に限定されないことも勿論である。
この発明は以上説明したように、複数の波形を記憶する
波形メモリを設け、この波形メモリから１つの楽音に対
して異なる複数の波形を時分割的に読出し、そして各波
形に対して夫々異なるエンベロープ波形を付与するよう
にし、而して前記波形メモリから読み出された各波形に
対応するエンベロープ波形を付与し、その結果、得られ
る複数の波形を合成して出力するようにした楽音波形信
号発生装置を提供したから、複数の波形が合成された楽
音信号が得られ、その結果、得られる楽音の音色が自然
楽器のように非常に豊かになる利点がある。その場合、
回路構成は最小のものでよいからLSI化に最適であり、
電子楽器の小型化、コストダウンにも寄与できるもので
ある。またこの発明の電子楽器に複数の楽音を同時に得
べく時分割処理方式を適用すれば、音色豊かな楽音が多
数、同時生成され、演奏上好都合となる利点もある。
波形メモリを設け、この波形メモリから１つの楽音に対
して異なる複数の波形を時分割的に読出し、そして各波
形に対して夫々異なるエンベロープ波形を付与するよう
にし、而して前記波形メモリから読み出された各波形に
対応するエンベロープ波形を付与し、その結果、得られ
る複数の波形を合成して出力するようにした楽音波形信
号発生装置を提供したから、複数の波形が合成された楽
音信号が得られ、その結果、得られる楽音の音色が自然
楽器のように非常に豊かになる利点がある。その場合、
回路構成は最小のものでよいからLSI化に最適であり、
電子楽器の小型化、コストダウンにも寄与できるもので
ある。またこの発明の電子楽器に複数の楽音を同時に得
べく時分割処理方式を適用すれば、音色豊かな楽音が多
数、同時生成され、演奏上好都合となる利点もある。
第１図はこの発明の一実施例の要部のブロツク回路図、
第２図はゲート回路９の具体的回路図、第３図（ａ）、
（ｂ）は夫々、α波形、β波形を示す図、第４図（ａ）
〜（ｉ）は夫々、種類Ａのエンベロープが前記α波形、
β波形に設定されている場合に生成される楽音波形信号
の生成過程の状態を示す図、第５図は４種類のエンベロ
ープとそのときに出力する制御信号Ｍβ１〜Ｍα３の内
容を示す図、第６図は動作を説明するタイムチヤートで
ある。 １……アドレスカウンタ、２……α波形メモリ、３……
β波形メモリ、７……乗算器、８……エンベロープカウ
ンタ、９……ゲート回路、10……累算器。
第２図はゲート回路９の具体的回路図、第３図（ａ）、
（ｂ）は夫々、α波形、β波形を示す図、第４図（ａ）
〜（ｉ）は夫々、種類Ａのエンベロープが前記α波形、
β波形に設定されている場合に生成される楽音波形信号
の生成過程の状態を示す図、第５図は４種類のエンベロ
ープとそのときに出力する制御信号Ｍβ１〜Ｍα３の内
容を示す図、第６図は動作を説明するタイムチヤートで
ある。 １……アドレスカウンタ、２……α波形メモリ、３……
β波形メモリ、７……乗算器、８……エンベロープカウ
ンタ、９……ゲート回路、10……累算器。
Claims (1)
- 【請求項１】複数の波形を記憶した波形メモリ手段と、 一定周期信号を発生する信号出力手段と、 この信号出力手段からの一定周期信号の変化に応答して
上記波形メモリ手段からそれぞれ異なる波形データを時
分割的に読み出す波形読み出し手段と、 時間の経過とともにカウント値が可変するカウント手段
と、 このカウント手段から得られるカウント値の変化の度合
いを変更して複数の異なるカウントデータを出力する変
更手段と、 この変更手段からの複数の異なるカウントデータを上記
信号出力手段からの一定周期信号に変化に応答して出力
するカウント出力手段と、 このカウント出力手段からの各カウントデータと上記波
形読み出し手段からの対応する波形データとを乗算する
乗算手段と、 この乗算手段からの出力波形データを累算合成して出力
する累算手段と、 を有することを特徴とする楽音波形信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57158791A JPH0731502B2 (ja) | 1982-09-14 | 1982-09-14 | 楽音波形信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57158791A JPH0731502B2 (ja) | 1982-09-14 | 1982-09-14 | 楽音波形信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5949596A JPS5949596A (ja) | 1984-03-22 |
| JPH0731502B2 true JPH0731502B2 (ja) | 1995-04-10 |
Family
ID=15679417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57158791A Expired - Lifetime JPH0731502B2 (ja) | 1982-09-14 | 1982-09-14 | 楽音波形信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731502B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4643067A (en) * | 1984-07-16 | 1987-02-17 | Kawai Musical Instrument Mfg. Co., Ltd. | Signal convolution production of time variant harmonics in an electronic musical instrument |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4079650A (en) * | 1976-01-26 | 1978-03-21 | Deutsch Research Laboratories, Ltd. | ADSR envelope generator |
| JPS56117291A (en) * | 1980-02-20 | 1981-09-14 | Matsushita Electric Industrial Co Ltd | Electronec musical instrument |
-
1982
- 1982-09-14 JP JP57158791A patent/JPH0731502B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5949596A (ja) | 1984-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419919A (en) | Electronic musical instrument | |
| US4785706A (en) | Apparatus for generating a musical tone signal with tone color variations independent of tone pitch | |
| US4681007A (en) | Sound generator for electronic musical instrument | |
| US4416179A (en) | Electronic musical instrument | |
| US4939973A (en) | Tone signal generation device having waveshape changing means | |
| US5254805A (en) | Electronic musical instrument capable of adding musical effect to musical tones | |
| JPH0731502B2 (ja) | 楽音波形信号発生装置 | |
| US4612839A (en) | Waveform data generating system | |
| JPS6113239B2 (ja) | ||
| JPS6248239B2 (ja) | ||
| JPS6040620B2 (ja) | 電子楽器に於ける楽音発生制御装置 | |
| JPS6341080B2 (ja) | ||
| JPH0468632B2 (ja) | ||
| JP2642092B2 (ja) | デジタルエフェクト装置 | |
| JPS5921038B2 (ja) | 電子楽器 | |
| JPS6231360B2 (ja) | ||
| JPH043875B2 (ja) | ||
| JP2560276B2 (ja) | デジタルエフエクト装置 | |
| JP2767973B2 (ja) | 電子楽器 | |
| JPH0525116B2 (ja) | ||
| JPS592034B2 (ja) | 電子楽器 | |
| KR960006230Y1 (ko) | 전자악기의 음색 재생장치 | |
| JPS583238B2 (ja) | 電子楽器 | |
| JPS592035B2 (ja) | 電子楽器の波形信号発生回路 | |
| JPS6411955B2 (ja) |