JPH07318615A - 制御データの重複作成削減方式 - Google Patents
制御データの重複作成削減方式Info
- Publication number
- JPH07318615A JPH07318615A JP6109463A JP10946394A JPH07318615A JP H07318615 A JPH07318615 A JP H07318615A JP 6109463 A JP6109463 A JP 6109463A JP 10946394 A JP10946394 A JP 10946394A JP H07318615 A JPH07318615 A JP H07318615A
- Authority
- JP
- Japan
- Prior art keywords
- data
- lsi
- stored
- control data
- save file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩ評価試験装置による評価試験の前準備
であるデータのリンケージ処理を短時間で確実に行う。 【構成】 最初の評価試験におけるＬＳＩのＣＡＤ算出
基準値ファイル２、製造工程補正係数値３との合成デー
タとインデックスとなるＬＳＩ１の品種名、製造工程補
正係数値３を管理項目７ａとしてＬＳＩ試験装置制御デ
ータ記憶領域６に格納させ、仕様変更したＬＳＩの評価
試験時にリンケージ処理用退避ファイル７内に該当する
合成データを管理項目７ａにより検索し、当該データブ
ロックを取り込み、ロードモジュールの作成を行う。
であるデータのリンケージ処理を短時間で確実に行う。 【構成】 最初の評価試験におけるＬＳＩのＣＡＤ算出
基準値ファイル２、製造工程補正係数値３との合成デー
タとインデックスとなるＬＳＩ１の品種名、製造工程補
正係数値３を管理項目７ａとしてＬＳＩ試験装置制御デ
ータ記憶領域６に格納させ、仕様変更したＬＳＩの評価
試験時にリンケージ処理用退避ファイル７内に該当する
合成データを管理項目７ａにより検索し、当該データブ
ロックを取り込み、ロードモジュールの作成を行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
評価試験用の制御データの重複作成削減方式に関し、特
に、制御データの再リンケージ処理におけるデータ合成
時間の大幅な短縮に適用して有効な技術に関するもので
ある。
評価試験用の制御データの重複作成削減方式に関し、特
に、制御データの再リンケージ処理におけるデータ合成
時間の大幅な短縮に適用して有効な技術に関するもので
ある。
【０００２】
【従来の技術】本発明者が検討したところによれば、半
導体集積回路装置（以下、ＬＳＩという）の電気的特性
試験を行うＬＳＩ評価試験装置の制御データは、通常、
ＬＳＩ内部のＡＣ／ＤＣ特性、即ち各回路の経路別にお
ける測定条件を示すＣＡＤ出力による判定基準値と、Ｌ
ＳＩ製造工程のプロセスに起因する許容範囲を示す補正
値と、ＬＳＩ動作条件パラメータ、ＬＳＩ評価試験装置
制御手順などを記述するテストプログラムとの３種類の
データを用いて構成され、それらのデータからロードモ
ジュール形式のデータを作成している。
導体集積回路装置（以下、ＬＳＩという）の電気的特性
試験を行うＬＳＩ評価試験装置の制御データは、通常、
ＬＳＩ内部のＡＣ／ＤＣ特性、即ち各回路の経路別にお
ける測定条件を示すＣＡＤ出力による判定基準値と、Ｌ
ＳＩ製造工程のプロセスに起因する許容範囲を示す補正
値と、ＬＳＩ動作条件パラメータ、ＬＳＩ評価試験装置
制御手順などを記述するテストプログラムとの３種類の
データを用いて構成され、それらのデータからロードモ
ジュール形式のデータを作成している。
【０００３】なお、ＬＳＩ評価試験装置のテスティング
技術として詳しく述べてある例として、プレスジャーナ
ル社発行「セミコンダクターワールド」１９９１年８月
号、平成３年７月２０日発行、Ｐ１０２〜Ｐ１０６があ
る。
技術として詳しく述べてある例として、プレスジャーナ
ル社発行「セミコンダクターワールド」１９９１年８月
号、平成３年７月２０日発行、Ｐ１０２〜Ｐ１０６があ
る。
【０００４】
【発明が解決しようとする課題】ところが、上記のよう
なＬＳＩ評価試験装置では、各個別のロードモジュール
作成処理において処理が完結しているために、前回に作
成したロードモジュール内に同一内容のデータが存在す
るかどうかの管理を行っていない。
なＬＳＩ評価試験装置では、各個別のロードモジュール
作成処理において処理が完結しているために、前回に作
成したロードモジュール内に同一内容のデータが存在す
るかどうかの管理を行っていない。
【０００５】そのために、仕様が異なるだけのＬＳＩの
評価試験であっても、評価試験毎にすべてのロードモジ
ュールデータを作成し直さなければならない。
評価試験であっても、評価試験毎にすべてのロードモジ
ュールデータを作成し直さなければならない。
【０００６】それにより、近年、ＬＳＩが高集積化され
るに従って、ロードモジュールデータ量が膨大となり、
電気的特性評価の前準備であるデータ入力やデータ合成
の時間が長時間となってしまい、試験効率が低下してし
まう。
るに従って、ロードモジュールデータ量が膨大となり、
電気的特性評価の前準備であるデータ入力やデータ合成
の時間が長時間となってしまい、試験効率が低下してし
まう。
【０００７】また、ロードモジュールデータ量が膨大と
なってしまい、ＬＳＩ評価試験装置のデータ記憶容量の
不足も生じてしまう。
なってしまい、ＬＳＩ評価試験装置のデータ記憶容量の
不足も生じてしまう。
【０００８】本発明の目的は、ＬＳＩ評価試験装置によ
る評価試験の前準備であるデータのリンケージ処理を短
時間で確実に行う制御データの重複作成削減方式を提供
することにある。
る評価試験の前準備であるデータのリンケージ処理を短
時間で確実に行う制御データの重複作成削減方式を提供
することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、本発明の制御データの重複作成
削減方式は、オブジェクトデータのリンケージ処理中に
前記複数のデータ中で変更されにくい合成データ部分の
データブロックを退避ファイル格納手段に格納し、再リ
ンケージ処理時に退避ファイル格納手段に格納されたデ
ータブロックをロードモジュール内に取り込み、再リン
ケージ処理による制御データの重複作成を行わずにロー
ドモジュール作成を行うものである。
削減方式は、オブジェクトデータのリンケージ処理中に
前記複数のデータ中で変更されにくい合成データ部分の
データブロックを退避ファイル格納手段に格納し、再リ
ンケージ処理時に退避ファイル格納手段に格納されたデ
ータブロックをロードモジュール内に取り込み、再リン
ケージ処理による制御データの重複作成を行わずにロー
ドモジュール作成を行うものである。
【００１２】また、本発明の制御データの重複作成削減
方式は、前記退避ファイル格納手段に格納されるデータ
ブロックが、評価試験される半導体集積回路装置の各構
成回路毎の経路別測定条件などのデータである算出基準
ファイルデータと各構成回路のプロセス上のばらつきな
どによる許容誤差などの補正係数値データを入力する製
造工程補正係数データとの合成データのデータブロック
であるものである。
方式は、前記退避ファイル格納手段に格納されるデータ
ブロックが、評価試験される半導体集積回路装置の各構
成回路毎の経路別測定条件などのデータである算出基準
ファイルデータと各構成回路のプロセス上のばらつきな
どによる許容誤差などの補正係数値データを入力する製
造工程補正係数データとの合成データのデータブロック
であるものである。
【００１３】さらに、本発明の制御データの重複作成削
減方式は、前記退避ファイル格納手段に格納される制御
データが、合成されない制御データのデータブロックか
らなるものである。
減方式は、前記退避ファイル格納手段に格納される制御
データが、合成されない制御データのデータブロックか
らなるものである。
【００１４】また、本発明の制御データの重複作成削減
方式は、前記退避ファイル格納手段のブロックデータの
格納時に、インデックスとなる管理項目も格納し、再リ
ンケージ実行時に管理項目を検索することにより退避フ
ァイル格納手段に格納されている所定のデータブロック
をロードモジュール内に取り込むものである。
方式は、前記退避ファイル格納手段のブロックデータの
格納時に、インデックスとなる管理項目も格納し、再リ
ンケージ実行時に管理項目を検索することにより退避フ
ァイル格納手段に格納されている所定のデータブロック
をロードモジュール内に取り込むものである。
【００１５】
【作用】上記した本発明の制御データの重複削減方式に
よれば、仕様変更を行っただけのＬＳＩの制御データの
再リンケージ処理時に、すでにリンケージ処理された合
成データをそのまま使用することができる。
よれば、仕様変更を行っただけのＬＳＩの制御データの
再リンケージ処理時に、すでにリンケージ処理された合
成データをそのまま使用することができる。
【００１６】また、上記した本発明の制御データの重複
削減方式によれば、入力されたデータの中で最もデータ
量の多い入力データをフレキシブルにリンケージ処理を
行った後に格納することができる。
削減方式によれば、入力されたデータの中で最もデータ
量の多い入力データをフレキシブルにリンケージ処理を
行った後に格納することができる。
【００１７】さらに、上記した本発明の制御データの重
複削減方式によれば、インデックスとして管理項目を検
索するとにより、退避ファイル格納手段内に格納された
データが多数となっても確実に短時間で該当するデータ
を検索することができる。
複削減方式によれば、インデックスとして管理項目を検
索するとにより、退避ファイル格納手段内に格納された
データが多数となっても確実に短時間で該当するデータ
を検索することができる。
【００１８】それによって、リンケージ処理時間を大幅
に短縮することができ、ＬＳＩ評価試験の効率が向上す
る。
に短縮することができ、ＬＳＩ評価試験の効率が向上す
る。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２０】（実施例１）図１は、本発明の実施例１に
よるＬＳＩ評価試験装置の退避ファイル格納手順を示す
ブロック図、図２は、本発明の実施例１によるＬＳＩ評
価試験装置の退避ファイル読み込み手順を示すブロック
図である。
よるＬＳＩ評価試験装置の退避ファイル格納手順を示す
ブロック図、図２は、本発明の実施例１によるＬＳＩ評
価試験装置の退避ファイル読み込み手順を示すブロック
図である。
【００２１】本実施例１において、ＬＳＩ評価試験装置
（図示せず）に入力される制御データは、評価試験され
るＬＳＩ１の各構成回路毎の経路別測定条件などのデー
タであるＣＡＤ算出基準値ファイル２と、各構成回路の
プロセス上のばらつきなどによる許容誤差などの補正係
数値データを入力する製造工程補正係数値３と、ＬＳＩ
１の評価試験を行う試験工程や電源電圧仕様、ピン仕様
および測定仕様などのテスト条件設定マクロ命令である
ＬＳＩ測定プログラム４とである。
（図示せず）に入力される制御データは、評価試験され
るＬＳＩ１の各構成回路毎の経路別測定条件などのデー
タであるＣＡＤ算出基準値ファイル２と、各構成回路の
プロセス上のばらつきなどによる許容誤差などの補正係
数値データを入力する製造工程補正係数値３と、ＬＳＩ
１の評価試験を行う試験工程や電源電圧仕様、ピン仕様
および測定仕様などのテスト条件設定マクロ命令である
ＬＳＩ測定プログラム４とである。
【００２２】また、データリンケージ処理プログラム５
は、たとえばコンパイラなどで作成されたＣＡＤ算出基
準値ファイル２、製造工程補正係数値３およびＬＳＩ測
定プログラム４を実行ファイルに生成し、ロードモジュ
ールを行うプログラムである。
は、たとえばコンパイラなどで作成されたＣＡＤ算出基
準値ファイル２、製造工程補正係数値３およびＬＳＩ測
定プログラム４を実行ファイルに生成し、ロードモジュ
ールを行うプログラムである。
【００２３】さらに、ＬＳＩ試験装置制御データ記憶領
域６は、データリンケージ処理プログラム５により、Ｃ
ＡＤ算出基準値ファイル２をリンケージ処理したＣＡＤ
算出基準値データ６ａ、ＣＡＤ算出基準値ファイル２と
製造工程補正係数値３を合成し、リンケージ処理した合
成データ６ｂ、ＣＡＤ算出基準値ファイル２と製造工程
補正係数値３とＬＳＩ測定プログラム４とを合成し、リ
ンケージ処理した合成データ６ｃおよびＬＳＩ測定プロ
グラム４をリンケージ処理したＬＳＩ測定プログラムデ
ータ６ｄの格納を行う。
域６は、データリンケージ処理プログラム５により、Ｃ
ＡＤ算出基準値ファイル２をリンケージ処理したＣＡＤ
算出基準値データ６ａ、ＣＡＤ算出基準値ファイル２と
製造工程補正係数値３を合成し、リンケージ処理した合
成データ６ｂ、ＣＡＤ算出基準値ファイル２と製造工程
補正係数値３とＬＳＩ測定プログラム４とを合成し、リ
ンケージ処理した合成データ６ｃおよびＬＳＩ測定プロ
グラム４をリンケージ処理したＬＳＩ測定プログラムデ
ータ６ｄの格納を行う。
【００２４】また、リンケージ処理用退避ファイル（退
避ファイル格納手段）７には、ＣＡＤ算出基準値ファイ
ル２と製造工程補正係数値３を合成したデータおよびそ
のデータの管理を行う管理項目７ａが格納される。
避ファイル格納手段）７には、ＣＡＤ算出基準値ファイ
ル２と製造工程補正係数値３を合成したデータおよびそ
のデータの管理を行う管理項目７ａが格納される。
【００２５】次に、本実施例の作用について説明する。
【００２６】まず、最初の評価試験を行うＬＳＩ１のＣ
ＡＤ算出基準値ファイル２、製造工程補正係数値３およ
びＬＳＩ測定プログラム４のデータをそれぞれＬＳＩ評
価試験装置に入力する。
ＡＤ算出基準値ファイル２、製造工程補正係数値３およ
びＬＳＩ測定プログラム４のデータをそれぞれＬＳＩ評
価試験装置に入力する。
【００２７】そして、これらのデータをデータリンケー
ジ処理プログラム５によってロードモジュールしたデー
タであるＣＡＤ算出基準値データ６ａ、合成データ６
ｂ、合成データ６ｃおよびＬＳＩ測定プログラムデータ
６ｄをＬＳＩ試験装置制御データ記憶領域６に格納させ
る。
ジ処理プログラム５によってロードモジュールしたデー
タであるＣＡＤ算出基準値データ６ａ、合成データ６
ｂ、合成データ６ｃおよびＬＳＩ測定プログラムデータ
６ｄをＬＳＩ試験装置制御データ記憶領域６に格納させ
る。
【００２８】また、この時、データリンケージ処理プロ
グラム５は、合成したロードモジュール内に存在する変
更されにくいデータであるＣＡＤ算出基準値ファイル２
と製造工程補正係数値３との合成データ６ｂをリンケー
ジ処理用退避ファイル７内に退避、格納させた後にＬＳ
Ｉ１の所定の評価試験を実行させる。
グラム５は、合成したロードモジュール内に存在する変
更されにくいデータであるＣＡＤ算出基準値ファイル２
と製造工程補正係数値３との合成データ６ｂをリンケー
ジ処理用退避ファイル７内に退避、格納させた後にＬＳ
Ｉ１の所定の評価試験を実行させる。
【００２９】さらに、リンケージ処理用退避ファイル７
には、同時に、ＣＡＤ算出基準値ファイル２と製造工程
補正係数値３との合成データ６ｂのインデックスとなる
ように管理項目７ａとして、たとえば、ＬＳＩ１の品種
名および製造工程補正係数値３を格納させる。
には、同時に、ＣＡＤ算出基準値ファイル２と製造工程
補正係数値３との合成データ６ｂのインデックスとなる
ように管理項目７ａとして、たとえば、ＬＳＩ１の品種
名および製造工程補正係数値３を格納させる。
【００３０】次に、ＬＳＩ１の評価が終了した後、図２
に示すように、ＬＳＩ１を仕様変更したＬＳＩ（図示せ
ず）の評価試験を行う場合には、ＣＡＤ算出基準値ファ
イル２、製造工程補正係数値３およびＬＳＩ１の仕様変
更のデータであるＬＳＩ測定プログラム４ａの入力を行
う。
に示すように、ＬＳＩ１を仕様変更したＬＳＩ（図示せ
ず）の評価試験を行う場合には、ＣＡＤ算出基準値ファ
イル２、製造工程補正係数値３およびＬＳＩ１の仕様変
更のデータであるＬＳＩ測定プログラム４ａの入力を行
う。
【００３１】よって、ＬＳＩ試験装置制御データ記憶領
域６は、データリンケージ処理プログラム５により、Ｃ
ＡＤ算出基準値ファイル２をリンケージ処理したＣＡＤ
算出基準値データ６ａ、ＣＡＤ算出基準値ファイル２と
製造工程補正係数値３を合成し、リンケージ処理した合
成データ６ｂ、ＣＡＤ算出基準値ファイル２と製造工程
補正係数値３とＬＳＩ測定プログラム４ａとを合成し、
リンケージ処理した合成データ６ｅおよびＬＳＩ測定プ
ログラム４ａをリンケージ処理したＬＳＩ測定プログラ
ムデータ６ｆの格納を行う。
域６は、データリンケージ処理プログラム５により、Ｃ
ＡＤ算出基準値ファイル２をリンケージ処理したＣＡＤ
算出基準値データ６ａ、ＣＡＤ算出基準値ファイル２と
製造工程補正係数値３を合成し、リンケージ処理した合
成データ６ｂ、ＣＡＤ算出基準値ファイル２と製造工程
補正係数値３とＬＳＩ測定プログラム４ａとを合成し、
リンケージ処理した合成データ６ｅおよびＬＳＩ測定プ
ログラム４ａをリンケージ処理したＬＳＩ測定プログラ
ムデータ６ｆの格納を行う。
【００３２】そして、データリンケージ処理プログラム
５による再リンケージ処理実行時に、データリンケージ
処理プログラム５は、リンケージ処理用退避ファイル７
内に該当する有効データであるＣＡＤ算出基準値ファイ
ル２と製造工程補正係数値３との合成データ６ｂが格納
されているかの検索を行う。
５による再リンケージ処理実行時に、データリンケージ
処理プログラム５は、リンケージ処理用退避ファイル７
内に該当する有効データであるＣＡＤ算出基準値ファイ
ル２と製造工程補正係数値３との合成データ６ｂが格納
されているかの検索を行う。
【００３３】また、この検索は、リンケージ処理用退避
ファイル７に格納されている管理項目７ａを検索するこ
とにより行う。
ファイル７に格納されている管理項目７ａを検索するこ
とにより行う。
【００３４】そして、該当する合成データ６ｂが格納さ
れていると、その合成データ６ｂのデータブロックを作
成中のロードモジュール内に取り込み、ロードモジュー
ルの作成を行う。
れていると、その合成データ６ｂのデータブロックを作
成中のロードモジュール内に取り込み、ロードモジュー
ルの作成を行う。
【００３５】また、製造工程補正係数値３などの内容が
異なることにより再リンケージ処理中に該当するデータ
がリンケージ処理用退避ファイル７になければ、再リン
ケージ処理を行ったＣＡＤ算出基準値ファイル２と製造
工程補正係数値３との合成されたデータをリンケージ処
理用退避ファイル７に新たに追加し、格納する。
異なることにより再リンケージ処理中に該当するデータ
がリンケージ処理用退避ファイル７になければ、再リン
ケージ処理を行ったＣＡＤ算出基準値ファイル２と製造
工程補正係数値３との合成されたデータをリンケージ処
理用退避ファイル７に新たに追加し、格納する。
【００３６】さらに、その次の新しいＬＳＩ（図示せ
ず）の評価試験時にも、リンケージ処理中にリンケージ
処理用退避ファイル７内に該当するデータが格納されて
いるかの検索を行い、なければ新たにリンケージ処理用
ファイル７に格納し、検索されればその合成データを取
り込み、ロードモジュールの作成を行う。
ず）の評価試験時にも、リンケージ処理中にリンケージ
処理用退避ファイル７内に該当するデータが格納されて
いるかの検索を行い、なければ新たにリンケージ処理用
ファイル７に格納し、検索されればその合成データを取
り込み、ロードモジュールの作成を行う。
【００３７】よって、リンケージ処理用退避ファイル７
に格納される合成されたデータは、ＣＡＤ算出基準値フ
ァイル２または製造工程補正係数値３の内容が変わる毎
に新たに追加されていくことになる。
に格納される合成されたデータは、ＣＡＤ算出基準値フ
ァイル２または製造工程補正係数値３の内容が変わる毎
に新たに追加されていくことになる。
【００３８】これらの合成データ６ｂを検索し、リンケ
ージ処理用退避ファイル７内に格納されたＣＡＤ算出基
準値ファイル２と製造工程補正係数値３との合成データ
６ｂをそのまま仕様変更したＬＳＩのＬＳＩ評価試験装
置の制御データとして使用できるので、新たに全てのデ
ータをリンケージ処理し直す必要がなくなる。
ージ処理用退避ファイル７内に格納されたＣＡＤ算出基
準値ファイル２と製造工程補正係数値３との合成データ
６ｂをそのまま仕様変更したＬＳＩのＬＳＩ評価試験装
置の制御データとして使用できるので、新たに全てのデ
ータをリンケージ処理し直す必要がなくなる。
【００３９】それにより、本実施例１によれば、仕様変
更を行ったＬＳＩ測定プログラム４ａの再リンケージ処
理時に、すでにリンケージ処理されたＣＡＤ算出基準値
ファイル２と製造工程補正係数値３との合成データをそ
のまま使用するので、リンケージ処理時間が大幅に短縮
され、評価試験の効率が向上する。
更を行ったＬＳＩ測定プログラム４ａの再リンケージ処
理時に、すでにリンケージ処理されたＣＡＤ算出基準値
ファイル２と製造工程補正係数値３との合成データをそ
のまま使用するので、リンケージ処理時間が大幅に短縮
され、評価試験の効率が向上する。
【００４０】また、管理項目７ａにより、リンケージ処
理用退避ファイル７内に格納された合成データが多数と
なっても確実に短時間で該当する合成データを検索する
ことができる。
理用退避ファイル７内に格納された合成データが多数と
なっても確実に短時間で該当する合成データを検索する
ことができる。
【００４１】（実施例２）図３は、本発明の実施例２に
よるコンパイラなどにより２種類以上のデータを用いて
変換処理および合成処理を行うプログラムの流れを示す
データブロック図である。
よるコンパイラなどにより２種類以上のデータを用いて
変換処理および合成処理を行うプログラムの流れを示す
データブロック図である。
【００４２】本実施例２においては、たとえば、入力デ
ータがデータＸ１と仕様変更用パラメータＹ１とが入力
される処理Ｓ１と、処理Ｓ１の実行後の入力データがデ
ータＸ１と仕様変更用パラメータＹ２とが入力される処
理Ｓ２とがあるとする。
ータがデータＸ１と仕様変更用パラメータＹ１とが入力
される処理Ｓ１と、処理Ｓ１の実行後の入力データがデ
ータＸ１と仕様変更用パラメータＹ２とが入力される処
理Ｓ２とがあるとする。
【００４３】処理Ｓ１において，データＸ１と仕様変更
用パラメータＹ１とは、データリンケージ用の処理プロ
グラム８に入力され、合成データＺ１を作成する。
用パラメータＹ１とは、データリンケージ用の処理プロ
グラム８に入力され、合成データＺ１を作成する。
【００４４】合成データＺ１は、データＸ１から変換さ
れたデータ部９と、仕様変更用パラメータＹ１から変更
されたデータ部１０と、データＸ１と仕様変更用パラメ
ータＹ１とから合成されたデータ部１１とに分割され
る。
れたデータ部９と、仕様変更用パラメータＹ１から変更
されたデータ部１０と、データＸ１と仕様変更用パラメ
ータＹ１とから合成されたデータ部１１とに分割され
る。
【００４５】そして、この合成データＺ１の中で最もデ
ータ量が多く且つ仕様変更用パラメータＹ１の影響を受
けないデータ、即ち本実施例２ではデータＸ１から変換
されたデータ部９のデータを退避ファイルであるデータ
Ｓに格納させる。
ータ量が多く且つ仕様変更用パラメータＹ１の影響を受
けないデータ、即ち本実施例２ではデータＸ１から変換
されたデータ部９のデータを退避ファイルであるデータ
Ｓに格納させる。
【００４６】また、この時データＳには、検索時のイン
デックスとなる管理項目７ｂも同時に格納される。
デックスとなる管理項目７ｂも同時に格納される。
【００４７】次に、処理Ｓ２は、仕様変更用パラメータ
Ｙ２から変換されたデータ部１０ａと、データＸ１と仕
様変更用パラメータＹ２とから合成されたデータ部１１
ａと、データＸ１から変換されたデータ部９とを用いて
合成処理を行う。
Ｙ２から変換されたデータ部１０ａと、データＸ１と仕
様変更用パラメータＹ２とから合成されたデータ部１１
ａと、データＸ１から変換されたデータ部９とを用いて
合成処理を行う。
【００４８】ここで、処理１と処理２とのデータＸ１か
ら変換されたデータ部９は同一であるので、データＳの
管理項目７ｂを検索することによってデータＳに格納さ
れているデータＸ１から変換されたデータ部９を処理プ
ログラム８により読み込み、処理Ｓ２の合成データであ
るデータＺ２のプログラムの合成時間を大幅に短縮す
る。
ら変換されたデータ部９は同一であるので、データＳの
管理項目７ｂを検索することによってデータＳに格納さ
れているデータＸ１から変換されたデータ部９を処理プ
ログラム８により読み込み、処理Ｓ２の合成データであ
るデータＺ２のプログラムの合成時間を大幅に短縮す
る。
【００４９】それによって、本実施例２によれば、最も
データ量の多い入力データを合成処理を行った後に格納
することによって、リンケージ処理時間を大幅に短縮す
ることができる。
データ量の多い入力データを合成処理を行った後に格納
することによって、リンケージ処理時間を大幅に短縮す
ることができる。
【００５０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものでなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものでなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００５１】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５２】（１）本発明によれば、すでにリンケージ
処理されたＣＡＤ算出基準値ファイルと製造工程補正係
数値との合成データをそのまま使用するので、仕様変更
を行ったＬＳＩ測定プログラムをリンケージ処理するだ
けでよくなり、リンケージ処理時間が大幅に短縮され
る。
処理されたＣＡＤ算出基準値ファイルと製造工程補正係
数値との合成データをそのまま使用するので、仕様変更
を行ったＬＳＩ測定プログラムをリンケージ処理するだ
けでよくなり、リンケージ処理時間が大幅に短縮され
る。
【００５３】（２）また、本発明では、最もデータ量の
多い入力データを合成処理を行った後に格納することに
よって、リンケージ処理時間を効率よく大幅に短縮する
ことができる。
多い入力データを合成処理を行った後に格納することに
よって、リンケージ処理時間を効率よく大幅に短縮する
ことができる。
【００５４】（３）さらに、本発明においては、管理項
目を検索することにより、退避ファイル格納手段内に格
納されたデータが多数となっても確実に短時間で該当す
るデータを検索できる。
目を検索することにより、退避ファイル格納手段内に格
納されたデータが多数となっても確実に短時間で該当す
るデータを検索できる。
【００５５】（４）また、本発明では、上記（１),
（２）および（３）により、評価試験前の前処理である
リンケージ時間が大幅に短縮されるので、ＬＳＩの評価
試験の効率が向上する。
（２）および（３）により、評価試験前の前処理である
リンケージ時間が大幅に短縮されるので、ＬＳＩの評価
試験の効率が向上する。
【図１】本発明の実施例１によるＬＳＩ評価試験装置の
退避ファイル格納手順を示すブロック図である。
退避ファイル格納手順を示すブロック図である。
【図２】本発明の実施例１によるＬＳＩ評価試験装置の
退避ファイル読み込み手順を示すブロック図である。
退避ファイル読み込み手順を示すブロック図である。
【図３】本発明の実施例２によるコンパイラなどにより
２種類以上のデータを用いて変換処理および合成処理を
行うプログラムの流れを示すデータブロック図である。
２種類以上のデータを用いて変換処理および合成処理を
行うプログラムの流れを示すデータブロック図である。
１ ＬＳＩ ２ ＣＡＤ算出基準値ファイル ３ 製造工程補正係数値 ４ ＬＳＩ測定プログラム ４ａ ＬＳＩ測定プログラム ５ データリンケージ処理プログラム ６ ＬＳＩ試験装置制御データ記憶領域 ６ａ ＣＡＤ算出基準値データ ６ｂ 合成データ ６ｃ 合成データ ６ｄ ＬＳＩ測定プログラムデータ ６ｅ 合成データ ６ｆ ＬＳＩ測定プログラムデータ ７ リンケージ処理用退避ファイル（退避ファイル格納
手段） ７ａ 管理項目 ７ｂ 管理項目 ８ 処理プログラム ９ データ部 １０ データ部 １１ データ部 Ｘ１ データ Ｙ１ 仕様変更用パラメータ Ｙ２ 変更用パラメータ Ｓ データ Ｓ１ 処理 Ｓ２ 処理 Ｚ１ 合成データ
手段） ７ａ 管理項目 ７ｂ 管理項目 ８ 処理プログラム ９ データ部 １０ データ部 １１ データ部 Ｘ１ データ Ｙ１ 仕様変更用パラメータ Ｙ２ 変更用パラメータ Ｓ データ Ｓ１ 処理 Ｓ２ 処理 Ｚ１ 合成データ
Claims (4)
- 【請求項１】 複数のデータが入力される半導体集積回
路装置評価試験装置用の制御データの重複作成削減方式
であって、オブジェクトデータのリンケージ処理中に前
記複数のデータ中で変更されにくい合成データ部分のデ
ータブロックを退避ファイル格納手段に格納し、再リン
ケージ処理時に前記退避ファイル格納手段に格納された
データブロックをロードモジュール内に取り込み、再リ
ンケージ処理による前記制御データの重複作成を行わず
にロードモジュール作成を行うことを特徴とする制御デ
ータの重複作成削減方式。 - 【請求項２】 前記退避ファイル格納手段に格納される
データブロックが、評価試験される半導体集積回路装置
の各構成回路毎の経路別測定条件などのデータである算
出基準ファイルデータと各構成回路のプロセス上のばら
つきなどによる許容誤差などの補正係数値データを入力
する製造工程補正係数データとの合成データのデータブ
ロックであることを特徴とする請求項１記載の制御デー
タの重複作成削減方式。 - 【請求項３】 前記退避ファイル格納手段に格納される
制御データが、合成されない制御データのデータブロッ
クであることを特徴とする請求項１記載の制御データの
重複作成削減方式。 - 【請求項４】 前記退避ファイル格納手段のブロックデ
ータの格納時に、インデックスとなる管理項目も格納
し、再リンケージ実行時に前記管理項目を検索すること
により前記退避ファイル格納手段に格納されている所定
のデータブロックをロードモジュール内に取り込むこと
を特徴とする請求項１、２または３記載の制御データの
重複作成削減方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6109463A JPH07318615A (ja) | 1994-05-24 | 1994-05-24 | 制御データの重複作成削減方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6109463A JPH07318615A (ja) | 1994-05-24 | 1994-05-24 | 制御データの重複作成削減方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07318615A true JPH07318615A (ja) | 1995-12-08 |
Family
ID=14510874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6109463A Pending JPH07318615A (ja) | 1994-05-24 | 1994-05-24 | 制御データの重複作成削減方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07318615A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200050738A (ko) * | 2018-11-02 | 2020-05-12 | 현대오트론 주식회사 | Eeprom 제어장치 및 이를 이용한 eeprom의 데이터 기록 방법 |
-
1994
- 1994-05-24 JP JP6109463A patent/JPH07318615A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200050738A (ko) * | 2018-11-02 | 2020-05-12 | 현대오트론 주식회사 | Eeprom 제어장치 및 이를 이용한 eeprom의 데이터 기록 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Marinissen et al. | Wrapper design for embedded core test | |
| DE60128014T2 (de) | Intelligenter Prüfadapter | |
| Lin et al. | On static test compaction and test pattern ordering for scan designs | |
| US8135571B2 (en) | Validating manufacturing test rules pertaining to an electronic component | |
| US6820222B2 (en) | Apparatus and method for processor power measurement in a digital signal processor using trace data and simulation techniques | |
| JPH11153655A (ja) | 圧縮されたディジタルテストデータを用いたｉｃチップ検査装置及び該検査装置を用いたｉｃチップ検査方法 | |
| Huertas | Test and design-for-testability in mixed-signal integrated circuits | |
| JP4022297B2 (ja) | 判定基準の動的変更可能な半導体測定装置 | |
| US5751737A (en) | Boundary scan testing device | |
| CN114967641A (zh) | 一种车辆控制器诊断功能的自动化测试方法及系统 | |
| TW446867B (en) | High speed test pattern evaluation apparatus | |
| US6389381B1 (en) | Method and apparatus for calculating delay times in semiconductor circuit | |
| JPH07318615A (ja) | 制御データの重複作成削減方式 | |
| JP3003587B2 (ja) | 個別テストプログラム作成方式 | |
| CN114691484A (zh) | 自动化测试方法、装置、设备及介质 | |
| JP2002365346A (ja) | テスト刺激コンパクション装置および方法 | |
| US20010003209A1 (en) | Efficient generation of optimum test data | |
| CN100389425C (zh) | 实现数模混合型集成电路验证的方法及装置 | |
| JPH09171056A (ja) | テスト設計方法とその装置、並びにテスト方法とその装置 | |
| US6698004B2 (en) | Pin toggling using an object oriented programming language | |
| JP3267258B2 (ja) | テストグループ作成装置及びその作成方法 | |
| CN112597002A (zh) | 一种基于Python脚本生成测试向量的方法 | |
| US6603303B1 (en) | Method and apparatus for testing integrated circuit | |
| Fan et al. | Design of Function Test System for System on Chip Based on Automatic Test Equipment | |
| JPH07319950A (ja) | テストシステム |