JPH07319927A - 論理検証の網羅率測定方式 - Google Patents
論理検証の網羅率測定方式Info
- Publication number
- JPH07319927A JPH07319927A JP6108126A JP10812694A JPH07319927A JP H07319927 A JPH07319927 A JP H07319927A JP 6108126 A JP6108126 A JP 6108126A JP 10812694 A JP10812694 A JP 10812694A JP H07319927 A JPH07319927 A JP H07319927A
- Authority
- JP
- Japan
- Prior art keywords
- branch condition
- file
- branch
- combinations
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】論理シミュレーションにおいて状態遷移の動作
を確認し網羅率と動作部分と未動作部分を求める手法を
提供する。 【構成】分岐条件抽出部１では、ソースファイル４を入
力として、分岐条件を抽出し分岐条件ファイル５に出力
する。分岐条件分割部２では、分岐条件ファイル５から
各分岐条件を個々の信号へと分割し分岐条件が成立する
ときの信号値と共に分岐条件信号ファイル６を作成す
る。網羅率測定部３では、分岐条件信号ファイル６から
分岐条件の個々の信号が成立するかの組合せ数を算出
し、シミュレーション結果ファイル９からその組合せの
うち実際に実行された数の算出と実行されていない組合
せのリスト作成を行い、論理検証の網羅率として「実行
された組合せ数／全組合せ数」を未実行組合せリストと
共に網羅率ファイル１０に出力する。
を確認し網羅率と動作部分と未動作部分を求める手法を
提供する。 【構成】分岐条件抽出部１では、ソースファイル４を入
力として、分岐条件を抽出し分岐条件ファイル５に出力
する。分岐条件分割部２では、分岐条件ファイル５から
各分岐条件を個々の信号へと分割し分岐条件が成立する
ときの信号値と共に分岐条件信号ファイル６を作成す
る。網羅率測定部３では、分岐条件信号ファイル６から
分岐条件の個々の信号が成立するかの組合せ数を算出
し、シミュレーション結果ファイル９からその組合せの
うち実際に実行された数の算出と実行されていない組合
せのリスト作成を行い、論理検証の網羅率として「実行
された組合せ数／全組合せ数」を未実行組合せリストと
共に網羅率ファイル１０に出力する。
Description
【０００１】
【産業上の利用分野】本発明は論理シミュレーションに
関し、特に論理検証においてテストパターンによるシミ
ュレーション結果からテストの網羅率を測定する手法に
関する。
関し、特に論理検証においてテストパターンによるシミ
ュレーション結果からテストの網羅率を測定する手法に
関する。
【０００２】
【従来の技術】従来、論理シミュレーションにおける網
羅率の測定手法としては、論理回路内の個々の信号のＯ
Ｎ／ＯＦＦのイベントの発生率を測定する手法が提案さ
れている。しかし、複雑な組合せ回路の場合、個々の信
号の動作確認をしても仕様として与えられた機能の動作
確認ができたとはいえず、網羅率を充分表現していると
は言い難い。
羅率の測定手法としては、論理回路内の個々の信号のＯ
Ｎ／ＯＦＦのイベントの発生率を測定する手法が提案さ
れている。しかし、複雑な組合せ回路の場合、個々の信
号の動作確認をしても仕様として与えられた機能の動作
確認ができたとはいえず、網羅率を充分表現していると
は言い難い。
【０００３】
【発明が解決しようとする課題】上記従来技術は、組合
せ回路において複数の信号の組合せを考慮していないた
め、仕様として与えられた機能とは直接結び付いておら
ず、網羅率の測定に適当であるとはいえない。組合せ回
路において機能の動作確認をするためには、状態遷移の
動作確認が必要である。
せ回路において複数の信号の組合せを考慮していないた
め、仕様として与えられた機能とは直接結び付いておら
ず、網羅率の測定に適当であるとはいえない。組合せ回
路において機能の動作確認をするためには、状態遷移の
動作確認が必要である。
【０００４】本発明の目的は論理シミュレーションにお
いて状態遷移の動作を確認し網羅率と測定部の実行，未
実行を求める手法を提示することである。
いて状態遷移の動作を確認し網羅率と測定部の実行，未
実行を求める手法を提示することである。
【０００５】
【課題を解決するための手段】本発明による網羅率測定
方式は、ハードウェアの機能を記述したハードウェア記
述言語のソースファイルを入力とし、入力ファイルから
分岐文を検出し分岐条件を抽出する分岐条件抽出部と、
分岐条件抽出部で抽出された分岐条件を、それを構成す
る個々の信号に分割し、その信号の成立時の値とともに
記録する分岐条件分割部と、分岐条件分割部で分割され
た個々の信号が成立するかの組合せ数を計算し、シミュ
レーションの結果からその網羅率と個々の組合せが実行
されたかを出力する網羅率測定部とで構成される。
方式は、ハードウェアの機能を記述したハードウェア記
述言語のソースファイルを入力とし、入力ファイルから
分岐文を検出し分岐条件を抽出する分岐条件抽出部と、
分岐条件抽出部で抽出された分岐条件を、それを構成す
る個々の信号に分割し、その信号の成立時の値とともに
記録する分岐条件分割部と、分岐条件分割部で分割され
た個々の信号が成立するかの組合せ数を計算し、シミュ
レーションの結果からその網羅率と個々の組合せが実行
されたかを出力する網羅率測定部とで構成される。
【０００６】
【作用】論理回路においてハードウェアの機能を記述し
たハードウェア記述言語では、状態遷移を分岐文で表現
している。本発明では、分岐文の実行率を測定している
ために状態遷移の動作確認が容易に可能である。特に、
分岐文をその内部の個々の信号に分割しているため、通
常動作と異なる異常動作に対しても有効である。
たハードウェア記述言語では、状態遷移を分岐文で表現
している。本発明では、分岐文の実行率を測定している
ために状態遷移の動作確認が容易に可能である。特に、
分岐文をその内部の個々の信号に分割しているため、通
常動作と異なる異常動作に対しても有効である。
【０００７】
【実施例】図１は本発明の実施例の構成を示すブロック
図で、特に点線で囲んだ部分が本発明に係る部分であ
る。
図で、特に点線で囲んだ部分が本発明に係る部分であ
る。
【０００８】分岐条件抽出部１では、ソースファイル４
を入力として、分岐条件ファイル５を作成する。分岐条
件分割部２では、分岐条件ファイル５から分岐条件信号
ファイル６を作成する。網羅率測定部３では、分岐条件
信号ファイル６と、論理シミュレータ８によって作成さ
れたシミュレーション結果ファイル９とから網羅率ファ
イル１０を作成する。
を入力として、分岐条件ファイル５を作成する。分岐条
件分割部２では、分岐条件ファイル５から分岐条件信号
ファイル６を作成する。網羅率測定部３では、分岐条件
信号ファイル６と、論理シミュレータ８によって作成さ
れたシミュレーション結果ファイル９とから網羅率ファ
イル１０を作成する。
【０００９】図２は、ソースファイル４の一例である。
本例にはifブロック（４０１〜４０５）とcaseブロック
（４０６〜４１３）の二つの分岐ブロックがある。ifブ
ロックでは成立時動作４０１，４０２と不成立時動作４
０３，４０４の２通りに分岐、caseブロックでは条件１
成立４０７，４０８、条件２成立４０９，４１０、共に
不成立４１１，４１２の３通りに分岐している。このソ
ースファイル４は分岐条件抽出部１の入力となる。な
お、本実施例ではハードウェア記述言語VHDLを用いてい
るが、本発明はＶＨＤＬに限らず、例えばVerilog とい
ったその他のハードウェア記述言語や図面によるハード
ウェア記述に対しても同業他社であれば、容易に適用可
能である。
本例にはifブロック（４０１〜４０５）とcaseブロック
（４０６〜４１３）の二つの分岐ブロックがある。ifブ
ロックでは成立時動作４０１，４０２と不成立時動作４
０３，４０４の２通りに分岐、caseブロックでは条件１
成立４０７，４０８、条件２成立４０９，４１０、共に
不成立４１１，４１２の３通りに分岐している。このソ
ースファイル４は分岐条件抽出部１の入力となる。な
お、本実施例ではハードウェア記述言語VHDLを用いてい
るが、本発明はＶＨＤＬに限らず、例えばVerilog とい
ったその他のハードウェア記述言語や図面によるハード
ウェア記述に対しても同業他社であれば、容易に適用可
能である。
【００１０】図３は、分岐条件抽出部１の動作を説明す
るフローチャートである。分岐条件抽出部１では、ソー
スファイル４が入力されると、まず分岐抽出を行い抽出
された分岐に識別名を与え（１０１）、次に抽出された
分岐文内の各分岐条件を抽出し識別名を与える（１０
２）。それぞれを分岐条件ファイル５に出力する。
るフローチャートである。分岐条件抽出部１では、ソー
スファイル４が入力されると、まず分岐抽出を行い抽出
された分岐に識別名を与え（１０１）、次に抽出された
分岐文内の各分岐条件を抽出し識別名を与える（１０
２）。それぞれを分岐条件ファイル５に出力する。
【００１１】図４は、実施例の場合の分岐条件ファイル
５である。分岐条件ファイル５は、分岐名テーブル５０
１，分岐条件名テーブル５０２，分岐条件テーブル５０
３から構成されている。分岐名テーブル５０１には分岐
抽出１０１によって付けられた分岐の識別名が、分岐条
件名テーブル５０２には分岐条件抽出１０２によって付
けられた分岐条件の識別名が、分岐条件テーブル５０３
にはそれぞれの分岐条件名に対応した分岐条件が格納さ
れている。実施例の場合、if文とcase文の二つの分岐文
が存在する。したがって、それぞれにＣ１，Ｃ２の分岐
名が付けられる。さらに分岐Ｃ１の分岐条件「ａ＝
‘１’or ｂ＝‘１’or ｃ＝‘０’」にＣ１−１が、
分岐Ｃ２の分岐条件「Ｘ＝‘ＳＴＡＴ１’」にＣ２−
１，「Ｘ＝‘ＳＴＡＴ２’」にＣ２−２が分岐条件名と
して付けられる。この分岐条件ファイル５は分岐条件分
割部２の入力となる。
５である。分岐条件ファイル５は、分岐名テーブル５０
１，分岐条件名テーブル５０２，分岐条件テーブル５０
３から構成されている。分岐名テーブル５０１には分岐
抽出１０１によって付けられた分岐の識別名が、分岐条
件名テーブル５０２には分岐条件抽出１０２によって付
けられた分岐条件の識別名が、分岐条件テーブル５０３
にはそれぞれの分岐条件名に対応した分岐条件が格納さ
れている。実施例の場合、if文とcase文の二つの分岐文
が存在する。したがって、それぞれにＣ１，Ｃ２の分岐
名が付けられる。さらに分岐Ｃ１の分岐条件「ａ＝
‘１’or ｂ＝‘１’or ｃ＝‘０’」にＣ１−１が、
分岐Ｃ２の分岐条件「Ｘ＝‘ＳＴＡＴ１’」にＣ２−
１，「Ｘ＝‘ＳＴＡＴ２’」にＣ２−２が分岐条件名と
して付けられる。この分岐条件ファイル５は分岐条件分
割部２の入力となる。
【００１２】図５は、分岐条件分割部２の動作を説明す
るフローチャートである。分岐条件分割部２では、分岐
条件ファイル５が入力されると、各分岐条件を個々の信
号へと分割し（２０１）、さらに分岐条件が成立すると
きの各信号の値を抽出し（２０２）、それぞれ分岐条件
信号ファイル６に出力する。
るフローチャートである。分岐条件分割部２では、分岐
条件ファイル５が入力されると、各分岐条件を個々の信
号へと分割し（２０１）、さらに分岐条件が成立すると
きの各信号の値を抽出し（２０２）、それぞれ分岐条件
信号ファイル６に出力する。
【００１３】図６は、実施例の場合の分岐条件信号ファ
イル６である。分岐条件信号ファイル６は分岐名テーブ
ル５０１，分岐条件名テーブル５０２，信号名テーブル
601，成立信号値テーブル６０２から構成される。分岐
条件分割部２において算出された個々の信号を信号名６
０１に、成立時の各信号の値を成立信号値テーブル６０
２に格納する。実施例の場合、分岐条件Ｃ１−１は信号
（ａ，ｂ，ｃ）が（１，１，０）の時成立し、分岐条件
Ｃ２−１は信号Ｘが‘ＳＴＡＴ１’の時、Ｃ２−２は信
号Ｘが‘ＳＴＡＴ２’の時成立する。それぞれの情報を
分岐条件ファイル６に格納する。この分岐条件信号ファ
イル６はシミュレーション結果ファイル９とともに網羅
率測定部３の入力となる。
イル６である。分岐条件信号ファイル６は分岐名テーブ
ル５０１，分岐条件名テーブル５０２，信号名テーブル
601，成立信号値テーブル６０２から構成される。分岐
条件分割部２において算出された個々の信号を信号名６
０１に、成立時の各信号の値を成立信号値テーブル６０
２に格納する。実施例の場合、分岐条件Ｃ１−１は信号
（ａ，ｂ，ｃ）が（１，１，０）の時成立し、分岐条件
Ｃ２−１は信号Ｘが‘ＳＴＡＴ１’の時、Ｃ２−２は信
号Ｘが‘ＳＴＡＴ２’の時成立する。それぞれの情報を
分岐条件ファイル６に格納する。この分岐条件信号ファ
イル６はシミュレーション結果ファイル９とともに網羅
率測定部３の入力となる。
【００１４】図７は、シミュレーション結果ファイル９
の一例である。シミュレーション結果ファイル９は、ソ
ースファイル４とテストデータファイル７を入力とした
論理シミュレータ８の出力として得られ、分岐条件信号
の各サイクルにおける値が記されている。なお、論理シ
ミュレータ８は従来使われているものであり本発明では
特に言及しない。また、シミュレーション結果ファイル
９は、図７のような分岐条件信号の各サイクルにおける
値のみが記述されているものである必要は無く、分岐条
件信号のとった値が情報として含まれていれば、同業他
社であれば容易に適用できる。
の一例である。シミュレーション結果ファイル９は、ソ
ースファイル４とテストデータファイル７を入力とした
論理シミュレータ８の出力として得られ、分岐条件信号
の各サイクルにおける値が記されている。なお、論理シ
ミュレータ８は従来使われているものであり本発明では
特に言及しない。また、シミュレーション結果ファイル
９は、図７のような分岐条件信号の各サイクルにおける
値のみが記述されているものである必要は無く、分岐条
件信号のとった値が情報として含まれていれば、同業他
社であれば容易に適用できる。
【００１５】図８は網羅率測定部３の動作を説明するフ
ローチャートである。網羅率測定部３では、分岐条件信
号ファイル６から分岐条件の個々の信号が成立するかの
組合せ数を算出し（３０１）、シミュレーション結果フ
ァイル９からその組合せのうち実際に実行された数の算
出（３０２）と実行されていない組合せのリスト作成
（３０３）を行う。さらに、論理検証の網羅率として
「実行された組合せ数／全組合せ数」を求め（３０
４）、未実行組合せリストと共に網羅率ファイル１０に
出力する。
ローチャートである。網羅率測定部３では、分岐条件信
号ファイル６から分岐条件の個々の信号が成立するかの
組合せ数を算出し（３０１）、シミュレーション結果フ
ァイル９からその組合せのうち実際に実行された数の算
出（３０２）と実行されていない組合せのリスト作成
（３０３）を行う。さらに、論理検証の網羅率として
「実行された組合せ数／全組合せ数」を求め（３０
４）、未実行組合せリストと共に網羅率ファイル１０に
出力する。
【００１６】図６の分岐条件信号ファイル６の場合、分
岐Ｃ１では信号ａ，ｂ，ｃが成立、不成立の２通りずつ
で、組合せ数は２×２×２＝８通り、分岐Ｃ２では信号
ＸがＳＴＡＴ１，ＳＴＡＴ２、その他の３通りである。
本発明では、複数の分岐を独立に考えるため、全組合せ
数は、８＋３＝１１通りである。
岐Ｃ１では信号ａ，ｂ，ｃが成立、不成立の２通りずつ
で、組合せ数は２×２×２＝８通り、分岐Ｃ２では信号
ＸがＳＴＡＴ１，ＳＴＡＴ２、その他の３通りである。
本発明では、複数の分岐を独立に考えるため、全組合せ
数は、８＋３＝１１通りである。
【００１７】また図７のシミュレーション結果ファイル
９の場合、分岐Ｃ１では（０，０，０），(０，１，
１)，(０，１，０)，(０，０，１)，(１，０，１)の５
通りを、分岐Ｃ２ではＳＴＡＴ０，ＳＴＡＴ１，ＳＴＡ
Ｔ２の３通りを実行している。したがって、この場合の
論理検証の網羅率は(５＋３）／（８＋３）＝７２.７％
である。また、未実行組合せは、分岐Ｃ１では（１，
０，０），（１，１，０），（１，１，１）の３通りで
あり、分岐Ｃ２では存在しない。
９の場合、分岐Ｃ１では（０，０，０），(０，１，
１)，(０，１，０)，(０，０，１)，(１，０，１)の５
通りを、分岐Ｃ２ではＳＴＡＴ０，ＳＴＡＴ１，ＳＴＡ
Ｔ２の３通りを実行している。したがって、この場合の
論理検証の網羅率は(５＋３）／（８＋３）＝７２.７％
である。また、未実行組合せは、分岐Ｃ１では（１，
０，０），（１，１，０），（１，１，１）の３通りで
あり、分岐Ｃ２では存在しない。
【００１８】以上、本実施例では網羅率測定処理と論理
シミュレーションとの間のインターフェイスにシミュレ
ーション結果ファイルを用いているので、既存の論理シ
ミュレータからこのシミュレーション結果ファイルのみ
出力できれば、既存の論理シミュレータにこの網羅率測
定処理を結合するだけで使える。
シミュレーションとの間のインターフェイスにシミュレ
ーション結果ファイルを用いているので、既存の論理シ
ミュレータからこのシミュレーション結果ファイルのみ
出力できれば、既存の論理シミュレータにこの網羅率測
定処理を結合するだけで使える。
【００１９】また、上記実施例の変形例としてシミュレ
ーション結果ファイルを用いない実例形態も可能であ
り、同業他社ならば容易に構成可能である。すなわち、
分岐条件抽出部１と分岐条件分割部２はそのままに、網
羅率測定部３をシミュレータに組み込み、分岐条件信号
ファイル６をその際のインターフェイスファイルとす
る。この実施例の変形例では、シミュレーション結果フ
ァイルを用いないのでディスク等のメモリ容量が少なく
て済み、かつ、シミュレーション実行中に網羅率の測定
ができるので処理も高速である。
ーション結果ファイルを用いない実例形態も可能であ
り、同業他社ならば容易に構成可能である。すなわち、
分岐条件抽出部１と分岐条件分割部２はそのままに、網
羅率測定部３をシミュレータに組み込み、分岐条件信号
ファイル６をその際のインターフェイスファイルとす
る。この実施例の変形例では、シミュレーション結果フ
ァイルを用いないのでディスク等のメモリ容量が少なく
て済み、かつ、シミュレーション実行中に網羅率の測定
ができるので処理も高速である。
【００２０】
【発明の効果】本発明によれば、分岐文の実行率として
網羅率の測定を行っているため、論理回路における状態
遷移のテストの進捗具合を容易に把握することができ、
論理検証の時間の短縮と充分性の確保が可能という効果
がある。特に、分岐文をその内部の個々の信号に分割し
ているため、予期しない信号値の組合せに対しても動作
確認が可能である。
網羅率の測定を行っているため、論理回路における状態
遷移のテストの進捗具合を容易に把握することができ、
論理検証の時間の短縮と充分性の確保が可能という効果
がある。特に、分岐文をその内部の個々の信号に分割し
ているため、予期しない信号値の組合せに対しても動作
確認が可能である。
【図１】本発明の一実施例の構成を示すブロック図。
【図２】シミュレーション対象のソースファイルの一例
を示す図。
を示す図。
【図３】分岐条件抽出部の動作を示すフローチャート。
【図４】実施例の場合の分岐条件ファイルの説明図。
【図５】分岐条件分割部の動作を示すフローチャート。
【図６】実施例の場合の分岐条件信号ファイルの説明
図。
図。
【図７】シミュレーション結果ファイルの一例の説明
図。
図。
【図８】網羅率測定部の動作を示すフローチャート。
１…分岐条件抽出部、２…分岐条件分割部、３…網羅率
測定部。
測定部。
フロントページの続き (72)発明者 庄内 亨 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (1)
- 【請求項１】論理シミュレーションにおいて、ハードウ
ェアの機能を記述したハードウェア記述言語のソースフ
ァイルを入力とし、入力ファイルから分岐文を検出し分
岐条件を抽出する分岐条件抽出部と、分岐条件抽出部で
抽出された分岐条件を、それを構成する個々の信号に分
割し、その信号の成立時の値とともに記録する分岐条件
分割部と、分岐条件分割部で分割された個々の信号が成
立するかの組合せ数を計算し、シミュレーションの結果
からその網羅率と個々の組合せが実行されたかを出力す
る網羅率測定部とを有することを特徴とする論理検証の
網羅率測定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6108126A JPH07319927A (ja) | 1994-05-23 | 1994-05-23 | 論理検証の網羅率測定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6108126A JPH07319927A (ja) | 1994-05-23 | 1994-05-23 | 論理検証の網羅率測定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07319927A true JPH07319927A (ja) | 1995-12-08 |
Family
ID=14476604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6108126A Pending JPH07319927A (ja) | 1994-05-23 | 1994-05-23 | 論理検証の網羅率測定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07319927A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7464015B2 (en) | 2005-01-07 | 2008-12-09 | Fujitsu Limited | Method and apparatus for supporting verification, and computer product |
| JP2010003281A (ja) * | 2008-05-19 | 2010-01-07 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| JP2010066787A (ja) * | 2008-09-08 | 2010-03-25 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| JP2010079727A (ja) * | 2008-09-26 | 2010-04-08 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| JP2011237890A (ja) * | 2010-05-06 | 2011-11-24 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
-
1994
- 1994-05-23 JP JP6108126A patent/JPH07319927A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7464015B2 (en) | 2005-01-07 | 2008-12-09 | Fujitsu Limited | Method and apparatus for supporting verification, and computer product |
| JP2010003281A (ja) * | 2008-05-19 | 2010-01-07 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| JP2010066787A (ja) * | 2008-09-08 | 2010-03-25 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| JP2010079727A (ja) * | 2008-09-26 | 2010-04-08 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| JP2011237890A (ja) * | 2010-05-06 | 2011-11-24 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5815655A (en) | Device for generating error path list and method of extracting the worst paths | |
| JPH04101274A (ja) | 論理設計処理装置およびタイミング調整方法 | |
| US6321173B1 (en) | System and method for efficient verification of functional equivalence between design models | |
| US6681357B2 (en) | MISR simulation tool for memory BIST application | |
| JP2778443B2 (ja) | スキャンパステスト回路の最適化方法 | |
| US6442738B1 (en) | RTL back annotator | |
| JP3267258B2 (ja) | テストグループ作成装置及びその作成方法 | |
| US5818850A (en) | Speed coverage tool and method | |
| JPH07262263A (ja) | 半導体集積回路のシミュレーション装置および方法 | |
| JPS61262856A (ja) | 試験回路 | |
| JP2913678B2 (ja) | 遅延シミュレーション装置 | |
| US8234104B2 (en) | Simulation of digital circuits | |
| JP3135357B2 (ja) | 遅延シミュレーション装置 | |
| JP3930622B2 (ja) | スタティックタイミング検証用遅延値導出方法 | |
| JPH06162131A (ja) | 大規模集積回路の故障シミュレーション方式 | |
| JPH02224070A (ja) | 論理回路の遅延時間解析装置 | |
| US6618838B1 (en) | Method and apparatus for processing an output of a design tool | |
| JP2847700B2 (ja) | テストパターン発生方式 | |
| JPH11101857A (ja) | 故障シミュレーション装置及び方法 | |
| US20050086042A1 (en) | Parallel instances of a plurality of systems on chip in hardware emulator verification | |
| JPH04256069A (ja) | タイミング検証システム | |
| JPH0896016A (ja) | 論理シミュレーション方法 | |
| JPH05101135A (ja) | 論理回路の遅延時間最適化方式 | |
| JPH08297593A (ja) | 段階的なテストデータ生成方法 | |
| JPH0374774A (ja) | 機能レベルシミュレーションのテストカバレージ方式 |