JPH07321200A - シリコン窒化膜の形成方法およびその膜を有する薄膜トラン ジスタ - Google Patents
シリコン窒化膜の形成方法およびその膜を有する薄膜トラン ジスタInfo
- Publication number
- JPH07321200A JPH07321200A JP12982794A JP12982794A JPH07321200A JP H07321200 A JPH07321200 A JP H07321200A JP 12982794 A JP12982794 A JP 12982794A JP 12982794 A JP12982794 A JP 12982794A JP H07321200 A JPH07321200 A JP H07321200A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- gate electrode
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 短絡の発生を防止し、配線の信頼性を向上し
たシリコン窒化膜の形成方法および薄膜トランジスタを
提供する。 【構成】 低融点金属からなるゲ−ト電極配線上に、プ
ラズマＣＶＤ法によりシリコン窒化膜を形成する方法
で、ゲ−ト電極配線の表面温度がほぼ２００℃より低い
温度、例えば１２０℃程度の温度となるように加熱した
状態で、放電を開始してシリコン窒化膜の成膜を開始し
（ｔ４時）、成膜初期（ｔ４時〜ｔ５時）以降のｔ５時
〜ｔ６時の間に、ゲ−ト電極配線の表面温度が２００℃
程度から２３０〜２５０℃程度まで上昇するように、加
熱温度を上昇させる。成膜初期に、ゲ−ト電極配線の表
面にヒロック・ホイスカが発生しないとともに、成膜初
期以降の成膜中には、密度の低いシリコン窒化膜によっ
てヒロック・ホイスカの発生を物理的に抑えつつ、緻密
なシリコン窒化膜が成膜される。
たシリコン窒化膜の形成方法および薄膜トランジスタを
提供する。 【構成】 低融点金属からなるゲ−ト電極配線上に、プ
ラズマＣＶＤ法によりシリコン窒化膜を形成する方法
で、ゲ−ト電極配線の表面温度がほぼ２００℃より低い
温度、例えば１２０℃程度の温度となるように加熱した
状態で、放電を開始してシリコン窒化膜の成膜を開始し
（ｔ４時）、成膜初期（ｔ４時〜ｔ５時）以降のｔ５時
〜ｔ６時の間に、ゲ−ト電極配線の表面温度が２００℃
程度から２３０〜２５０℃程度まで上昇するように、加
熱温度を上昇させる。成膜初期に、ゲ−ト電極配線の表
面にヒロック・ホイスカが発生しないとともに、成膜初
期以降の成膜中には、密度の低いシリコン窒化膜によっ
てヒロック・ホイスカの発生を物理的に抑えつつ、緻密
なシリコン窒化膜が成膜される。
Description
【０００１】
【産業上の利用分野】この発明は、低融点金属からなる
ゲ−ト電極配線等の金属配線上にプラズマＣＶＤ（Chem
ical Vapor Deposition）法によりシリコン窒化膜を形
成するシリコン窒化膜の形成方法およびこの方法を用い
て作られた薄膜トランジスタに関する。
ゲ−ト電極配線等の金属配線上にプラズマＣＶＤ（Chem
ical Vapor Deposition）法によりシリコン窒化膜を形
成するシリコン窒化膜の形成方法およびこの方法を用い
て作られた薄膜トランジスタに関する。
【０００２】
【従来の技術】従来、このようなシリコン窒化膜の形成
方法としては、例えば、アルミニウムまたはアルミニウ
ム系合金等の低抵抗金属からなるゲ−ト電極配線（金属
配線）と、このゲ−ト電極配線上に形成された絶縁膜で
あるシリコン窒化膜と、半導体層と、この半導体層のソ
−ス・ドレイン領域に接続されたソ−ス・ドレイン電極
とを備えてなる薄膜トランジスタを製造する際に用いら
れる方法で、前記ゲ−ト電極配線上に、プラズマＣＶＤ
法によりシリコン窒化膜を成膜する際に、前記ゲ−ト電
極配線の表面温度が２５０℃程度となるように予備加熱
をした状態で、放電を開始してゲ−ト電極配線上にシリ
コン窒化膜を成膜するようにしたものが知られている。
方法としては、例えば、アルミニウムまたはアルミニウ
ム系合金等の低抵抗金属からなるゲ−ト電極配線（金属
配線）と、このゲ−ト電極配線上に形成された絶縁膜で
あるシリコン窒化膜と、半導体層と、この半導体層のソ
−ス・ドレイン領域に接続されたソ−ス・ドレイン電極
とを備えてなる薄膜トランジスタを製造する際に用いら
れる方法で、前記ゲ−ト電極配線上に、プラズマＣＶＤ
法によりシリコン窒化膜を成膜する際に、前記ゲ−ト電
極配線の表面温度が２５０℃程度となるように予備加熱
をした状態で、放電を開始してゲ−ト電極配線上にシリ
コン窒化膜を成膜するようにしたものが知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、前記ゲ−ト電極配線の表面温度が２５０℃
程度となるように予備加熱をした状態で、放電を開始し
てゲ−ト電極配線上にシリコン窒化膜を成膜するので、
アルミニウムまたはアルミニウム系合金のような低融点
金属からなるゲ−ト電極配線の表面が２００℃を越える
高い温度で加熱され、これによってその表面にヒロック
・ホイスカが発生し、このヒロック・ホイスカが、ゲ−
ト電極配線と前記ソ−ス・ドレイン電極、あるいはゲ−
ト電極配線と他のゲ−ト電極配線が短絡する原因とな
り、配線の信頼性が低下してしまうという問題がある。
この発明は、上記従来技術の問題点に着目してなされた
もので、その課題は短絡の発生を防止し、配線の信頼性
を向上したシリコン窒化膜の形成方法およびその膜を有
する薄膜トランジスタを提供することである。
来技術では、前記ゲ−ト電極配線の表面温度が２５０℃
程度となるように予備加熱をした状態で、放電を開始し
てゲ−ト電極配線上にシリコン窒化膜を成膜するので、
アルミニウムまたはアルミニウム系合金のような低融点
金属からなるゲ−ト電極配線の表面が２００℃を越える
高い温度で加熱され、これによってその表面にヒロック
・ホイスカが発生し、このヒロック・ホイスカが、ゲ−
ト電極配線と前記ソ−ス・ドレイン電極、あるいはゲ−
ト電極配線と他のゲ−ト電極配線が短絡する原因とな
り、配線の信頼性が低下してしまうという問題がある。
この発明は、上記従来技術の問題点に着目してなされた
もので、その課題は短絡の発生を防止し、配線の信頼性
を向上したシリコン窒化膜の形成方法およびその膜を有
する薄膜トランジスタを提供することである。
【０００４】
【課題を解決するための手段】上記課題を達成するた
め、請求項１記載の発明に係るシリコン窒化膜の形成方
法は、低融点金属からなる金属配線上に、プラズマＣＶ
Ｄ法によりシリコン窒化膜を形成する方法で、前記金属
配線の表面温度がほぼ２００℃より低い温度で、放電を
開始して第１のシリコン窒化膜を成膜し、この第１のシ
リコン窒化膜上に、前記金属配線の表面温度がほぼ２０
０℃より高い温度で第２のシリコン窒化膜を成膜する。
好ましくは、前記第２のシリコン窒化膜の成膜後期に
は、前記加熱温度を２３０〜２５０℃程度まで高くする
（請求項２）。さらに好ましくは、前記第１のシリコン
窒化膜の成膜中、前記加熱温度を上昇して前記第２のシ
リコン窒化膜を連続して成膜する（請求項３）。また、
上記課題を達成するため、請求項４記載の発明に係る薄
膜トランジスタは、低融点金属からなるゲ−ト電極配線
と、このゲ−ト電極配線上に形成された絶縁膜であるシ
リコン窒化膜と、半導体層と、この半導体層のソ−ス・
ドレイン領域に接続されたソ−ス・ドレイン電極とを備
えてなる薄膜トランジスタにおいて、前記シリコン窒化
膜は、前記ゲ−ト電極配線の表面側に成膜された密度の
低い領域とその上に成膜された密度の高い領域とを有し
ている。
め、請求項１記載の発明に係るシリコン窒化膜の形成方
法は、低融点金属からなる金属配線上に、プラズマＣＶ
Ｄ法によりシリコン窒化膜を形成する方法で、前記金属
配線の表面温度がほぼ２００℃より低い温度で、放電を
開始して第１のシリコン窒化膜を成膜し、この第１のシ
リコン窒化膜上に、前記金属配線の表面温度がほぼ２０
０℃より高い温度で第２のシリコン窒化膜を成膜する。
好ましくは、前記第２のシリコン窒化膜の成膜後期に
は、前記加熱温度を２３０〜２５０℃程度まで高くする
（請求項２）。さらに好ましくは、前記第１のシリコン
窒化膜の成膜中、前記加熱温度を上昇して前記第２のシ
リコン窒化膜を連続して成膜する（請求項３）。また、
上記課題を達成するため、請求項４記載の発明に係る薄
膜トランジスタは、低融点金属からなるゲ−ト電極配線
と、このゲ−ト電極配線上に形成された絶縁膜であるシ
リコン窒化膜と、半導体層と、この半導体層のソ−ス・
ドレイン領域に接続されたソ−ス・ドレイン電極とを備
えてなる薄膜トランジスタにおいて、前記シリコン窒化
膜は、前記ゲ−ト電極配線の表面側に成膜された密度の
低い領域とその上に成膜された密度の高い領域とを有し
ている。
【０００５】
【作用】請求項１に記載のシリコン窒化膜の形成方法で
は、金属配線の表面温度がほぼ２００℃より低い温度で
放電を開始して第１のシリコン窒化膜の成膜を開始する
ことにより、成膜初期に、金属配線上に密度の低い第１
のシリコン窒化膜が成膜されるとともに、金属配線の表
面温度をほぼ２００℃より高くされることにより、この
密度の低い第１のシリコン窒化膜上に密度の高い第２の
シリコン窒化膜が成膜されるので、成膜初期に、金属配
線の表面にヒロック・ホイスカが発生しないとともに、
成膜中には、密度の低いシリコン窒化膜によって前記ヒ
ロック・ホイスカの発生を物理的に抑えつつ、緻密な第
２のシリコン窒化膜が成膜される。請求項３に記載のシ
リコン窒化膜の形成方法では、第１のシリコン窒化膜の
成膜中、前記加熱温度を連続的に上昇させるので、金属
配線の表面側では密度が低く、その表面から離れるにつ
れて密度が高くなった第２のシリコン窒化膜が連続成膜
される。また、請求項４に記載の薄膜トランジスタで
は、ゲ−ト電極配線の表面側に成膜された密度の低い領
域とその上に成膜された密度の高い領域とを有するシリ
コン窒化膜を有するから、成膜初期に、ゲ−ト電極配線
の表面にヒロック・ホイスカが発生しないとともに、成
膜中には、密度の低い領域によって前記ヒロック・ホイ
スカの発生を物理的に抑えつつ、密度の高い領域が成膜
される。
は、金属配線の表面温度がほぼ２００℃より低い温度で
放電を開始して第１のシリコン窒化膜の成膜を開始する
ことにより、成膜初期に、金属配線上に密度の低い第１
のシリコン窒化膜が成膜されるとともに、金属配線の表
面温度をほぼ２００℃より高くされることにより、この
密度の低い第１のシリコン窒化膜上に密度の高い第２の
シリコン窒化膜が成膜されるので、成膜初期に、金属配
線の表面にヒロック・ホイスカが発生しないとともに、
成膜中には、密度の低いシリコン窒化膜によって前記ヒ
ロック・ホイスカの発生を物理的に抑えつつ、緻密な第
２のシリコン窒化膜が成膜される。請求項３に記載のシ
リコン窒化膜の形成方法では、第１のシリコン窒化膜の
成膜中、前記加熱温度を連続的に上昇させるので、金属
配線の表面側では密度が低く、その表面から離れるにつ
れて密度が高くなった第２のシリコン窒化膜が連続成膜
される。また、請求項４に記載の薄膜トランジスタで
は、ゲ−ト電極配線の表面側に成膜された密度の低い領
域とその上に成膜された密度の高い領域とを有するシリ
コン窒化膜を有するから、成膜初期に、ゲ−ト電極配線
の表面にヒロック・ホイスカが発生しないとともに、成
膜中には、密度の低い領域によって前記ヒロック・ホイ
スカの発生を物理的に抑えつつ、密度の高い領域が成膜
される。
【０００６】
【実施例】以下、この発明の一実施例に係るシリコン窒
化膜の形成方法およびこの方法を用いて製造される薄膜
トランジスタを図面に基づいて説明する。まず、図１に
基づいて一実施例に係るシリコン窒化膜の形成方法を説
明する。このシリコン窒化膜は、図２に示すように、ア
ルミニウムまたはアルミニウム系合金等の低抵抗金属か
らなり、透明な基板１上の所定個所に形成されたゲ−ト
電極配線（金属配線）２上に、密度の低い第１のシリコ
ン窒化膜３ａと密度の高い第２のシリコン窒化膜３ｂと
からなるシリコン窒化膜３を有するもので、下記の方法
により製造される。なお、図１において、横軸は時間
を、縦軸は基板１及びゲ−ト電極配線２の表面温度を表
している。
化膜の形成方法およびこの方法を用いて製造される薄膜
トランジスタを図面に基づいて説明する。まず、図１に
基づいて一実施例に係るシリコン窒化膜の形成方法を説
明する。このシリコン窒化膜は、図２に示すように、ア
ルミニウムまたはアルミニウム系合金等の低抵抗金属か
らなり、透明な基板１上の所定個所に形成されたゲ−ト
電極配線（金属配線）２上に、密度の低い第１のシリコ
ン窒化膜３ａと密度の高い第２のシリコン窒化膜３ｂと
からなるシリコン窒化膜３を有するもので、下記の方法
により製造される。なお、図１において、横軸は時間
を、縦軸は基板１及びゲ−ト電極配線２の表面温度を表
している。
【０００７】まず、図１のｔ１時〜ｔ４時の間で、図示
しないプラズマＣＶＤ装置の成膜室内に配置された基板
１及びゲ−ト電極配線２の表面温度が４０℃程度から１
２０℃程度まで徐々に上昇するように予備加熱を行な
う。前記表面温度が５０℃程度まで上昇した図１のｔ２
時に、真空引きを開始し、前記表面温度が６０℃程度ま
で上昇した同図のｔ３時に、所定圧に減圧された原料ガ
スの成膜室内への供給を開始する。次に、前記表面温度
が１２０℃程度まで上昇したｔ４時に（前記表面温度
が、アルミニウムまたはアルミニウム系合金等の低融点
金属からなるゲ−ト電極配線２の表面にヒロック・ホイ
スカが発生しないほぼ２００℃より低い温度となるよう
に加熱した状態で）、プラズマ放電を開始してシリコン
窒化膜３の成膜を開始する。この成膜を開始したｔ４時
からｔ５時までの間（成膜初期）では、前記表面温度が
１２０℃程度から２００℃程度まで上昇するように、加
熱温度を徐々に上昇させる。次に、シリコン窒化膜３の
成膜中（前記成膜初期以降のｔ５時〜ｔ６時の間）に、
前記表面温度が２００℃程度から２３０〜２５０℃程度
まで上昇するように、加熱温度を上昇させる。ｔ６時に
プラズマ放電を終了する。
しないプラズマＣＶＤ装置の成膜室内に配置された基板
１及びゲ−ト電極配線２の表面温度が４０℃程度から１
２０℃程度まで徐々に上昇するように予備加熱を行な
う。前記表面温度が５０℃程度まで上昇した図１のｔ２
時に、真空引きを開始し、前記表面温度が６０℃程度ま
で上昇した同図のｔ３時に、所定圧に減圧された原料ガ
スの成膜室内への供給を開始する。次に、前記表面温度
が１２０℃程度まで上昇したｔ４時に（前記表面温度
が、アルミニウムまたはアルミニウム系合金等の低融点
金属からなるゲ−ト電極配線２の表面にヒロック・ホイ
スカが発生しないほぼ２００℃より低い温度となるよう
に加熱した状態で）、プラズマ放電を開始してシリコン
窒化膜３の成膜を開始する。この成膜を開始したｔ４時
からｔ５時までの間（成膜初期）では、前記表面温度が
１２０℃程度から２００℃程度まで上昇するように、加
熱温度を徐々に上昇させる。次に、シリコン窒化膜３の
成膜中（前記成膜初期以降のｔ５時〜ｔ６時の間）に、
前記表面温度が２００℃程度から２３０〜２５０℃程度
まで上昇するように、加熱温度を上昇させる。ｔ６時に
プラズマ放電を終了する。
【０００８】上記一実施例に係るシリコン窒化膜の形成
方法では、基板１およびゲ−ト電極配線２の表面温度が
１２０℃程度まで上昇したｔ４時に（前記表面温度がほ
ぼ２００℃より低い温度となるように加熱した状態
で）、プラズマ放電を開始してシリコン窒化膜３の成膜
を開始することにより、成膜を開始したｔ４時からｔ５
時までの成膜初期に、ゲ−ト電極配線２上に密度の低い
第１のシリコン窒化膜３ａ（図２を参照）が成膜され
る。この成膜初期には、前記表面温度は１２０℃程度か
ら２００℃程度までの低い温度であるので、低融点金属
からなるゲ−ト電極配線２の表面にヒロック・ホイスカ
が発生しない。なお、密度の低い第１のシリコン窒化膜
３ａの密度は一様ではなく、前記表面温度は１２０℃程
度から２００℃程度まで徐々に上昇しているので、その
膜３ａの密度は図２で下から上へ徐々に高くなってい
る。また、成膜中（前記成膜初期以降のｔ５時〜ｔ６時
の間）に、前記表面温度が２００℃程度から２３０〜２
５０℃程度まで上昇するように、加熱温度を上昇させる
ことにより、密度の低い第１のシリコン窒化膜３ａ上に
密度の高い第２のシリコン窒化膜３ｂが成膜されるの
で、成膜中には、密度の低い第１のシリコン窒化膜３ａ
によって前記ヒロック・ホイスカの発生を物理的に抑え
つつ、密度の高い第２のシリコン窒化膜（絶縁効果のあ
る緻密なシリコン窒化膜）３ｂが成膜される。なお、密
度の高い第２のシリコン窒化膜３ｂの密度は一様ではな
く、前記表面温度は２００℃程度から２３０〜２５０℃
程度まで徐々に上昇しているので、その膜３ｂの密度は
図２で下から上へ徐々に高くなっている。したがって、
上記一実施例に係るシリコン窒化膜の形成方法によれ
ば、ヒロック・ホイスカが原因となるゲ−ト電極配線と
他の配線との短絡の発生を防止することができ、配線の
信頼性を向上することができる。
方法では、基板１およびゲ−ト電極配線２の表面温度が
１２０℃程度まで上昇したｔ４時に（前記表面温度がほ
ぼ２００℃より低い温度となるように加熱した状態
で）、プラズマ放電を開始してシリコン窒化膜３の成膜
を開始することにより、成膜を開始したｔ４時からｔ５
時までの成膜初期に、ゲ−ト電極配線２上に密度の低い
第１のシリコン窒化膜３ａ（図２を参照）が成膜され
る。この成膜初期には、前記表面温度は１２０℃程度か
ら２００℃程度までの低い温度であるので、低融点金属
からなるゲ−ト電極配線２の表面にヒロック・ホイスカ
が発生しない。なお、密度の低い第１のシリコン窒化膜
３ａの密度は一様ではなく、前記表面温度は１２０℃程
度から２００℃程度まで徐々に上昇しているので、その
膜３ａの密度は図２で下から上へ徐々に高くなってい
る。また、成膜中（前記成膜初期以降のｔ５時〜ｔ６時
の間）に、前記表面温度が２００℃程度から２３０〜２
５０℃程度まで上昇するように、加熱温度を上昇させる
ことにより、密度の低い第１のシリコン窒化膜３ａ上に
密度の高い第２のシリコン窒化膜３ｂが成膜されるの
で、成膜中には、密度の低い第１のシリコン窒化膜３ａ
によって前記ヒロック・ホイスカの発生を物理的に抑え
つつ、密度の高い第２のシリコン窒化膜（絶縁効果のあ
る緻密なシリコン窒化膜）３ｂが成膜される。なお、密
度の高い第２のシリコン窒化膜３ｂの密度は一様ではな
く、前記表面温度は２００℃程度から２３０〜２５０℃
程度まで徐々に上昇しているので、その膜３ｂの密度は
図２で下から上へ徐々に高くなっている。したがって、
上記一実施例に係るシリコン窒化膜の形成方法によれ
ば、ヒロック・ホイスカが原因となるゲ−ト電極配線と
他の配線との短絡の発生を防止することができ、配線の
信頼性を向上することができる。
【０００９】また、上記一実施例に係るシリコン窒化膜
の形成方法によれば、前記成膜初期以降のｔ５時〜ｔ６
時の間に、前記表面温度が２００℃程度から２３０〜２
５０℃程度まで上昇するように、加熱温度を上昇させる
ので、絶縁効果のある緻密な第２のシリコン窒化膜３を
成膜することができる。
の形成方法によれば、前記成膜初期以降のｔ５時〜ｔ６
時の間に、前記表面温度が２００℃程度から２３０〜２
５０℃程度まで上昇するように、加熱温度を上昇させる
ので、絶縁効果のある緻密な第２のシリコン窒化膜３を
成膜することができる。
【００１０】さらに、上記一実施例に係るシリコン窒化
膜の形成方法によれば、シリコン窒化膜３を成膜する際
に、前記表面温度が１２０℃程度から２３０〜２５０℃
程度まで上昇するように、加熱温度を連続的に上昇させ
るので、基板１およびゲ−ト電極配線２の表面側では密
度が低く、その表面から離れるにつれて密度が高くなっ
たシリコン窒化膜を連続成膜することができる。
膜の形成方法によれば、シリコン窒化膜３を成膜する際
に、前記表面温度が１２０℃程度から２３０〜２５０℃
程度まで上昇するように、加熱温度を連続的に上昇させ
るので、基板１およびゲ−ト電極配線２の表面側では密
度が低く、その表面から離れるにつれて密度が高くなっ
たシリコン窒化膜を連続成膜することができる。
【００１１】また、上記一実施例に係るシリコン窒化膜
の形成方法によれば、図１に示すように、基板１及びゲ
−ト電極配線２を前記成膜室内に搬入してから成膜を開
始するまでの間（図１のｔ１時〜ｔ４時の間）に、前記
表面温度が１２０℃程度まで上昇するように予備加熱を
行なえばよく、上記従来技術のように、ゲ−ト電極配線
の表面温度が２５０℃程度となるように予備加熱を行な
う必要がないので、基板１及びゲ−ト電極配線２を成膜
室内に搬入してから搬出するまでの時間が大幅に短縮さ
れ、これによって生産性が向上する。
の形成方法によれば、図１に示すように、基板１及びゲ
−ト電極配線２を前記成膜室内に搬入してから成膜を開
始するまでの間（図１のｔ１時〜ｔ４時の間）に、前記
表面温度が１２０℃程度まで上昇するように予備加熱を
行なえばよく、上記従来技術のように、ゲ−ト電極配線
の表面温度が２５０℃程度となるように予備加熱を行な
う必要がないので、基板１及びゲ−ト電極配線２を成膜
室内に搬入してから搬出するまでの時間が大幅に短縮さ
れ、これによって生産性が向上する。
【００１２】なお、上記一実施例に係るシリコン窒化膜
の形成方法では、前記表面温度が１２０℃程度から２３
０〜２５０℃程度まで上昇するように、加熱温度を連続
的に上昇させているが、ｔ４時〜ｔ５時の成膜初期に
は、２００℃より低い一定の温度で加熱し、ｔ５時〜ｔ
６時の間では、２００℃以上の一定の温度（例えば２３
０〜２５０℃程度の温度）で加熱するようにしてもよ
い。
の形成方法では、前記表面温度が１２０℃程度から２３
０〜２５０℃程度まで上昇するように、加熱温度を連続
的に上昇させているが、ｔ４時〜ｔ５時の成膜初期に
は、２００℃より低い一定の温度で加熱し、ｔ５時〜ｔ
６時の間では、２００℃以上の一定の温度（例えば２３
０〜２５０℃程度の温度）で加熱するようにしてもよ
い。
【００１３】次に、上記一実施例に係るシリコン窒化膜
の形成を用いて製造される一実施例に係る薄膜トランジ
スタを、図３に基づいて説明する。同図に示すように、
一実施例に係る薄膜トランジスタは、ダブルゲ−ト型フ
ォトセンサで、ガラス基板（基板）１０と、この基板上
の所定個所に形成された下部ゲート電極（ゲ−ト電極配
線）１１と、ガラス基板１０および下部ゲ−ト電極１１
の上面全体を覆うように形成された下部ゲ−ト絶縁膜
（シリコン窒化膜）１２と、この絶縁膜１２上の所定個
所に形成された半導体層１３と、この半導体層１３のソ
−ス・ドレイン領域１３ａ，１３ａ上に形成された低抵
抗のオーミックコンタクトを得るためのｎ+層１４，１
４と、このｎ+層上に形成されたソ−ス・ドレイン電極
１５，１５と、ソ−ス・ドレイン電極１５，１５、チャ
ネル部１３ｂおよび下部ゲ−ト絶縁膜１２の上面全体を
覆うように形成された上部ゲ−ト絶縁膜１６と、この絶
縁膜１６上の所定個所に形成された上部ゲ−ト電極１７
とを有している。
の形成を用いて製造される一実施例に係る薄膜トランジ
スタを、図３に基づいて説明する。同図に示すように、
一実施例に係る薄膜トランジスタは、ダブルゲ−ト型フ
ォトセンサで、ガラス基板（基板）１０と、この基板上
の所定個所に形成された下部ゲート電極（ゲ−ト電極配
線）１１と、ガラス基板１０および下部ゲ−ト電極１１
の上面全体を覆うように形成された下部ゲ−ト絶縁膜
（シリコン窒化膜）１２と、この絶縁膜１２上の所定個
所に形成された半導体層１３と、この半導体層１３のソ
−ス・ドレイン領域１３ａ，１３ａ上に形成された低抵
抗のオーミックコンタクトを得るためのｎ+層１４，１
４と、このｎ+層上に形成されたソ−ス・ドレイン電極
１５，１５と、ソ−ス・ドレイン電極１５，１５、チャ
ネル部１３ｂおよび下部ゲ−ト絶縁膜１２の上面全体を
覆うように形成された上部ゲ−ト絶縁膜１６と、この絶
縁膜１６上の所定個所に形成された上部ゲ−ト電極１７
とを有している。
【００１４】前記下部ゲ−ト電極（ゲ−ト電極配線）１
１は、アルミニウムまたはアルミニウム系合金等の低抵
抗金属（低融点金属）からなっている。そして、前記下
部ゲ−ト絶縁膜（シリコン窒化膜）１２は、下部ゲ−ト
電極１１（ゲ−ト電極配線）の表面側に成膜された密度
の低い領域１２ａと、その上に成膜された密度の高い領
域１２ｂとを有している。
１は、アルミニウムまたはアルミニウム系合金等の低抵
抗金属（低融点金属）からなっている。そして、前記下
部ゲ−ト絶縁膜（シリコン窒化膜）１２は、下部ゲ−ト
電極１１（ゲ−ト電極配線）の表面側に成膜された密度
の低い領域１２ａと、その上に成膜された密度の高い領
域１２ｂとを有している。
【００１５】上記一実施例に係る薄膜トランジスタで
は、ガラス基板１０及び下部ゲ−ト電極（ゲ−ト電極配
線）１１の表面側に成膜された密度の低い領域１２ａと
その上に成膜された密度の高い領域１２ｂとを有する下
部ゲ−ト絶縁膜（シリコン窒化膜）１２を、プラズマＣ
ＶＤ法により形成する際に、ガラス基板１０及び下部ゲ
−ト電極の表面温度がほぼ２００℃より低い温度（例え
ば、１２０℃程度の温度）となるように加熱した状態
で、プラズマ放電を開始して下部ゲ−ト絶縁膜１２の成
膜を開始し、その成膜中に、下部ゲ−ト電極１１の表面
温度がほぼ２００℃より高くなるように加熱温度を上昇
させる方法（上記一実施例に係るシリコン窒化膜の形成
方法）を用いることができ、これによって、成膜初期
に、下部ゲ−ト電極１１の表面にヒロック・ホイスカが
発生しないとともに、成膜中には、密度の低い領域１２
ａによって前記ヒロック・ホイスカの発生を物理的に抑
えつつ、密度の高い領域１２ｂが成膜される。したがっ
て、上記一実施例に係る薄膜トランジスタによれば、ヒ
ロック・ホイスカが原因となるゲ−ト電極配線と他の配
線との短絡の発生を防止することができ、配線の信頼性
を向上することができる。
は、ガラス基板１０及び下部ゲ−ト電極（ゲ−ト電極配
線）１１の表面側に成膜された密度の低い領域１２ａと
その上に成膜された密度の高い領域１２ｂとを有する下
部ゲ−ト絶縁膜（シリコン窒化膜）１２を、プラズマＣ
ＶＤ法により形成する際に、ガラス基板１０及び下部ゲ
−ト電極の表面温度がほぼ２００℃より低い温度（例え
ば、１２０℃程度の温度）となるように加熱した状態
で、プラズマ放電を開始して下部ゲ−ト絶縁膜１２の成
膜を開始し、その成膜中に、下部ゲ−ト電極１１の表面
温度がほぼ２００℃より高くなるように加熱温度を上昇
させる方法（上記一実施例に係るシリコン窒化膜の形成
方法）を用いることができ、これによって、成膜初期
に、下部ゲ−ト電極１１の表面にヒロック・ホイスカが
発生しないとともに、成膜中には、密度の低い領域１２
ａによって前記ヒロック・ホイスカの発生を物理的に抑
えつつ、密度の高い領域１２ｂが成膜される。したがっ
て、上記一実施例に係る薄膜トランジスタによれば、ヒ
ロック・ホイスカが原因となるゲ−ト電極配線と他の配
線との短絡の発生を防止することができ、配線の信頼性
を向上することができる。
【００１６】
【発明の効果】以上説明したように、請求項１に記載の
発明に係るシリコン窒化膜の形成方法によれば、金属配
線の表面温度がほぼ２００℃より低い温度で放電を開始
して第１のシリコン窒化膜の成膜を開始することによ
り、成膜初期に、金属配線上に密度の低い第１のシリコ
ン窒化膜が成膜されるとともに、金属配線の表面温度を
ほぼ２００℃より高くされることにより、この密度の低
い第１のシリコン窒化膜上に密度の高い第２のシリコン
窒化膜が成膜されるので、成膜初期に、金属配線の表面
にヒロック・ホイスカが発生しないとともに、成膜中に
は、密度の低いシリコン窒化膜によって前記ヒロック・
ホイスカの発生を物理的に抑えつつ、緻密な第２のシリ
コン窒化膜が成膜される。したがって、ヒロック・ホイ
スカが原因となるゲ−ト電極配線と他の配線との短絡の
発生を防止することができ、配線の信頼性を向上するこ
とができる。また、請求項３に記載の発明に係るシリコ
ン窒化膜の形成方法によれば、第１のシリコン窒化膜の
成膜中、前記加熱温度を連続的に上昇させるので、金属
配線の表面側では密度が低く、その表面から離れるにつ
れて密度が高くなった第２のシリコン窒化膜を連続成膜
することができる。また、請求項４に記載の発明に係る
薄膜トランジスタによれば、ゲ−ト電極配線の表面側に
成膜された密度の低い領域とその上に成膜された密度の
高い領域とを有するシリコン窒化膜を有するから、成膜
初期に、ゲ−ト電極配線の表面にヒロック・ホイスカが
発生しないとともに、成膜中には、密度の低い領域によ
って前記ヒロック・ホイスカの発生を物理的に抑えつ
つ、密度の高い領域が成膜される。したがって、ヒロッ
ク・ホイスカが原因となるゲ−ト電極配線と他の配線と
の短絡の発生を防止することができ、配線の信頼性を向
上することができる。
発明に係るシリコン窒化膜の形成方法によれば、金属配
線の表面温度がほぼ２００℃より低い温度で放電を開始
して第１のシリコン窒化膜の成膜を開始することによ
り、成膜初期に、金属配線上に密度の低い第１のシリコ
ン窒化膜が成膜されるとともに、金属配線の表面温度を
ほぼ２００℃より高くされることにより、この密度の低
い第１のシリコン窒化膜上に密度の高い第２のシリコン
窒化膜が成膜されるので、成膜初期に、金属配線の表面
にヒロック・ホイスカが発生しないとともに、成膜中に
は、密度の低いシリコン窒化膜によって前記ヒロック・
ホイスカの発生を物理的に抑えつつ、緻密な第２のシリ
コン窒化膜が成膜される。したがって、ヒロック・ホイ
スカが原因となるゲ−ト電極配線と他の配線との短絡の
発生を防止することができ、配線の信頼性を向上するこ
とができる。また、請求項３に記載の発明に係るシリコ
ン窒化膜の形成方法によれば、第１のシリコン窒化膜の
成膜中、前記加熱温度を連続的に上昇させるので、金属
配線の表面側では密度が低く、その表面から離れるにつ
れて密度が高くなった第２のシリコン窒化膜を連続成膜
することができる。また、請求項４に記載の発明に係る
薄膜トランジスタによれば、ゲ−ト電極配線の表面側に
成膜された密度の低い領域とその上に成膜された密度の
高い領域とを有するシリコン窒化膜を有するから、成膜
初期に、ゲ−ト電極配線の表面にヒロック・ホイスカが
発生しないとともに、成膜中には、密度の低い領域によ
って前記ヒロック・ホイスカの発生を物理的に抑えつ
つ、密度の高い領域が成膜される。したがって、ヒロッ
ク・ホイスカが原因となるゲ−ト電極配線と他の配線と
の短絡の発生を防止することができ、配線の信頼性を向
上することができる。
【図１】この発明の一実施例に係るシリコン窒化膜の形
成方法を説明するための説明図である。
成方法を説明するための説明図である。
【図２】一実施例に係るシリコン窒化膜の形成方法によ
り形成されたシリコン窒化膜を示す説明図である。
り形成されたシリコン窒化膜を示す説明図である。
【図３】この発明の一実施例に係る薄膜トランジスタを
示す図である。
示す図である。
２ ゲ−ト電極配線（金属配線） ３ シリコン窒化膜 ３ａ 第１のシリコン窒化膜 ３ｂ 第２のシリコン窒化膜 １１ 下部ゲ−ト電極（ゲ−ト電極配線） １２ 下部ゲ−ト絶縁膜（シリコン窒化膜） １２ａ 密度の低い領域 １２ｂ 密度の高い領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/205 21/318 Ｂ 29/786
Claims (4)
- 【請求項１】 低融点金属からなる金属配線上に、プラ
ズマＣＶＤ法によりシリコン窒化膜を形成する方法で、 前記金属配線の表面温度がほぼ２００℃より低い温度で
放電を開始して第１のシリコン窒化膜を成膜し、 この第１のシリコン窒化膜上に、前記金属配線の表面温
度がほぼ２００℃より高い温度で第２のシリコン窒化膜
を成膜することを特徴とするシリコン窒化膜の形成方
法。 - 【請求項２】 前記第２のシリコン窒化膜の成膜後期に
は、前記加熱温度を２３０〜２５０℃程度まで高くする
ことを特徴とする請求項１に記載のシリコン窒化膜の形
成方法。 - 【請求項３】 前記第１のシリコン窒化膜の成膜中、前
記加熱温度を上昇して前記２のシリコン窒化膜を連続し
て成膜することを特徴とする請求項１または２に記載の
シリコン窒化膜の形成方法。 - 【請求項４】 低融点金属からなるゲ−ト電極配線と、
このゲ−ト電極配線上に形成された絶縁膜であるシリコ
ン窒化膜と、半導体層と、この半導体層のソ−ス・ドレ
イン領域に接続されたソ−ス・ドレイン電極とを備えて
なる薄膜トランジスタにおいて、 前記シリコン窒化膜は、前記ゲ−ト電極配線の表面側に
成膜された密度の低い領域とその上に成膜された密度の
高い領域とを有していることを特徴とする薄膜トランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12982794A JPH07321200A (ja) | 1994-05-20 | 1994-05-20 | シリコン窒化膜の形成方法およびその膜を有する薄膜トラン ジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12982794A JPH07321200A (ja) | 1994-05-20 | 1994-05-20 | シリコン窒化膜の形成方法およびその膜を有する薄膜トラン ジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321200A true JPH07321200A (ja) | 1995-12-08 |
Family
ID=15019211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12982794A Pending JPH07321200A (ja) | 1994-05-20 | 1994-05-20 | シリコン窒化膜の形成方法およびその膜を有する薄膜トラン ジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321200A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102191478A (zh) * | 2010-03-04 | 2011-09-21 | 富士胶片株式会社 | 阻气膜、膜沉积方法和膜沉积设备 |
| US9385142B2 (en) | 2012-12-13 | 2016-07-05 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
-
1994
- 1994-05-20 JP JP12982794A patent/JPH07321200A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102191478A (zh) * | 2010-03-04 | 2011-09-21 | 富士胶片株式会社 | 阻气膜、膜沉积方法和膜沉积设备 |
| EP2363511A3 (en) * | 2010-03-04 | 2011-10-19 | Fujifilm Corporation | Gas barrier film, film deposition method, and film deposition device |
| US9385142B2 (en) | 2012-12-13 | 2016-07-05 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6060720A (ja) | 半導体デバイス作成方法 | |
| KR960002480A (ko) | 반도체 장치의 배선 구조 및 그 형성방법 | |
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| US6291337B1 (en) | Elimination of cracks generated after a rapid thermal process step of a semiconductor wafer | |
| JPH07321200A (ja) | シリコン窒化膜の形成方法およびその膜を有する薄膜トラン ジスタ | |
| JP2679647B2 (ja) | 半導体装置 | |
| JP2000049113A (ja) | 半導体装置の製造方法 | |
| JPS609159A (ja) | 半導体装置 | |
| JPH07201779A (ja) | 電極配線およびその形成方法 | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPH04171940A (ja) | 半導体装置の製造方法 | |
| JPH05347299A (ja) | 半導体装置 | |
| KR100199526B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0236054B2 (ja) | ||
| JP2002270800A (ja) | 貼り合わせ基板を用いた半導体装置とその製造方法 | |
| JPS59163850A (ja) | 半導体装置 | |
| KR100278227B1 (ko) | 반도체 소자의 웨이퍼상에 실리사이드막을 형성하는 방법 | |
| JPH0391240A (ja) | 金属電極配線の製造方法 | |
| JPS63119548A (ja) | 半導体装置の製造方法 | |
| JPH05136083A (ja) | 半導体素子およびその製造方法 | |
| JPH0350770A (ja) | Ｍｏｓ型半導体集積回路装置 | |
| JPH028463B2 (ja) | ||
| JPS6118350B2 (ja) | ||
| JPH0778844A (ja) | 半導体装置 | |
| JPH0562933A (ja) | 半導体装置の製造方法 |