JPH07321629A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07321629A JPH07321629A JP11241694A JP11241694A JPH07321629A JP H07321629 A JPH07321629 A JP H07321629A JP 11241694 A JP11241694 A JP 11241694A JP 11241694 A JP11241694 A JP 11241694A JP H07321629 A JPH07321629 A JP H07321629A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- output
- output signal
- tri
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 239000000872 buffer Substances 0.000 claims abstract description 98
- 230000003213 activating effect Effects 0.000 claims 1
- 230000002950 deficient Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 安価にして高信頼性化を図る。
【構成】 論理処理を行った出力信号Ｓを外部出力信号
ＳOUT として出力する出力バッファを備える半導体装置
１において、出力信号に並列に接続する複数のトライス
テート出力バッファ１１，１２，１３と、複数のトライ
ステート出力バッファの中の１つのトライステート出力
バッファのみを選択して活性化するセレクタ１５と、出
力信号と外部出力信号との比較を行い不一致が発生する
とセレクタに切り換えを要求する比較器１４とを設け
た。
ＳOUT として出力する出力バッファを備える半導体装置
１において、出力信号に並列に接続する複数のトライス
テート出力バッファ１１，１２，１３と、複数のトライ
ステート出力バッファの中の１つのトライステート出力
バッファのみを選択して活性化するセレクタ１５と、出
力信号と外部出力信号との比較を行い不一致が発生する
とセレクタに切り換えを要求する比較器１４とを設け
た。
Description
【０００１】
【産業上の利用分野】本発明は、出力バッファの高信頼
性を可能とした半導体装置に関するものである。
性を可能とした半導体装置に関するものである。
【０００２】
【従来の技術】近年の半導体装置の進歩はめざましく、
アナログ専用の集積回路、デジタル専用の集積回路、ア
ナログ・デジタル混成集積回路など、様々な半導体装置
が実用化され使用されている。また、近年の半導体装置
の品質の向上もめざましく故障の確率も低いものと成っ
ている。しかしながら、故障は皆無に成ったわけではな
く、半導体装置の運用中の故障で比較的多いものとし
て、出力バッファの故障があげられる。これは、出力バ
ッファは入力バッファと同様にインタフェース部とてし
外部装置に直接的に接続される部位であるので、プリン
ト配線基板などへの実装時にあっては熱的・機械的なス
トレスがかかると共に、実動作時にあってもサージ電圧
などの電気的ストレスがかかることに起因する。
アナログ専用の集積回路、デジタル専用の集積回路、ア
ナログ・デジタル混成集積回路など、様々な半導体装置
が実用化され使用されている。また、近年の半導体装置
の品質の向上もめざましく故障の確率も低いものと成っ
ている。しかしながら、故障は皆無に成ったわけではな
く、半導体装置の運用中の故障で比較的多いものとし
て、出力バッファの故障があげられる。これは、出力バ
ッファは入力バッファと同様にインタフェース部とてし
外部装置に直接的に接続される部位であるので、プリン
ト配線基板などへの実装時にあっては熱的・機械的なス
トレスがかかると共に、実動作時にあってもサージ電圧
などの電気的ストレスがかかることに起因する。
【０００３】そのため、従来の集積回路や大規模集積回
路などの半導体装置を各種実装して構成したシステム装
置にあっては、該システム装置の高信頼性を実現するた
めに、各種半導体装置（集積回路や大規模集積回路な
ど）を実装して構成したユニット装置をバックアップ用
に重複して用意し、前記ユニット装置が故障すると直ち
にバックアップ用のユニット装置に切り替えることを行
っていた。
路などの半導体装置を各種実装して構成したシステム装
置にあっては、該システム装置の高信頼性を実現するた
めに、各種半導体装置（集積回路や大規模集積回路な
ど）を実装して構成したユニット装置をバックアップ用
に重複して用意し、前記ユニット装置が故障すると直ち
にバックアップ用のユニット装置に切り替えることを行
っていた。
【０００４】
【発明が解決しようとする課題】しかしながら、集積回
路や大規模集積回路などの半導体装置自信の信頼性の無
さを克服するために、同じユニット装置や同じ半導体装
置を重複して設けておき、万が一の故障時にはバックア
ップ用のユニット装置や半導体装置に切り替えてシステ
ム装置を運用するということは、バックアップ用のユニ
ット装置や半導体装置の全体をそっくり重複して装備す
ることであるので、システム装置全体が大型化すると共
にバックアップへの切り換えが煩雑になり、コストが嵩
むと共にバックアップへ切り換えるための時間がかなり
かかるという問題点があった。
路や大規模集積回路などの半導体装置自信の信頼性の無
さを克服するために、同じユニット装置や同じ半導体装
置を重複して設けておき、万が一の故障時にはバックア
ップ用のユニット装置や半導体装置に切り替えてシステ
ム装置を運用するということは、バックアップ用のユニ
ット装置や半導体装置の全体をそっくり重複して装備す
ることであるので、システム装置全体が大型化すると共
にバックアップへの切り換えが煩雑になり、コストが嵩
むと共にバックアップへ切り換えるための時間がかなり
かかるという問題点があった。
【０００５】本発明は上記の問題点を解決するために成
されたもので、その目的とするところは、安価にして信
頼性の高いシステム装置の実現を可能にする半導体装置
を提供することにある。
されたもので、その目的とするところは、安価にして信
頼性の高いシステム装置の実現を可能にする半導体装置
を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記の問題点を
解決するため、論理処理を行った出力信号を外部出力信
号として出力する出力バッファを備える半導体装置にお
いて、前記出力信号に並列に接続する複数のトライステ
ート出力バッファと、前記複数のトライステート出力バ
ッファの中の１つのトライステート出力バッファのみを
選択して活性化するセレクタと、前記出力信号と前記外
部出力信号との比較を行い不一致が発生すると前記セレ
クタに切り換えを要求する比較器とを設けたことを特徴
とする。
解決するため、論理処理を行った出力信号を外部出力信
号として出力する出力バッファを備える半導体装置にお
いて、前記出力信号に並列に接続する複数のトライステ
ート出力バッファと、前記複数のトライステート出力バ
ッファの中の１つのトライステート出力バッファのみを
選択して活性化するセレクタと、前記出力信号と前記外
部出力信号との比較を行い不一致が発生すると前記セレ
クタに切り換えを要求する比較器とを設けたことを特徴
とする。
【０００７】
【作用】以上のように構成したことにより、論理処理を
行った出力信号は、セレクタにより選択され活性化され
ているトライステート出力バッファを介して、外部出力
信号として外部負荷へ出力される。しかし、選択され活
性化されているトライステート出力バッファが故障する
と、前記出力信号と前記外部出力信号とに狂いが生じ
る。例えば、出力信号がHighのときには外部出力信号も
Highになるという関係にされているにもかかわらず、出
力信号がHighであるのに外部出力信号はLowであるとい
うような狂いを生じる。
行った出力信号は、セレクタにより選択され活性化され
ているトライステート出力バッファを介して、外部出力
信号として外部負荷へ出力される。しかし、選択され活
性化されているトライステート出力バッファが故障する
と、前記出力信号と前記外部出力信号とに狂いが生じ
る。例えば、出力信号がHighのときには外部出力信号も
Highになるという関係にされているにもかかわらず、出
力信号がHighであるのに外部出力信号はLowであるとい
うような狂いを生じる。
【０００８】すると、比較器は、前述の狂いを検出す
る。そして、前述の狂いを検出した比較器は、活性化す
るトライステート出力バッファを次のトライステート出
力バッファに変更するよう、セレクタに対して切り換え
要求を行う。すると、切り換え要求されたセレクタは、
故障したトライステート出力バッファを不活性化すると
共に、次の正常なトライステート出力バッファを活性化
する。すると、故障したトライステート出力バッファは
電気的に切り離されるとともに、次の正常なトライステ
ート出力バッファが活性化される。つまり、前記出力信
号は該正常なトライステート出力バッファを介して正常
な外部出力信号として外部負荷へ出力される。従って、
出力バッファの見かけ上の信頼性は向上するのである。
る。そして、前述の狂いを検出した比較器は、活性化す
るトライステート出力バッファを次のトライステート出
力バッファに変更するよう、セレクタに対して切り換え
要求を行う。すると、切り換え要求されたセレクタは、
故障したトライステート出力バッファを不活性化すると
共に、次の正常なトライステート出力バッファを活性化
する。すると、故障したトライステート出力バッファは
電気的に切り離されるとともに、次の正常なトライステ
ート出力バッファが活性化される。つまり、前記出力信
号は該正常なトライステート出力バッファを介して正常
な外部出力信号として外部負荷へ出力される。従って、
出力バッファの見かけ上の信頼性は向上するのである。
【０００９】
【実施例】以下、本発明に係る半導体装置の一実施例を
図１に基づいて詳細に説明する。図１は半導体装置の要
部を説明するブロック図である。図１に示すように、半
導体装置１は、内部に、本来の処理回路部１０と、複数
のトライステート出力バッファ１１，１２，１３と、比
較器１４と、セレクタ１５と、入力バッファ１６とを備
えている。
図１に基づいて詳細に説明する。図１は半導体装置の要
部を説明するブロック図である。図１に示すように、半
導体装置１は、内部に、本来の処理回路部１０と、複数
のトライステート出力バッファ１１，１２，１３と、比
較器１４と、セレクタ１５と、入力バッファ１６とを備
えている。
【００１０】処理回路部１０は、半導体装置１の本来の
機能であるところの例えば電気的変換処理（Ａ／Ｄ変換
など）や演算処理などを実行する部分である。トライス
テート出力バッファ１１，１２，１３は、処理回路部１
０から出力される出力信号Ｓを外部負荷（図示せず）に
適する外部出力信号に変換した上で出力するという通常
の出力バッファとしての機能（データ授受のための電圧
レベルの整合やインピーダンスの整合をとる機能）を有
する入力部と出力部とを備えると共にその他にゲート部
を備えるものであり、例えば、該ゲート部の電圧をHigh
にすると出力バッファは活性化して出力信号Ｓが外部出
力信号ＳOUT として外部負荷に伝達されるものの、前記
ゲート部の電圧をLow にすると出力バッファが不活性化
して出力インピーダンスが極端に高くなり、半導体装置
１内部の出力信号Ｓを外部負荷へ伝達することのできな
い、実質的に電気的に切り離された状態になるものであ
る。
機能であるところの例えば電気的変換処理（Ａ／Ｄ変換
など）や演算処理などを実行する部分である。トライス
テート出力バッファ１１，１２，１３は、処理回路部１
０から出力される出力信号Ｓを外部負荷（図示せず）に
適する外部出力信号に変換した上で出力するという通常
の出力バッファとしての機能（データ授受のための電圧
レベルの整合やインピーダンスの整合をとる機能）を有
する入力部と出力部とを備えると共にその他にゲート部
を備えるものであり、例えば、該ゲート部の電圧をHigh
にすると出力バッファは活性化して出力信号Ｓが外部出
力信号ＳOUT として外部負荷に伝達されるものの、前記
ゲート部の電圧をLow にすると出力バッファが不活性化
して出力インピーダンスが極端に高くなり、半導体装置
１内部の出力信号Ｓを外部負荷へ伝達することのできな
い、実質的に電気的に切り離された状態になるものであ
る。
【００１１】比較器１４は、前記出力信号Ｓと、前記外
部出力信号ＳOUT に応じた信号とを受けて相互に比較
し、前記出力信号Ｓと前記外部出力信号ＳOUT に応じた
信号とのHigh・Low 関係が予め定められた関係（例え
ば、出力信号ＳがHighであるきは外部出力信号ＳOUT も
Highであるとか、あるいは、出力信号ＳがHighであるき
は外部出力信号ＳOUT はLow であるというような所定の
関係）にあるか否かを判断し、予め定められた関係とは
異なる関係を生じた場合は、例えば現在活性化している
トライステート出力バッファ１１に代えてトライステー
ト出力バッファ１２を活性化するよう、すなわち、トラ
イステート出力バッファ１１のゲート部はLow にしてト
ライステート出力バッファ１２のゲート部はHighにする
よう、セレクタ１５に指示するものである。
部出力信号ＳOUT に応じた信号とを受けて相互に比較
し、前記出力信号Ｓと前記外部出力信号ＳOUT に応じた
信号とのHigh・Low 関係が予め定められた関係（例え
ば、出力信号ＳがHighであるきは外部出力信号ＳOUT も
Highであるとか、あるいは、出力信号ＳがHighであるき
は外部出力信号ＳOUT はLow であるというような所定の
関係）にあるか否かを判断し、予め定められた関係とは
異なる関係を生じた場合は、例えば現在活性化している
トライステート出力バッファ１１に代えてトライステー
ト出力バッファ１２を活性化するよう、すなわち、トラ
イステート出力バッファ１１のゲート部はLow にしてト
ライステート出力バッファ１２のゲート部はHighにする
よう、セレクタ１５に指示するものである。
【００１２】セレクタ１５は、比較器１４からの切り換
え要求がある毎に順次活性化するトライステート出力バ
ッファを切り換えるものであり、例えばトライステート
出力バッファ１１を活性化しているのであれば、比較器
１４からの切り換え要求があると、トライステート出力
バッファ１１を不活性化すると共にトライステート出力
バッファ１２を活性化するよに、すなわち、トライステ
ート出力バッファ１１のゲート部をLow にしてトライス
テート出力バッファ１２のゲート部をHighにするように
されている。また、入力バッファ１６は、前記外部出力
信号ＳOUT を受けて、比較器１４の入力に適する電圧信
号に変換する部分である。
え要求がある毎に順次活性化するトライステート出力バ
ッファを切り換えるものであり、例えばトライステート
出力バッファ１１を活性化しているのであれば、比較器
１４からの切り換え要求があると、トライステート出力
バッファ１１を不活性化すると共にトライステート出力
バッファ１２を活性化するよに、すなわち、トライステ
ート出力バッファ１１のゲート部をLow にしてトライス
テート出力バッファ１２のゲート部をHighにするように
されている。また、入力バッファ１６は、前記外部出力
信号ＳOUT を受けて、比較器１４の入力に適する電圧信
号に変換する部分である。
【００１３】上述のような半導体装置１を構成する各要
素は、次のように接続されている。すなわち、処理回路
部１０の出力信号Ｓの出力部は、トライステート出力バ
ッファ１１，１２，１３のそれぞれの入力部と、比較器
１４の一方の入力部とに接続する。トライステート出力
バッファ１１の出力部は半導体装置１の出力ピンＰ
1に、トライステート出力バッファ１２の出力部は半導
体装置１の出力ピンＰ2 に、トライステート出力バッフ
ァ１３の出力部は半導体装置１の出力ピンＰ3 にそれぞ
れ接続する。出力ピンＰ1 と出力ピンＰ2 と出力ピンＰ
3 とは、それぞれ一括して接続すると共に、外部負荷と
半導体装置１の入力ピンＰ4 とに接続する。入力バッフ
ァ１６の入力部は入力ピンＰ4 に接続し、入力バッファ
１６の出力部は比較器１４の他方の入力部に接続する。
比較器１４の出力部はセレクタ１５の入力部に接続す
る。セレクタ１５の第１出力部はトライステート出力バ
ッファ１１のゲート部に、セレクタ１５の第２出力部は
トライステート出力バッファ１２のゲート部に、セレク
タ１５の第３出力部はトライステート出力バッファ１３
のゲート部にそれぞれ接続する。
素は、次のように接続されている。すなわち、処理回路
部１０の出力信号Ｓの出力部は、トライステート出力バ
ッファ１１，１２，１３のそれぞれの入力部と、比較器
１４の一方の入力部とに接続する。トライステート出力
バッファ１１の出力部は半導体装置１の出力ピンＰ
1に、トライステート出力バッファ１２の出力部は半導
体装置１の出力ピンＰ2 に、トライステート出力バッフ
ァ１３の出力部は半導体装置１の出力ピンＰ3 にそれぞ
れ接続する。出力ピンＰ1 と出力ピンＰ2 と出力ピンＰ
3 とは、それぞれ一括して接続すると共に、外部負荷と
半導体装置１の入力ピンＰ4 とに接続する。入力バッフ
ァ１６の入力部は入力ピンＰ4 に接続し、入力バッファ
１６の出力部は比較器１４の他方の入力部に接続する。
比較器１４の出力部はセレクタ１５の入力部に接続す
る。セレクタ１５の第１出力部はトライステート出力バ
ッファ１１のゲート部に、セレクタ１５の第２出力部は
トライステート出力バッファ１２のゲート部に、セレク
タ１５の第３出力部はトライステート出力バッファ１３
のゲート部にそれぞれ接続する。
【００１４】上述のように構成される半導体装置１は次
のように動作する。すなわち、使用開始の当初にあって
は、セレクタ１５はトライステート出力バッファ１１，
１２，１３の中のトライステート出力バッファ１１のみ
を活性化している。従って、当初にあっては、処理回路
部１０の出力する出力信号Ｓは、トライステート出力バ
ッファ１１により外部負荷に適する電圧信号に変換さ
れ、出力ピンＰ1 を介して外部出力信号ＳOUT として外
部負荷に印加される。同時に、該外部出力信号Ｓ OUT は
入力ピンＰ4 に印加され、入力バッファ１６を介して、
比較器１４の他方の入力部に達する。
のように動作する。すなわち、使用開始の当初にあって
は、セレクタ１５はトライステート出力バッファ１１，
１２，１３の中のトライステート出力バッファ１１のみ
を活性化している。従って、当初にあっては、処理回路
部１０の出力する出力信号Ｓは、トライステート出力バ
ッファ１１により外部負荷に適する電圧信号に変換さ
れ、出力ピンＰ1 を介して外部出力信号ＳOUT として外
部負荷に印加される。同時に、該外部出力信号Ｓ OUT は
入力ピンＰ4 に印加され、入力バッファ１６を介して、
比較器１４の他方の入力部に達する。
【００１５】そこで、トライステート出力バッファ１１
が正常に動作していれば、比較器１４の一方の入力部に
入力される出力信号Ｓと、比較器１４の他方の入力部に
入力バッファ１６を介して入力される信号との間には予
め定められた関係が成立するので、比較器１４はセレク
タ１５に対して切り換え要求信号は出力しない。
が正常に動作していれば、比較器１４の一方の入力部に
入力される出力信号Ｓと、比較器１４の他方の入力部に
入力バッファ１６を介して入力される信号との間には予
め定められた関係が成立するので、比較器１４はセレク
タ１５に対して切り換え要求信号は出力しない。
【００１６】しかし、トライステート出力バッファ１１
が何らかの原因で故障したとすると、出力信号Ｓと外部
出力信号ＳOUT との間には所定の関係が成立しなくな
る。すなわち、比較器１４の一方の入力部に入力される
出力信号Ｓと、比較器１４の他方の入力部に入力バッフ
ァ１６を介して入力される信号との間には、予め定めら
れた関係が成立しなくなる。そこで、比較器１４はセレ
クタ１５に対して切り換え要求信号を出力する。する
と、セレクタ１５は、セレクタ１５の第１出力部の出力
をHigh→Low に変化すると共にセレクタ１５の第２出力
部の出力をLow →Highに変化し、トライステート出力バ
ッファ１１を不活性化すると共にトライステート出力バ
ッファ１２を活性化する。
が何らかの原因で故障したとすると、出力信号Ｓと外部
出力信号ＳOUT との間には所定の関係が成立しなくな
る。すなわち、比較器１４の一方の入力部に入力される
出力信号Ｓと、比較器１４の他方の入力部に入力バッフ
ァ１６を介して入力される信号との間には、予め定めら
れた関係が成立しなくなる。そこで、比較器１４はセレ
クタ１５に対して切り換え要求信号を出力する。する
と、セレクタ１５は、セレクタ１５の第１出力部の出力
をHigh→Low に変化すると共にセレクタ１５の第２出力
部の出力をLow →Highに変化し、トライステート出力バ
ッファ１１を不活性化すると共にトライステート出力バ
ッファ１２を活性化する。
【００１７】すると、トライステート出力バッファ１２
が正常に動作するものであれば、外部負荷および入力ピ
ンＰ4 には、出力信号Ｓにより一意的に定まる正常な外
部出力信号ＳOUT が印加されることになり、比較器１４
はセレクタ１５に対して切り換え要求信号を出力するこ
とはなく、トライステート出力バッファ１２のみが活性
化された状態が持続する。しかし、トライステート出力
バッファ１２が故障すると、前述のトライステート出力
バッファ１１の故障した場合と同様に、比較器１４はセ
レクタ１５に対して切り換え要求信号を出力する。する
と、セレクタ１５は、セレクタ１５の第２出力部の出力
をHigh→Low に変化すると共にセレクタ１５の第３出力
部の出力をLow →Highに変化し、トライステート出力バ
ッファ１２を不活性化すると共にトライステート出力バ
ッファ１３を活性化する。
が正常に動作するものであれば、外部負荷および入力ピ
ンＰ4 には、出力信号Ｓにより一意的に定まる正常な外
部出力信号ＳOUT が印加されることになり、比較器１４
はセレクタ１５に対して切り換え要求信号を出力するこ
とはなく、トライステート出力バッファ１２のみが活性
化された状態が持続する。しかし、トライステート出力
バッファ１２が故障すると、前述のトライステート出力
バッファ１１の故障した場合と同様に、比較器１４はセ
レクタ１５に対して切り換え要求信号を出力する。する
と、セレクタ１５は、セレクタ１５の第２出力部の出力
をHigh→Low に変化すると共にセレクタ１５の第３出力
部の出力をLow →Highに変化し、トライステート出力バ
ッファ１２を不活性化すると共にトライステート出力バ
ッファ１３を活性化する。
【００１８】そこで、トライステート出力バッファ１３
が正常に動作するものであれば、外部負荷および入力ピ
ンＰ4 には、出力信号Ｓにより一意的に定まる正常な外
部出力信号ＳOUT が印加されることになり、比較器１４
はセレクタ１５に対して切り換え要求信号を出力するこ
とはなく、トライステート出力バッファ１３のみが活性
化された状態が持続する。
が正常に動作するものであれば、外部負荷および入力ピ
ンＰ4 には、出力信号Ｓにより一意的に定まる正常な外
部出力信号ＳOUT が印加されることになり、比較器１４
はセレクタ１５に対して切り換え要求信号を出力するこ
とはなく、トライステート出力バッファ１３のみが活性
化された状態が持続する。
【００１９】すなわち、上述の説明からも明らかのよう
に、上述のように構成される半導体装置１にあっては、
３個のトライステート出力バッファ１１，１２，１３が
出力信号Ｓに対して並列に挿入されており、当初はトラ
イステート出力バッファ１１のみが活性化されており、
トライステート出力バッファ１１が故障するとトライス
テート出力バッファ１１は不活性化されると共にトライ
ステート出力バッファ１２が活性化されて、半導体装置
１としては正常動作を行い得る。更に、トライステート
出力バッファ１２が故障すると、トライステート出力バ
ッファ１２は不活性化されると共にトライステート出力
バッファ１３が活性化されて、半導体装置１としては正
常動作を行い得る。つまり、該半導体装置１の出力バッ
ファの見かけ上の信頼性は３倍向上することになる。し
かも、複数のトライステート出力バッファ１１，１２，
１３と比較器１４とセレクタ１５とを、半導体装置１の
内部に形成することは、通常の大規集積回路全体のコス
トに比べれば、それほどのコストアップにはならないこ
とが多い。
に、上述のように構成される半導体装置１にあっては、
３個のトライステート出力バッファ１１，１２，１３が
出力信号Ｓに対して並列に挿入されており、当初はトラ
イステート出力バッファ１１のみが活性化されており、
トライステート出力バッファ１１が故障するとトライス
テート出力バッファ１１は不活性化されると共にトライ
ステート出力バッファ１２が活性化されて、半導体装置
１としては正常動作を行い得る。更に、トライステート
出力バッファ１２が故障すると、トライステート出力バ
ッファ１２は不活性化されると共にトライステート出力
バッファ１３が活性化されて、半導体装置１としては正
常動作を行い得る。つまり、該半導体装置１の出力バッ
ファの見かけ上の信頼性は３倍向上することになる。し
かも、複数のトライステート出力バッファ１１，１２，
１３と比較器１４とセレクタ１５とを、半導体装置１の
内部に形成することは、通常の大規集積回路全体のコス
トに比べれば、それほどのコストアップにはならないこ
とが多い。
【００２０】なお、本発明は上記実施例に限定されるも
のではなく、図２に示すように、図１における出力ピン
Ｐ1,Ｐ2,Ｐ3 および入力ピンＰ4 を、１本のピンＰにま
とめても良いことはいうまでもない。また、出力信号Ｓ
に対して並列に挿入するトライステート出力バッファの
数を多くすればするほど、半導体装置１の出力バッファ
の見かけ上の信頼性は向上する。
のではなく、図２に示すように、図１における出力ピン
Ｐ1,Ｐ2,Ｐ3 および入力ピンＰ4 を、１本のピンＰにま
とめても良いことはいうまでもない。また、出力信号Ｓ
に対して並列に挿入するトライステート出力バッファの
数を多くすればするほど、半導体装置１の出力バッファ
の見かけ上の信頼性は向上する。
【００２１】また、上述したような半導体装置は、例え
ば、出力バッファが故障すると直ちに全点灯（１００％
点灯）や全消灯（０％点灯）の異常状態になって、全点
灯時の過電流による火災や全消灯時のパニック状態など
の大惨事の生じる恐れのある、劇場用照明の明暗調光制
御のための位相制御回路などに採用すると非常に効果的
である。
ば、出力バッファが故障すると直ちに全点灯（１００％
点灯）や全消灯（０％点灯）の異常状態になって、全点
灯時の過電流による火災や全消灯時のパニック状態など
の大惨事の生じる恐れのある、劇場用照明の明暗調光制
御のための位相制御回路などに採用すると非常に効果的
である。
【００２２】
【発明の効果】本発明の半導体装置は上述のように構成
したものであるから、半導体装置の最も故障し易い部位
の一つである出力バッファを、見かけ上ではあるものの
高信頼性化することが可能であり、ひいては、従来のよ
うに、集積回路や大規模集積回路などの半導体装置自信
の信頼性の無さをカバーするために、コストが嵩むにも
かかわらず同じユニット装置や同じ半導体装置を重複し
て設けておき、万が一の故障時には、バックアップ用の
ユニット装置や半導体装置に時間を費やしながら切り替
えてシステム装置を復旧させるようなことをしなくても
良く、安価にして高信頼性のシステム装置の実現を可能
にする優れた半導体装置が提供できるという効果を奏す
る。
したものであるから、半導体装置の最も故障し易い部位
の一つである出力バッファを、見かけ上ではあるものの
高信頼性化することが可能であり、ひいては、従来のよ
うに、集積回路や大規模集積回路などの半導体装置自信
の信頼性の無さをカバーするために、コストが嵩むにも
かかわらず同じユニット装置や同じ半導体装置を重複し
て設けておき、万が一の故障時には、バックアップ用の
ユニット装置や半導体装置に時間を費やしながら切り替
えてシステム装置を復旧させるようなことをしなくても
良く、安価にして高信頼性のシステム装置の実現を可能
にする優れた半導体装置が提供できるという効果を奏す
る。
【図１】本発明に係る半導体装置の一実施例の要部を示
すブロック図である。
すブロック図である。
【図２】他の実施例の要部を示すブロック図である。
１ 半導体装置 １１ トライステート出力バッファ １２ トライステート出力バッファ １３ トライステート出力バッファ １４ 比較器 １５ セレクタ Ｓ 出力信号 ＳOUT 外部出力信号
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年８月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【発明が解決しようとする課題】しかしながら、集積回
路や大規模集積回路などの半導体装置自身の信頼性の無
さを克服するために、同じユニット装置や同じ半導体装
置を重複して設けておき、万が一の故障時にはバックア
ップ用のユニット装置や半導体装置に切り替えてシステ
ム装置を運用するということは、バックアップ用のユニ
ット装置や半導体装置の全体をそっくり重複して装備す
ることであるので、システム装置全体が大型化すると共
にバックアップへの切り換えが煩雑になり、コストが嵩
むと共にバックアップへ切り換えるための時間がかなり
かかるという問題点があった。
路や大規模集積回路などの半導体装置自身の信頼性の無
さを克服するために、同じユニット装置や同じ半導体装
置を重複して設けておき、万が一の故障時にはバックア
ップ用のユニット装置や半導体装置に切り替えてシステ
ム装置を運用するということは、バックアップ用のユニ
ット装置や半導体装置の全体をそっくり重複して装備す
ることであるので、システム装置全体が大型化すると共
にバックアップへの切り換えが煩雑になり、コストが嵩
むと共にバックアップへ切り換えるための時間がかなり
かかるという問題点があった。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】比較器１４は、前記出力信号Ｓと、前記外
部出力信号ＳOUT に応じた信号とを受けて相互に比較
し、前記出力信号Ｓと前記外部出力信号ＳOUT に応じた
信号とのHigh・Low 関係が予め定められた関係（例え
ば、出力信号ＳがHighであるときは外部出力信号ＳOUT
もHighであるとか、あるいは、出力信号ＳがHighである
ときは外部出力信号ＳOUT はLow であるというような所
定の関係）にあるか否かを判断し、予め定められた関係
とは異なる関係を生じた場合は、例えば現在活性化して
いるトライステート出力バッファ１１に代えてトライス
テート出力バッファ１２を活性化するよう、すなわち、
トライステート出力バッファ１１のゲート部はLow にし
てトライステート出力バッファ１２のゲート部はHighに
するよう、セレクタ１５に指示するものである。
部出力信号ＳOUT に応じた信号とを受けて相互に比較
し、前記出力信号Ｓと前記外部出力信号ＳOUT に応じた
信号とのHigh・Low 関係が予め定められた関係（例え
ば、出力信号ＳがHighであるときは外部出力信号ＳOUT
もHighであるとか、あるいは、出力信号ＳがHighである
ときは外部出力信号ＳOUT はLow であるというような所
定の関係）にあるか否かを判断し、予め定められた関係
とは異なる関係を生じた場合は、例えば現在活性化して
いるトライステート出力バッファ１１に代えてトライス
テート出力バッファ１２を活性化するよう、すなわち、
トライステート出力バッファ１１のゲート部はLow にし
てトライステート出力バッファ１２のゲート部はHighに
するよう、セレクタ１５に指示するものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】
【発明の効果】本発明の半導体装置は上述のように構成
したものであるから、半導体装置の最も故障し易い部位
の一つである出力バッファを、見かけ上ではあるものの
高信頼性化することが可能であり、ひいては、従来のよ
うに、集積回路や大規模集積回路などの半導体装置自身
の信頼性の無さをカバーするために、コストが嵩むにも
かかわらず同じユニット装置や同じ半導体装置を重複し
て設けておき、万が一の故障時には、バックアップ用の
ユニット装置や半導体装置に時間を費やしながら切り替
えてシステム装置を復旧させるようなことをしなくても
良く、安価にして高信頼性のシステム装置の実現を可能
にする優れた半導体装置が提供できるという効果を奏す
る。
したものであるから、半導体装置の最も故障し易い部位
の一つである出力バッファを、見かけ上ではあるものの
高信頼性化することが可能であり、ひいては、従来のよ
うに、集積回路や大規模集積回路などの半導体装置自身
の信頼性の無さをカバーするために、コストが嵩むにも
かかわらず同じユニット装置や同じ半導体装置を重複し
て設けておき、万が一の故障時には、バックアップ用の
ユニット装置や半導体装置に時間を費やしながら切り替
えてシステム装置を復旧させるようなことをしなくても
良く、安価にして高信頼性のシステム装置の実現を可能
にする優れた半導体装置が提供できるという効果を奏す
る。
Claims (1)
- 【請求項１】 論理処理を行った出力信号を外部出力信
号として出力する出力バッファを備える半導体装置にお
いて、前記出力信号に並列に接続する複数のトライステ
ート出力バッファと、前記複数のトライステート出力バ
ッファの中の１つのトライステート出力バッファのみを
選択して活性化するセレクタと、前記出力信号と前記外
部出力信号との比較を行い不一致が発生すると前記セレ
クタに切り換えを要求する比較器とを設けたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11241694A JPH07321629A (ja) | 1994-05-26 | 1994-05-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11241694A JPH07321629A (ja) | 1994-05-26 | 1994-05-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321629A true JPH07321629A (ja) | 1995-12-08 |
Family
ID=14586107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11241694A Withdrawn JPH07321629A (ja) | 1994-05-26 | 1994-05-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321629A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002049111A1 (de) * | 2000-12-13 | 2002-06-20 | Infineon Technologies Ag | Elektrische schaltung mit redundanzeinheiten, die eine erhöhte langzeitstabilitäat aufweisen |
| JP2009164730A (ja) * | 2007-12-28 | 2009-07-23 | Nec Corp | クロック伝搬回路 |
-
1994
- 1994-05-26 JP JP11241694A patent/JPH07321629A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002049111A1 (de) * | 2000-12-13 | 2002-06-20 | Infineon Technologies Ag | Elektrische schaltung mit redundanzeinheiten, die eine erhöhte langzeitstabilitäat aufweisen |
| DE10062082A1 (de) * | 2000-12-13 | 2002-07-11 | Infineon Technologies Ag | Elektrische Schaltung |
| JP2009164730A (ja) * | 2007-12-28 | 2009-07-23 | Nec Corp | クロック伝搬回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963763B2 (ja) | 二進信号を多数決選択する論理回路網に潜在する誤りを除去する方法 | |
| JP2849819B2 (ja) | 交換機 | |
| JPH06149605A (ja) | フォールトトレラントコンピュータシステム | |
| JPH05235886A (ja) | 伝送端局装置の切替え方式 | |
| WO1996002884A1 (en) | Fault tolerant interconnect topology | |
| JPH07202893A (ja) | 予備信号ラインにスイツチする方法及び装置 | |
| JPH07321629A (ja) | 半導体装置 | |
| JPH10124408A (ja) | フレキシブル高速多重化リモート入出力システム | |
| JPH06311541A (ja) | ディジタルクロスコネクト装置 | |
| JP2002027025A (ja) | データ伝送システム | |
| JPH07146825A (ja) | メモリシステム | |
| JP3481061B2 (ja) | 信号伝送装置 | |
| JPS59172001A (ja) | アナログ出力切換装置 | |
| JPH02301855A (ja) | 中央演算処理装置の並列運転方式 | |
| CN118092129A (zh) | 一种冗余控制装置及方法 | |
| JP2737600B2 (ja) | ３段スイッチ装置 | |
| JP2970164B2 (ja) | 切替回路 | |
| JP2634962B2 (ja) | 論理回路のバックアップ方式 | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JP2834306B2 (ja) | 切り替え制御回路 | |
| JPH01109441A (ja) | 情報処理装置 | |
| JPH05241875A (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPH10262098A (ja) | ラインプロテクションシステム | |
| KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
| JPH02171845A (ja) | バス方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |