JPH0732366B2 - 無線送信機 - Google Patents
無線送信機Info
- Publication number
- JPH0732366B2 JPH0732366B2 JP62024851A JP2485187A JPH0732366B2 JP H0732366 B2 JPH0732366 B2 JP H0732366B2 JP 62024851 A JP62024851 A JP 62024851A JP 2485187 A JP2485187 A JP 2485187A JP H0732366 B2 JPH0732366 B2 JP H0732366B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission power
- frequency divider
- controlled oscillator
- voltage
- amplification unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 49
- 230000003321 amplification Effects 0.000 claims description 22
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 22
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
Landscapes
- Transmitters (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、送信波として周波数シンセサイザーの出力を
直接用いる方式の無線送信機に関し、さらに詳しくは送
信電力増幅部の電源を入れた瞬間に生ずる送信周波数の
ドリフトを極力おさえるようにした無線送信機に関す
る。
直接用いる方式の無線送信機に関し、さらに詳しくは送
信電力増幅部の電源を入れた瞬間に生ずる送信周波数の
ドリフトを極力おさえるようにした無線送信機に関す
る。
［従来の技術］ 近年、PLL（フェーズロックループ）回路を用いた周波
数シンセサイザーが安価に構成できるようになり、これ
にともない小型の無線送信機にも送信専用の周波数シン
セサイザーを用いることが一般的になっている。
数シンセサイザーが安価に構成できるようになり、これ
にともない小型の無線送信機にも送信専用の周波数シン
セサイザーを用いることが一般的になっている。
すなわち、この種の無線送信機は、周波数シンセサイザ
ーに用いる電圧制御発振器（以下、ときに「VCO」と略
す）の発振周波数を送信波と同一にし、かつ、VCOに直
接変調をかけることにより送信波を得る構成となってお
り、逓倍方式，ミキサー方式等を用いた無線送信機に比
べて、ハーモニック以外の送信スプリアスを簡単になく
すことができ、送信機における無調整化および特性向上
の実現に大きく貢献している。
ーに用いる電圧制御発振器（以下、ときに「VCO」と略
す）の発振周波数を送信波と同一にし、かつ、VCOに直
接変調をかけることにより送信波を得る構成となってお
り、逓倍方式，ミキサー方式等を用いた無線送信機に比
べて、ハーモニック以外の送信スプリアスを簡単になく
すことができ、送信機における無調整化および特性向上
の実現に大きく貢献している。
第２図は周波数シンセサイザーを用いた従来の無線送信
機を示すブロック図である。
機を示すブロック図である。
周波数シンセサイザー10は、基準発振器1,固定分周器2,
位相比較器3,低周波信号変調器4,ローパスフィルタ5,VO
C6,プリスケーラ8,可変分周器７で構成されている。
位相比較器3,低周波信号変調器4,ローパスフィルタ5,VO
C6,プリスケーラ8,可変分周器７で構成されている。
VCO6から送出された送信波は、プリドライバアンプ21お
よびパワーアンプ22からなる送信電力増幅部20で増幅さ
れて出力端子24から送出される。
よびパワーアンプ22からなる送信電力増幅部20で増幅さ
れて出力端子24から送出される。
ここで、周波数シンセサイザー10は、電源入後ロックし
て周波数が安定するまでに時間がかかるため、常時電源
を投入した状態にしてある。このため、送信制御は送信
電力増幅部20の電源をON,OFFすることにより行なってい
た。すなわち、送信電力増幅部20への電力供給は、スイ
ッチ23を介して電源端子25から行なわれ、スイッチ23を
端子26からの制御信号によりON,OFFすることで投入，遮
断を行なっていた。
て周波数が安定するまでに時間がかかるため、常時電源
を投入した状態にしてある。このため、送信制御は送信
電力増幅部20の電源をON,OFFすることにより行なってい
た。すなわち、送信電力増幅部20への電力供給は、スイ
ッチ23を介して電源端子25から行なわれ、スイッチ23を
端子26からの制御信号によりON,OFFすることで投入，遮
断を行なっていた。
また周波数シンセサイザー10の出力は、送信電力増幅部
20を電源をON,OFFした場合に生ずるVOC6の負荷インピー
ダンスの変化を出来るだけ小さくするため、バッファ15
を介して送信電力増幅部20に入力していた。
20を電源をON,OFFした場合に生ずるVOC6の負荷インピー
ダンスの変化を出来るだけ小さくするため、バッファ15
を介して送信電力増幅部20に入力していた。
［解決すべき問題点］ 上述した従来の無線送信機では、送信のために送信電力
増幅部20に電源を投入した瞬間、VCOの負荷状態が急激
に変化するため、周波数シンセサイザーの周波数が若干
ドリフトする。
増幅部20に電源を投入した瞬間、VCOの負荷状態が急激
に変化するため、周波数シンセサイザーの周波数が若干
ドリフトする。
このドリフトの状態は、周波数シンセサイザー10のルー
プ特性により固有のパターン（送電電力増幅部20に電源
が投入され、送信電力増幅部20の安定状態が急激に変化
し、VCO6から送信電力増幅部20を見たときの負荷インピ
ーダンスが急激に変わり、周波数シンセサイザ10のPLL
ループがこの変化に追従しようとする際の過渡状態のパ
ターン）を示し、ときにはドリフト周波数がもとの周波
数から大きく離れたり、ドリフトする時間が非常に長く
なることがある。
プ特性により固有のパターン（送電電力増幅部20に電源
が投入され、送信電力増幅部20の安定状態が急激に変化
し、VCO6から送信電力増幅部20を見たときの負荷インピ
ーダンスが急激に変わり、周波数シンセサイザ10のPLL
ループがこの変化に追従しようとする際の過渡状態のパ
ターン）を示し、ときにはドリフト周波数がもとの周波
数から大きく離れたり、ドリフトする時間が非常に長く
なることがある。
周波数ドリフトが大きいと、送信波は自分の帯域からは
ずれ送信スプリアスとして他の妨害を与えることにな
る。また、送信の最初にデータ信号を送出することの多
い昨今では、このデータ信号をできるだけ短い時間に確
実に送る必要があるため、周波数ドリフトはできるだけ
離調を小さく時間を短くすることが要求される。
ずれ送信スプリアスとして他の妨害を与えることにな
る。また、送信の最初にデータ信号を送出することの多
い昨今では、このデータ信号をできるだけ短い時間に確
実に送る必要があるため、周波数ドリフトはできるだけ
離調を小さく時間を短くすることが要求される。
この問題を解決する手段として、VCOに接続されるバッ
ファの段数を多くして、送信電力増幅部の電源投入によ
るVCOの負荷インピーダンス変化をできるだけ小さくす
る構成も考えられる。しかし、バッファ段の数を増加す
ると、それにともないバッファのためのスペースおよび
消費電力が増加し、装置の大型化および経済性の低下に
つながるため問題となっていた。
ファの段数を多くして、送信電力増幅部の電源投入によ
るVCOの負荷インピーダンス変化をできるだけ小さくす
る構成も考えられる。しかし、バッファ段の数を増加す
ると、それにともないバッファのためのスペースおよび
消費電力が増加し、装置の大型化および経済性の低下に
つながるため問題となっていた。
本発明は上述した問題点にかんがみてなされたもので、
周波数シンセサイザーにおけるVCOの負荷インピーダン
ス変化を小さく抑えるとともに、装置の小型化および低
消費電力を維持を実現できる無線送信機の提供を目的と
する。
周波数シンセサイザーにおけるVCOの負荷インピーダン
ス変化を小さく抑えるとともに、装置の小型化および低
消費電力を維持を実現できる無線送信機の提供を目的と
する。
［問題点の解決手段］ 上記目的を達成するため本発明は、外部から変調をかけ
ることのできる電圧制御発振器、位相比較器、上記電圧
制御発振器と位相比較器との間に設けられたループフィ
ルタ、上記電圧制御発振器の出力側から上記位相比較器
へのフィードバック線路に設けられた可変分周器、およ
び固定分周器を介して上記位相比較器に基準信号を送出
する基準発振器からなるPLL周波数シンセサイザーと、
このPLL周波数シンセサイザーにおける上記電圧制御発
振器の出力を増幅して送信波とする送信電力増幅器とを
備えた無線送信機において、上記位相比較器と上記ルー
プフィルタとの間に位相同期ループを開閉するためのス
イッチを設け、上記電圧制御発振器と上記可変分周器と
の間に第一クロックゲートを設け、上記基準発振器と上
記固定分周器との間に第二クロックゲートを設け、か
つ、上記スイッチおよび第一，第二クロックゲートを、
上記送信電力増幅部の電源投入直前に断とするととも
に、電源投入から所定時間経過して上記送信電力増幅部
が安定した後に接とする制御部を具備した構成としてあ
る。
ることのできる電圧制御発振器、位相比較器、上記電圧
制御発振器と位相比較器との間に設けられたループフィ
ルタ、上記電圧制御発振器の出力側から上記位相比較器
へのフィードバック線路に設けられた可変分周器、およ
び固定分周器を介して上記位相比較器に基準信号を送出
する基準発振器からなるPLL周波数シンセサイザーと、
このPLL周波数シンセサイザーにおける上記電圧制御発
振器の出力を増幅して送信波とする送信電力増幅器とを
備えた無線送信機において、上記位相比較器と上記ルー
プフィルタとの間に位相同期ループを開閉するためのス
イッチを設け、上記電圧制御発振器と上記可変分周器と
の間に第一クロックゲートを設け、上記基準発振器と上
記固定分周器との間に第二クロックゲートを設け、か
つ、上記スイッチおよび第一，第二クロックゲートを、
上記送信電力増幅部の電源投入直前に断とするととも
に、電源投入から所定時間経過して上記送信電力増幅部
が安定した後に接とする制御部を具備した構成としてあ
る。
［実施例］ 以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本実施例に係る無線送信機を示すブロック図で
ある。なお、第１図において、先に示した第２図と同一
部分には同一符号を付してある。
ある。なお、第１図において、先に示した第２図と同一
部分には同一符号を付してある。
第１図に示す無線送信号機は周波数シンセサイザー10,
送信電力増幅部20,制御部30から構成されている。
送信電力増幅部20,制御部30から構成されている。
周波数シンセサイザー10は、電圧制御発振器（VCO）6,
位相比較器3,ローパスフィルタ（ループフィルタ）５か
らなるPLL回路を基本とし、位相比較器３の入力側に固
定分周器２を介して基準発振器１を設け、またフィール
ドバック線路にプリスケーラ８および可変分周器７を設
けた一般的構成となっている。なお、VCO6は、低周波変
調器４により外部から変調をかけることができる。図中
９は変調端子である。
位相比較器3,ローパスフィルタ（ループフィルタ）５か
らなるPLL回路を基本とし、位相比較器３の入力側に固
定分周器２を介して基準発振器１を設け、またフィール
ドバック線路にプリスケーラ８および可変分周器７を設
けた一般的構成となっている。なお、VCO6は、低周波変
調器４により外部から変調をかけることができる。図中
９は変調端子である。
さらに、本実施例に係る無線送信機では、周波数シンセ
サイザー10の上記一般的構成に加え、次のような構成が
されている。すなわち、位相比較器３とローパスフィル
タ５の間に、この間の接続を開閉するアナログスイッチ
11が設けてある。また、プリスケーラ８と可変分周器７
の間に、フィードバックされた信号をON（導通）または
OFF（遮断）する第一クロックゲード12が設けてあり、
基準発振器１と固定分周器２の間に、発振信号の伝達を
ON（導通）またはOFF（遮断）する第二クロックゲート1
3が設けてある。
サイザー10の上記一般的構成に加え、次のような構成が
されている。すなわち、位相比較器３とローパスフィル
タ５の間に、この間の接続を開閉するアナログスイッチ
11が設けてある。また、プリスケーラ８と可変分周器７
の間に、フィードバックされた信号をON（導通）または
OFF（遮断）する第一クロックゲード12が設けてあり、
基準発振器１と固定分周器２の間に、発振信号の伝達を
ON（導通）またはOFF（遮断）する第二クロックゲート1
3が設けてある。
送信電力増幅部20は、プリドライバアンプ21およびパワ
ーアンプ22からなり、周波数シンセサイザー10のVCO6か
ら送出された送信波を増幅し、送信出力端子24へと伝達
する。
ーアンプ22からなり、周波数シンセサイザー10のVCO6か
ら送出された送信波を増幅し、送信出力端子24へと伝達
する。
周波数シンセサイザー10には、常に電力が供給されてい
る。また、送信電力増幅部20には、電源スイッチ23を介
して電源端子25から出力が供給されている。
る。また、送信電力増幅部20には、電源スイッチ23を介
して電源端子25から出力が供給されている。
制御部30は、電源スイッチ23のON,OFF制御をして、送信
電力増幅部20を作動あるいは停止させる。また、この送
信電力増幅部20の電源投入動作に関連して、周波数シン
セサイザー10におけるアナログスイッチ11,第一，第二
クロックゲート12,13のON,OFF制御を行なう。
電力増幅部20を作動あるいは停止させる。また、この送
信電力増幅部20の電源投入動作に関連して、周波数シン
セサイザー10におけるアナログスイッチ11,第一，第二
クロックゲート12,13のON,OFF制御を行なう。
すなわち、電源スイッチ23をONにして送信電力増幅部20
への電源投入動作を行なう直前に、これらスイッチ11,
クロックゲート12,13をOFF（遮断）して周波数シンセサ
イザー10のPLLループを開ループとする。これにより、
送信電力増幅部20への電源投入で、送信電力増幅部20の
安定状態が急激に変化しても、周波数シンセサイザー10
をこの状態変化に追従させる必要がない。
への電源投入動作を行なう直前に、これらスイッチ11,
クロックゲート12,13をOFF（遮断）して周波数シンセサ
イザー10のPLLループを開ループとする。これにより、
送信電力増幅部20への電源投入で、送信電力増幅部20の
安定状態が急激に変化しても、周波数シンセサイザー10
をこの状態変化に追従させる必要がない。
また、送信電力増幅部20の電源を投入してから所定時間
経過後にスイッチ11,クロックゲート12,13をON（導通）
となるように制御して周波数シンセサイザー10のPLLル
ープを閉ループとする。これにより、送信電力増幅部20
の電源投入後、一定時間経過して送信電力増幅部20が安
定した状態となってから周波数シンセサイザー10のPLL
ループが閉ループとなる。
経過後にスイッチ11,クロックゲート12,13をON（導通）
となるように制御して周波数シンセサイザー10のPLLル
ープを閉ループとする。これにより、送信電力増幅部20
の電源投入後、一定時間経過して送信電力増幅部20が安
定した状態となってから周波数シンセサイザー10のPLL
ループが閉ループとなる。
例えば、OFFとする時間は、電源投入1msec前とし、ONに
する時間は、電源投入から5msec経過後に設定すればよ
い。ただし、これに限定されるものではない。
する時間は、電源投入から5msec経過後に設定すればよ
い。ただし、これに限定されるものではない。
このように、周波数シンセサイザー10のPLLループは、
送信電力増幅部20の電源投入時の急激な変化をともなう
過渡状態を通過することなく、次の安定状態に移行する
ことができる。
送信電力増幅部20の電源投入時の急激な変化をともなう
過渡状態を通過することなく、次の安定状態に移行する
ことができる。
上述したように、送信電力増幅部20への電源投入直前
に、アナログスイッチ11をOFFとすると、VCO6はローパ
スフィルター５によりチャージされた電圧によりフリー
ランとなる。このため、周波数シンセサイザー10は開ル
ープ動作となっているので、VCO6の負荷インピーダンス
の変化は非常に小さくなる。さらにこのとき、第一，第
二クロックゲート12,13もOFFとなるため、固定分周器2,
位相比較器3,可変分周器７は周波数シンセサイザー10が
同期状態にあるときのままの状態を維持している。
に、アナログスイッチ11をOFFとすると、VCO6はローパ
スフィルター５によりチャージされた電圧によりフリー
ランとなる。このため、周波数シンセサイザー10は開ル
ープ動作となっているので、VCO6の負荷インピーダンス
の変化は非常に小さくなる。さらにこのとき、第一，第
二クロックゲート12,13もOFFとなるため、固定分周器2,
位相比較器3,可変分周器７は周波数シンセサイザー10が
同期状態にあるときのままの状態を維持している。
次に電源投入から所定時間経過後、アナログスイッチ1
1,第二クロックゲート12,13をONにしたとき、VCO6は、
ローパスフィルター５によりチャージされた電圧により
フリーラン状態となっており、かつ、送信電力増幅部20
の電源ONによる負荷インピーダンス変化の影響を受け
て、発振周波数が若干変化している。しかし、その変化
周波数は、周波数シンセサイザー10のループ特性に関係
がないため固有パターンがなく非常に小さいもので、そ
のため極めて短い時間で再び同期状態になる。
1,第二クロックゲート12,13をONにしたとき、VCO6は、
ローパスフィルター５によりチャージされた電圧により
フリーラン状態となっており、かつ、送信電力増幅部20
の電源ONによる負荷インピーダンス変化の影響を受け
て、発振周波数が若干変化している。しかし、その変化
周波数は、周波数シンセサイザー10のループ特性に関係
がないため固有パターンがなく非常に小さいもので、そ
のため極めて短い時間で再び同期状態になる。
また、スイッチ11,第一，第二クロックゲート12,13は、
周波数の低い部位でかつデジタル的扱いが可能であるか
ら、CMOS LSIを用いることができ、小型化および低消
費電力の実現を可能とする。
周波数の低い部位でかつデジタル的扱いが可能であるか
ら、CMOS LSIを用いることができ、小型化および低消
費電力の実現を可能とする。
［発明の効果］ 以上説明したように本発明によれば、周波数シンセサイ
ザーにおけるVCOの負荷インピーダンス変化を小さくで
きるため、極めて短い時間で再び同期状態となり精度向
上を実現できる効果がある。また、スイッチ，第一，第
二クロックゲートは、CMOS LSI等の小型部品を用いる
ことができるため、装置の小型化および低消費電力の維
持を図ることができる。
ザーにおけるVCOの負荷インピーダンス変化を小さくで
きるため、極めて短い時間で再び同期状態となり精度向
上を実現できる効果がある。また、スイッチ，第一，第
二クロックゲートは、CMOS LSI等の小型部品を用いる
ことができるため、装置の小型化および低消費電力の維
持を図ることができる。
第１図は本発明の実施例に係る無線送信器を示すブロッ
ク図、第２図は従来例を示すブロック図である。 1:基準発振器、2:固定分周器 3:位相比較器、4:低周波変調器 5:ローパスフィルター、6:電圧制御発振器 7:可変分周器、8:プリスケーラ 9:変調素子、11:アナログスイッチ 12:第一クロックゲート 13:第二クロックゲート 20:送信電力増幅部 21:プリドライバーアンプ 22:パワーアンプ、23:電源スイッチ 24:送信出力端子、25:電源端子 30:制御部
ク図、第２図は従来例を示すブロック図である。 1:基準発振器、2:固定分周器 3:位相比較器、4:低周波変調器 5:ローパスフィルター、6:電圧制御発振器 7:可変分周器、8:プリスケーラ 9:変調素子、11:アナログスイッチ 12:第一クロックゲート 13:第二クロックゲート 20:送信電力増幅部 21:プリドライバーアンプ 22:パワーアンプ、23:電源スイッチ 24:送信出力端子、25:電源端子 30:制御部
Claims (1)
- 【請求項１】外部から変調をかけることのできる電圧制
御発振器、位相比較器、上記電圧制御発振器と位相比較
器との間に設けられたループフィルタ、上記電圧制御発
振器の出力側から上記位相比較器へのフィードバック線
路に設けられた可変分周器、および固定分周器を介して
上記位相比較器に基準信号を送出する基準発振器からな
るPLL周波数シンセサイザーと、このPLL周波数シンセサ
イザーにおける上記電圧制御発振器の出力を増幅して送
信波とする送信電力増幅器とを備えた無線送信機におい
て、 上記位相比較器と上記ループフィルタとの間に位相同期
ループを開閉するためのスイッチを設け、 上記電圧制御発振器と上記可変分周器との間に第一クロ
ックゲートを設け、 上記基準発振器と上記固定分周器との間に第二クロック
ゲートを設け、 かつ、上記スイッチおよび第一，第二クロックゲート
を、上記送信電力増幅部の電源投入直前に断とするとと
もに、電源投入から所定時間経過して上記送信電力増幅
部が安定した後に接とする制御部を 具備したことを特徴とする無線送信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62024851A JPH0732366B2 (ja) | 1987-02-06 | 1987-02-06 | 無線送信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62024851A JPH0732366B2 (ja) | 1987-02-06 | 1987-02-06 | 無線送信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63193724A JPS63193724A (ja) | 1988-08-11 |
| JPH0732366B2 true JPH0732366B2 (ja) | 1995-04-10 |
Family
ID=12149716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62024851A Expired - Lifetime JPH0732366B2 (ja) | 1987-02-06 | 1987-02-06 | 無線送信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732366B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE68924993T2 (de) * | 1988-02-29 | 1996-05-30 | Toshiba Kawasaki Kk | Funktelekommunikationsgerät. |
| FI86933C (fi) * | 1991-03-06 | 1992-10-26 | Telenokia Oy | Foerfarande och anordning foer styrning av en radiosaendare |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269421A (ja) * | 1985-04-24 | 1986-11-28 | Nippon Telegr & Teleph Corp <Ntt> | 初期位相整合形位相同期ル−プ回路 |
-
1987
- 1987-02-06 JP JP62024851A patent/JPH0732366B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63193724A (ja) | 1988-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970055561A (ko) | 반응 시간이 제어 가능한 위상 동기 루프 | |
| AU2002257363A1 (en) | Tunable voltage controlled oscillator circuit having aided acquisition and methods for operating the same | |
| JPH10308667A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0732366B2 (ja) | 無線送信機 | |
| US5390363A (en) | Transmitter and receiver circuit and method therefor | |
| JPH0752850B2 (ja) | 送信機 | |
| JPS61269421A (ja) | 初期位相整合形位相同期ル−プ回路 | |
| DE60102238D1 (de) | Phasenverriegelungsschaltung | |
| GB1312387A (en) | Injection-type frequency-locked oscillator apparatus | |
| US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
| JP2643766B2 (ja) | Ｐｌｌ回路 | |
| US7173497B1 (en) | Sampling voltage controlled oscillator | |
| JPH01141419A (ja) | Ｐｌｌ回路 | |
| JPS6059780B2 (ja) | Ｐｌｌ回路の同期はずれ検出回路 | |
| KR0122728B1 (ko) | 무선 송수신기의 주파수 편이 조절회로 | |
| JP2927801B2 (ja) | Ｐｌｌ回路 | |
| JP2000269845A (ja) | ディジタル無線装置 | |
| JP2004172686A (ja) | 基準信号発生器 | |
| JPS62245727A (ja) | 周波数シンセサイザ送信機 | |
| JPS62128211A (ja) | 周波数シンセサイザ | |
| JPH05129948A (ja) | Ｐｌｌ回路 | |
| JPS63131705A (ja) | シンセサイザ変調回路 | |
| JPH06224753A (ja) | 送信装置 | |
| JPS5912049B2 (ja) | Ｐｌｌ回路 | |
| JPH0362605A (ja) | 周波数変調回路 |