JPH0732494B2 - 情報記録再生装置の時間軸エラ−信号発生装置 - Google Patents
情報記録再生装置の時間軸エラ−信号発生装置Info
- Publication number
- JPH0732494B2 JPH0732494B2 JP62196209A JP19620987A JPH0732494B2 JP H0732494 B2 JPH0732494 B2 JP H0732494B2 JP 62196209 A JP62196209 A JP 62196209A JP 19620987 A JP19620987 A JP 19620987A JP H0732494 B2 JPH0732494 B2 JP H0732494B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- output
- hold circuit
- level
- lower limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Rotational Drive Of Disk (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報記録再生装置における再生信号の時間軸補
正装置に係り、特にビデオディスク等から、再生された
カラービデオ信号の時間軸エラーを補正するいわゆるタ
イムベースコレクタの時間軸エラー発生装置に関する。
正装置に係り、特にビデオディスク等から、再生された
カラービデオ信号の時間軸エラーを補正するいわゆるタ
イムベースコレクタの時間軸エラー発生装置に関する。
従来の記録情報再生装置における種々の時間軸エラー発
生装置としては、特開昭56−84091、特開昭56−13886等
に詳述される様に基準信号と再生水平同期信号あるいは
再生カラーバーストの位相差をサンプリングし次回のサ
ンプリングタイミングまでの間約1H間ホールドし時間軸
エラー信号としている。
生装置としては、特開昭56−84091、特開昭56−13886等
に詳述される様に基準信号と再生水平同期信号あるいは
再生カラーバーストの位相差をサンプリングし次回のサ
ンプリングタイミングまでの間約1H間ホールドし時間軸
エラー信号としている。
上記従来技術は記録媒体の傷その他の原因によって発生
する再生信号のドロップアウトの発生により生じる再生
水同期信号や再生カラーバーストの欠落やノイズ等によ
る偽の同期信号の発生等について配慮がされておらず、
このためこれら欠落等により基準信号との正しい位相比
較が行われず誤った大きな位相エラーが発生する場合が
あるという問題があった。この様な誤ったエラーが発生
した場合、誤ったエラー信号により時間軸補正系が動作
し、再生信号が位相ズレを起こすため、再生画像上は色
相ズレや同期乱れが発生する。
する再生信号のドロップアウトの発生により生じる再生
水同期信号や再生カラーバーストの欠落やノイズ等によ
る偽の同期信号の発生等について配慮がされておらず、
このためこれら欠落等により基準信号との正しい位相比
較が行われず誤った大きな位相エラーが発生する場合が
あるという問題があった。この様な誤ったエラーが発生
した場合、誤ったエラー信号により時間軸補正系が動作
し、再生信号が位相ズレを起こすため、再生画像上は色
相ズレや同期乱れが発生する。
本発明の目的は再生信号のドロップアウトにより生じる
誤った大きな位相エラーの発生を防ぎ、上記悪影響を取
り除く手段を提供することにある。
誤った大きな位相エラーの発生を防ぎ、上記悪影響を取
り除く手段を提供することにある。
上記目的は、基準信号と再生カラーバーストあるいは水
平同期信号の位相差をサンプリングして約1H間ホールド
して時間軸エラー信号としていた第１のサンプルホール
ド回路に、第１のサンプルホールド回路のホールド期期
間中にサンプリングパルスを持ち第１のサンプルホール
ド回路の出力をサンプリングしホールドする第２のサン
プルホールド回路とこのサンプルホールド回路出力を中
心にサンプルホールド出力レベルに応じた上限下限値を
設けこのレベルの範囲外に第１のサンプルホールド回路
出力がなる毎に所定時間第２のサンプルホールド回路の
サンプリング動作を禁止するとともに、先の上限・下限
値より大きく第２のサンプルホールド回路の出力を中心
にサンプルホールド出力レベルに応じた第２の上限・下
限値を設け、このレベル範囲内に第１のサンプルホール
ド回路の出力レベルがある時は第１のサンプルホールド
回路出力を時間軸エラー信号とし、範囲外になった時は
所定時間、第２のサンプルホールド回路出力を時間軸エ
ラー信号とすることにより達成される。
平同期信号の位相差をサンプリングして約1H間ホールド
して時間軸エラー信号としていた第１のサンプルホール
ド回路に、第１のサンプルホールド回路のホールド期期
間中にサンプリングパルスを持ち第１のサンプルホール
ド回路の出力をサンプリングしホールドする第２のサン
プルホールド回路とこのサンプルホールド回路出力を中
心にサンプルホールド出力レベルに応じた上限下限値を
設けこのレベルの範囲外に第１のサンプルホールド回路
出力がなる毎に所定時間第２のサンプルホールド回路の
サンプリング動作を禁止するとともに、先の上限・下限
値より大きく第２のサンプルホールド回路の出力を中心
にサンプルホールド出力レベルに応じた第２の上限・下
限値を設け、このレベル範囲内に第１のサンプルホール
ド回路の出力レベルがある時は第１のサンプルホールド
回路出力を時間軸エラー信号とし、範囲外になった時は
所定時間、第２のサンプルホールド回路出力を時間軸エ
ラー信号とすることにより達成される。
通常モードでドロップアウトの影響を受けず正常に時間
軸補正系が動作している場合、時間軸エラー信号はなめ
らかな信号（回転周波数に同期した正弦波状波形）とな
る。（第６図（ａ）） ドロップアウト等により誤ったエラーが出力された時の
時間軸エラー信号は第６図（ｂ）の様に急峻な大きなエ
ラーが発生する。この急峻なエラーが発生したことを検
出し、急峻なエラーが発生する直前のエラーに置き換え
る様に動作する。
軸補正系が動作している場合、時間軸エラー信号はなめ
らかな信号（回転周波数に同期した正弦波状波形）とな
る。（第６図（ａ）） ドロップアウト等により誤ったエラーが出力された時の
時間軸エラー信号は第６図（ｂ）の様に急峻な大きなエ
ラーが発生する。この急峻なエラーが発生したことを検
出し、急峻なエラーが発生する直前のエラーに置き換え
る様に動作する。
具体的には、第２のサンプルホールド回路は、第１のサ
ンプルホールド回路の出力レベルに０〜1H遅れて追従し
た出力を出力する様に動作しこれを中心にレベルの異な
る上・下限値を２つ設ける。第１のサンプルホールド回
路出力が第１の上下限値の範囲外になる毎に所定時間、
第２のサンプルホールド回路のサンプリングを禁止する
様に動作する。これにより、急激なレベル変動の少な
く、常な滑らかなレベル変動をもちかつ第１のサンプル
ホールド回路に若干遅れながら追従する第２のサンプル
ホールド回路出力が得られ、ひいては同様な２つの異な
る上・下限値が得られる。一方、第１のサンプルホール
ド回路出力が、上記より得られる滑らかなる第２の上・
下限値の範囲外となった時は、所定時間、時間軸エラー
信号とし、範囲内である時は、第１のサンプルホールド
回路の出力を時間軸エラー信号とする様に動作する。こ
れによって、常に1Hあるいは、数Ｈ前のエラー信号と現
在エラーレベルの比較が行なうことが出来、ドロップア
ウト等による誤った急激なエラー信号を時間軸補正系に
供給しなくなるので同期乱れ等のない良好な時間軸補正
ができる。
ンプルホールド回路の出力レベルに０〜1H遅れて追従し
た出力を出力する様に動作しこれを中心にレベルの異な
る上・下限値を２つ設ける。第１のサンプルホールド回
路出力が第１の上下限値の範囲外になる毎に所定時間、
第２のサンプルホールド回路のサンプリングを禁止する
様に動作する。これにより、急激なレベル変動の少な
く、常な滑らかなレベル変動をもちかつ第１のサンプル
ホールド回路に若干遅れながら追従する第２のサンプル
ホールド回路出力が得られ、ひいては同様な２つの異な
る上・下限値が得られる。一方、第１のサンプルホール
ド回路出力が、上記より得られる滑らかなる第２の上・
下限値の範囲外となった時は、所定時間、時間軸エラー
信号とし、範囲内である時は、第１のサンプルホールド
回路の出力を時間軸エラー信号とする様に動作する。こ
れによって、常に1Hあるいは、数Ｈ前のエラー信号と現
在エラーレベルの比較が行なうことが出来、ドロップア
ウト等による誤った急激なエラー信号を時間軸補正系に
供給しなくなるので同期乱れ等のない良好な時間軸補正
ができる。
又、上・下限値レベルは、残留時間軸エラー（第６図
（ａ）の直流変動分）に追従して変動するので、上・下
限値レベルを下げて検出精度を上げることが出来る。
（ａ）の直流変動分）に追従して変動するので、上・下
限値レベルを下げて検出精度を上げることが出来る。
以下本発明の実施例のブロック図を第１図に示す。図中
101は第１のサンプルホールド回路、102は第２のサンプ
ルホールド回路、103は第１の上・下限値設定手段、104
は第１の比較手段、105はサンプルホールド禁止手段で
あり、103〜105にて急激なレベル変動のない常に滑らか
なるレベル変動をもち、第１のサンプルホールド回路出
力より若干遅れながら追従する第２のサンプルホールド
回路出力を得る。一方、106は第２の上・下限値設定手
段、107は第２の比較手段、108はタイミング発生回路、
109はスイッチ回路であり、第１のサンプルホールド回
路出力が第２のサンプルホールド回路出力から作られる
第２の上・下限レベルの範囲外となった時に所定時間ス
イッチ回路を第１のサンプルホールド回路出力から第２
のサンプルホールド回路出力に切り換え、ドロップアウ
ト等による誤った急激な大きなエラーの発生を防ぐ。
101は第１のサンプルホールド回路、102は第２のサンプ
ルホールド回路、103は第１の上・下限値設定手段、104
は第１の比較手段、105はサンプルホールド禁止手段で
あり、103〜105にて急激なレベル変動のない常に滑らか
なるレベル変動をもち、第１のサンプルホールド回路出
力より若干遅れながら追従する第２のサンプルホールド
回路出力を得る。一方、106は第２の上・下限値設定手
段、107は第２の比較手段、108はタイミング発生回路、
109はスイッチ回路であり、第１のサンプルホールド回
路出力が第２のサンプルホールド回路出力から作られる
第２の上・下限レベルの範囲外となった時に所定時間ス
イッチ回路を第１のサンプルホールド回路出力から第２
のサンプルホールド回路出力に切り換え、ドロップアウ
ト等による誤った急激な大きなエラーの発生を防ぐ。
次に、本発明の一実施例を第２図の回路図、第３図の各
部動作波形図を用いて説明する。
部動作波形図を用いて説明する。
第２図においてサンプルホールド回路１はスイッチS1、
コンデンサC1、バッファA1により構成されておりサンプ
リングパルスＡによりS1がオン・オフしサンプリング及
びホールド動作がくり返えされる。ここで本サンプルホ
ールド回路１は、例えば特開第昭56−84091第６図サン
プルホールド回路13にあたる。サンプルホールド回路１
の出力Ｂはサンプルホールド回路２およびスイッチ回路
３の一方の入力に接続される。サンプルホールド回路２
はスイッチS1およびコンデンサC2、バッファA2により構
成される。ここでS2はANDゲート８の出力Ｄによりオン
・オフ制御されサンプル及びホールド動作が行なわれ
る。サンプルホールド回路２の出力Ｅはスイッチ回路３
の一方の入力に接続されるとともに、抵抗群４に接続さ
れる。抵抗群４は抵抗R1〜R6より構成される。R1および
R6は各々サンプルホールド回路出力１が通常とりうるレ
ベルよりかなり高い電源＋ＶCCおよび低い電源−ＶCCに
接続される。また、R1≫R2+R3,R6≫R4+R5となる様な定
数に設定する。ウインドコンパレータ５は、２個のコン
パレータからなりR2とR3の接続点の電圧レベルを上側の
基準電圧＋VTH1とし、R4とR5の接続点の電圧レベルを下
側の基準電圧−VTH1とし、サンプルホールド回路１の出
力レベルと比較を行なう。ウインドコンパレータ５の出
力Ｆはサンプルホールド回路１のサンプリングパルスと
共に論理回路６に入力され、論理回路６の出力Ｇはリト
リガブルモノマルチバイブレータ（以下、リトリガブル
モノマルチあるいはモノマルチと略す）７に接続され
る。リトリガブルモノマルチ７のパルスＨを入力とする
ANDゲート８が設けられており、他方のゲート入力はサ
ンプルホールド回路２のサンプリングパルスＣが入力さ
れる。本サンプリングパルスはサンプルホールド回路１
のホールド期間にパルスが発生する様になっておりAND
ゲートを介してサンプルホールド回路２のスイッチS2が
オンしサンプルホールド回路１のホールドレベルがサン
プルホールドされるタイミングパルスとなっている。ウ
インドコンパレータ９は２個のコンパレータからなり、
抵抗群４のR1とR2の接続点の電圧レベルを上側の基準電
圧＋VTH2,R5とR6の接続点の電圧レベルを下側の基準電
圧−VTH2とし、サンプルホールド回路１の出力と比較さ
れる。ウインドコンパレタ９の出力Ｉはノンリトリガブ
ルモノマルチバイブレータ（以下、ノンリトリガブルモ
ノマルチあるいはモノマルチと略す）10に接続される。
ノンリトリガブルモノマルチ10の出力Ｊはスイッチ回路
３に接続され、２入力を選択して出力する様にコントロ
ールされる。このスイッチ３の出力Ｋが時間軸エラー信
号として用いられる。リトリガブルモノマルチ７および
ノンリトリガブルモノマルチ10は、リセット端子等に禁
止タイミング信号が接続されている。
コンデンサC1、バッファA1により構成されておりサンプ
リングパルスＡによりS1がオン・オフしサンプリング及
びホールド動作がくり返えされる。ここで本サンプルホ
ールド回路１は、例えば特開第昭56−84091第６図サン
プルホールド回路13にあたる。サンプルホールド回路１
の出力Ｂはサンプルホールド回路２およびスイッチ回路
３の一方の入力に接続される。サンプルホールド回路２
はスイッチS1およびコンデンサC2、バッファA2により構
成される。ここでS2はANDゲート８の出力Ｄによりオン
・オフ制御されサンプル及びホールド動作が行なわれ
る。サンプルホールド回路２の出力Ｅはスイッチ回路３
の一方の入力に接続されるとともに、抵抗群４に接続さ
れる。抵抗群４は抵抗R1〜R6より構成される。R1および
R6は各々サンプルホールド回路出力１が通常とりうるレ
ベルよりかなり高い電源＋ＶCCおよび低い電源−ＶCCに
接続される。また、R1≫R2+R3,R6≫R4+R5となる様な定
数に設定する。ウインドコンパレータ５は、２個のコン
パレータからなりR2とR3の接続点の電圧レベルを上側の
基準電圧＋VTH1とし、R4とR5の接続点の電圧レベルを下
側の基準電圧−VTH1とし、サンプルホールド回路１の出
力レベルと比較を行なう。ウインドコンパレータ５の出
力Ｆはサンプルホールド回路１のサンプリングパルスと
共に論理回路６に入力され、論理回路６の出力Ｇはリト
リガブルモノマルチバイブレータ（以下、リトリガブル
モノマルチあるいはモノマルチと略す）７に接続され
る。リトリガブルモノマルチ７のパルスＨを入力とする
ANDゲート８が設けられており、他方のゲート入力はサ
ンプルホールド回路２のサンプリングパルスＣが入力さ
れる。本サンプリングパルスはサンプルホールド回路１
のホールド期間にパルスが発生する様になっておりAND
ゲートを介してサンプルホールド回路２のスイッチS2が
オンしサンプルホールド回路１のホールドレベルがサン
プルホールドされるタイミングパルスとなっている。ウ
インドコンパレータ９は２個のコンパレータからなり、
抵抗群４のR1とR2の接続点の電圧レベルを上側の基準電
圧＋VTH2,R5とR6の接続点の電圧レベルを下側の基準電
圧−VTH2とし、サンプルホールド回路１の出力と比較さ
れる。ウインドコンパレタ９の出力Ｉはノンリトリガブ
ルモノマルチバイブレータ（以下、ノンリトリガブルモ
ノマルチあるいはモノマルチと略す）10に接続される。
ノンリトリガブルモノマルチ10の出力Ｊはスイッチ回路
３に接続され、２入力を選択して出力する様にコントロ
ールされる。このスイッチ３の出力Ｋが時間軸エラー信
号として用いられる。リトリガブルモノマルチ７および
ノンリトリガブルモノマルチ10は、リセット端子等に禁
止タイミング信号が接続されている。
次に第２図の回路動作を第３図に各部動作波形を用いて
説明する。尚、図における同一信号波形は同一符号によ
り示されるものである。図３においてサンプリングパル
スＡは水平同期周期をもつものであり、本パルスのハイ
期間基準信号との位相差をサンプリングしロー期間サン
プリングレベルをホールドすることによりサンプルホー
ルド回路１の出力Ｂを得る。（従来は、サンプルホール
ド回路１の出力Ｂを時間軸エラー信号としていた。）サ
ンプルホールド回路２は、サンプルホールド回路１のホ
ルド期間のレベルをサンプルホールドすべく設けられた
ものであり、通常はANDゲート８を介してサンプリング
パルスＣによってサンプリングのタイミングが決定され
る。すなわちANDゲート８の他入力がハイの時は、サン
プリングパルスＣがANDゲート８を通過しＤとなる。従
って、サンプリングパルスＣはサンプリングパルスＡと
同様水平同期周期をもつものでサンプリングパルスＡの
ロー期間にパルスを発生する。サンプルホールド回路２
の出力Ｅはサンプルホールド回路１の出力Ｂよりサンプ
リングパルスA,Bの発生タイミングのズレ分だけ遅れて
レベルを変えていく。サンプルホールド回路２の出力Ｅ
は抵抗群４に接続されており先に述べた条件から各々の
抵抗の接続点からはサンプルホールド回路２の出力をDC
レベルシフトした電圧が得られる。このレベルを抵抗群
れの上側から＋VTH2(R1とR2の接続点），＋VTH1(R2とR3
の接続点），−VTH1(R4とR5の接続点）および−VTH2(R5
とR6の接続点）とする。一方、コンパレータ５は、＋V
TH1と−VTH1を基準電圧としサンプルホールド回路１の
出力Ｂとレベル比較し、サンプルホールド回路１の出力
Ｂが基準電圧範囲外になった時はローレベル、基準電圧
範囲内の時はハイレベルを出力Ｆする。コンパレータ５
の出力ＦはサンプリングパルスＡとの論理が論理回路６
でとられ、コンパレータ出力がローレベルの時のみサン
プリングパルスＡが通過出力する。リトリガブルモノマ
ルチ８は、論理回路６の出力Ｇの立ち上りでトリガーが
かけられ所定時間ローレベルのパルスＨを出力する。リ
トリガブルモノマルチ７の出力Ｈは、サンプリングパル
スＣとのANDが、AND回路８でとられサンプルホールド回
路２のスイッチS2の制御をする。従って、リトリガブル
モノマルチ７の出力がローレベルの期間は、ANDゲート
８はサンプリングパルスＣの通過を禁止し、ANDゲート
出力Ｄとなる。従ってサンプルホールド回路２出力は、
リトリガブルモノマルチ７の出力Ｈがローレベル期間、
本出力Ｈがローレベルのとなる前のレベルをホールド出
力Ｅする。
説明する。尚、図における同一信号波形は同一符号によ
り示されるものである。図３においてサンプリングパル
スＡは水平同期周期をもつものであり、本パルスのハイ
期間基準信号との位相差をサンプリングしロー期間サン
プリングレベルをホールドすることによりサンプルホー
ルド回路１の出力Ｂを得る。（従来は、サンプルホール
ド回路１の出力Ｂを時間軸エラー信号としていた。）サ
ンプルホールド回路２は、サンプルホールド回路１のホ
ルド期間のレベルをサンプルホールドすべく設けられた
ものであり、通常はANDゲート８を介してサンプリング
パルスＣによってサンプリングのタイミングが決定され
る。すなわちANDゲート８の他入力がハイの時は、サン
プリングパルスＣがANDゲート８を通過しＤとなる。従
って、サンプリングパルスＣはサンプリングパルスＡと
同様水平同期周期をもつものでサンプリングパルスＡの
ロー期間にパルスを発生する。サンプルホールド回路２
の出力Ｅはサンプルホールド回路１の出力Ｂよりサンプ
リングパルスA,Bの発生タイミングのズレ分だけ遅れて
レベルを変えていく。サンプルホールド回路２の出力Ｅ
は抵抗群４に接続されており先に述べた条件から各々の
抵抗の接続点からはサンプルホールド回路２の出力をDC
レベルシフトした電圧が得られる。このレベルを抵抗群
れの上側から＋VTH2(R1とR2の接続点），＋VTH1(R2とR3
の接続点），−VTH1(R4とR5の接続点）および−VTH2(R5
とR6の接続点）とする。一方、コンパレータ５は、＋V
TH1と−VTH1を基準電圧としサンプルホールド回路１の
出力Ｂとレベル比較し、サンプルホールド回路１の出力
Ｂが基準電圧範囲外になった時はローレベル、基準電圧
範囲内の時はハイレベルを出力Ｆする。コンパレータ５
の出力ＦはサンプリングパルスＡとの論理が論理回路６
でとられ、コンパレータ出力がローレベルの時のみサン
プリングパルスＡが通過出力する。リトリガブルモノマ
ルチ８は、論理回路６の出力Ｇの立ち上りでトリガーが
かけられ所定時間ローレベルのパルスＨを出力する。リ
トリガブルモノマルチ７の出力Ｈは、サンプリングパル
スＣとのANDが、AND回路８でとられサンプルホールド回
路２のスイッチS2の制御をする。従って、リトリガブル
モノマルチ７の出力がローレベルの期間は、ANDゲート
８はサンプリングパルスＣの通過を禁止し、ANDゲート
出力Ｄとなる。従ってサンプルホールド回路２出力は、
リトリガブルモノマルチ７の出力Ｈがローレベル期間、
本出力Ｈがローレベルのとなる前のレベルをホールド出
力Ｅする。
一方、ウインドコンパレータ９は、先の＋VTH2,-VTH2を
基準電圧として、サンプルホールド回路１の出力Ｂが基
準電圧範囲外になった時はローレベル、基準電圧内の時
はハイレベルを出力Ｉする。すなわちウインドコンパレ
ータ９は1H前の時間軸エラー信号と新たにサンプリング
される時間軸エラーとの差がある一定値以上になったこ
とを検出するわけである。この出力Ｉの立ち下りでノン
リトリガブルモノマルチ10はトリガされ所定時間ハイレ
ベルのパルスＪを出力する。スイッチ回路３はサンプル
ホールド回路1,2の出力B,Eを選択すべく設けられてお
り、ノンリトリガブルモノマルチ10の出力Ｊにより制御
されＪがローレベルの時はサンプルホールド回路１の出
力Ｂが、Ｊがハイレベルの時はサンプルホールド回路２
の出力Ｅが選択され出力される。このスイッチ回路３の
出力Ｋが時間軸エラー信号として時間軸補正系に加えら
れる。サンプルホールド回路１の出力Ｂが基準電圧＋V
TH2〜−VTH2の範囲外になった時はその直前のエラー電
圧レベルであるサンプルホールド回路２の出力Ｅが時間
軸エラー信号となる。この様にして、ドロプアウト等に
より生じる誤った急激な大きなエラー発生時は1Hあるい
は数Ｈ前のエラー信号と置き換えられる。又、禁止信号
は、従来例に示される様なスチルジャンプ時等に発生す
る急激な時間軸エラー発生が要求される場合あらかじは
スイッチ回路３の出力がサンプルホールド回路１を選択
する様にするものであり、モノマルチ７および10のリセ
ット端子等に接続される。これにより、禁止信号到来中
リトリガブルモノマルチ７の出力Ｈはハイレベル、ノン
リトリガブルモノマルチ10の出力Ｊはローレベルに保持
される。
基準電圧として、サンプルホールド回路１の出力Ｂが基
準電圧範囲外になった時はローレベル、基準電圧内の時
はハイレベルを出力Ｉする。すなわちウインドコンパレ
ータ９は1H前の時間軸エラー信号と新たにサンプリング
される時間軸エラーとの差がある一定値以上になったこ
とを検出するわけである。この出力Ｉの立ち下りでノン
リトリガブルモノマルチ10はトリガされ所定時間ハイレ
ベルのパルスＪを出力する。スイッチ回路３はサンプル
ホールド回路1,2の出力B,Eを選択すべく設けられてお
り、ノンリトリガブルモノマルチ10の出力Ｊにより制御
されＪがローレベルの時はサンプルホールド回路１の出
力Ｂが、Ｊがハイレベルの時はサンプルホールド回路２
の出力Ｅが選択され出力される。このスイッチ回路３の
出力Ｋが時間軸エラー信号として時間軸補正系に加えら
れる。サンプルホールド回路１の出力Ｂが基準電圧＋V
TH2〜−VTH2の範囲外になった時はその直前のエラー電
圧レベルであるサンプルホールド回路２の出力Ｅが時間
軸エラー信号となる。この様にして、ドロプアウト等に
より生じる誤った急激な大きなエラー発生時は1Hあるい
は数Ｈ前のエラー信号と置き換えられる。又、禁止信号
は、従来例に示される様なスチルジャンプ時等に発生す
る急激な時間軸エラー発生が要求される場合あらかじは
スイッチ回路３の出力がサンプルホールド回路１を選択
する様にするものであり、モノマルチ７および10のリセ
ット端子等に接続される。これにより、禁止信号到来中
リトリガブルモノマルチ７の出力Ｈはハイレベル、ノン
リトリガブルモノマルチ10の出力Ｊはローレベルに保持
される。
次に、ウインドコンパレータ５の必要性を述べるため
に、第４図の回路図および第５図の各部波形図を用いて
説明を加える。ここで、第４図は第２図でウインドコン
パレータ５、論理回路６、リトリガブルモノマルチ７が
なく、ANDゲート一方の入力としてノンリトリガブルモ
ノマルチ10の出力Ｊをインバータ20で反転したものを用
いる。
に、第４図の回路図および第５図の各部波形図を用いて
説明を加える。ここで、第４図は第２図でウインドコン
パレータ５、論理回路６、リトリガブルモノマルチ７が
なく、ANDゲート一方の入力としてノンリトリガブルモ
ノマルチ10の出力Ｊをインバータ20で反転したものを用
いる。
他は第２図と同一符号部は同様な働きをするものとす
る。従って、第２図・第４図の回路図の主たる違いはサ
ンプリングパルスＣの追加阻止をＨ出力で行なうかＪ出
力で行なうかである。
る。従って、第２図・第４図の回路図の主たる違いはサ
ンプリングパルスＣの追加阻止をＨ出力で行なうかＪ出
力で行なうかである。
サンプルホールド回路１の出力Ｂが第５図に示す様な軌
跡をとった場合の各部の波形を示す。本事例は、ドロッ
プアウト等によりある程度大きな時間軸エラーが急激に
発生した場合でも（第４図時刻t1）、1H前のエラーレベ
ルから作り出される＋VTH2,-VTH2の範囲外に達しなかっ
た場合について考えるものである。この様な場合この誤
ったエラー信号により時間軸補正系が動作するわけであ
る。従って、次のサンプリング時（時刻t2）にドロップ
アウト等の影響を受けない正規のタイミングで時間軸エ
ラーをサンプルホールド回路１がサンプリングした時に
は、前記誤ったエラーによる時間軸補正系の動きのため
それを打ち消す様な反対側の時間軸エラーが発生する場
合が多い。（第５図(B)波形）第５図の＋VTH2,-VTH2波
形はウインドコンパレータ９の上下限値の状態を示すも
ので、ここではサンプルホールド回路１の出力Ｂ波形の
中心に各々＋VTH2,-VTH2シフトさせ、さらに、約1/2H遅
延させて描いてある。ここで、時刻t2においてはＢ波形
が−VTH2の範囲外（斜線部分）となることがわかる。従
って、ウインドコンパレータ出力Ｉは時刻t2からローレ
ベル出力となり、ノンリトリガブルモノマルチ10の出力
Ｊはハイレベルを一定時間出力することになる。従っ
て、スイッチ回路３の出力Ｋは時刻t2からサンプルホー
ルド回路２の出力Ｅ（図示せず）となるため誤ったエラ
ーが持続されることになる。この結果、本来であればド
ロップアウト等による誤った時間軸エラーが1H分であっ
たものが2H連続して時間軸補正系に加えられるため、本
回路の追加による悪影響が大となってしまう。この様な
悪影響を除去するために、第２図に示すウインドコンパ
レータ５が、本発明では具備されている。第２図に示す
回路図においてはウインドコンパレータ５の基準電圧＋
VTH1,-VTH1の範囲を＋VTH2,-VTH2より十分小さくとって
ある。従って第５図の時刻t1のようなサンプルホールド
回路１の出力Ｂに対してはウインドコンパレータ５の出
力がローレベルとなり時刻t3のサンプルホールド回路２
のサンプリングを禁止し、ウインドコンパレータ９の基
準値＋VTH2,-VTH2の電圧レベルが変化せずt3以前の電圧
をホールドすることになる。従って、時刻t2でのウイン
ドコンパレータ９の出力の状態変化も防がれ、スイッチ
回路３の出力はサンプルホールド回路１の出力が選択さ
れた状態が続き、上記悪影響が除去される。尚±VTH1の
選定は後続する時間軸補正系により適切な値を選べばよ
い。
跡をとった場合の各部の波形を示す。本事例は、ドロッ
プアウト等によりある程度大きな時間軸エラーが急激に
発生した場合でも（第４図時刻t1）、1H前のエラーレベ
ルから作り出される＋VTH2,-VTH2の範囲外に達しなかっ
た場合について考えるものである。この様な場合この誤
ったエラー信号により時間軸補正系が動作するわけであ
る。従って、次のサンプリング時（時刻t2）にドロップ
アウト等の影響を受けない正規のタイミングで時間軸エ
ラーをサンプルホールド回路１がサンプリングした時に
は、前記誤ったエラーによる時間軸補正系の動きのため
それを打ち消す様な反対側の時間軸エラーが発生する場
合が多い。（第５図(B)波形）第５図の＋VTH2,-VTH2波
形はウインドコンパレータ９の上下限値の状態を示すも
ので、ここではサンプルホールド回路１の出力Ｂ波形の
中心に各々＋VTH2,-VTH2シフトさせ、さらに、約1/2H遅
延させて描いてある。ここで、時刻t2においてはＢ波形
が−VTH2の範囲外（斜線部分）となることがわかる。従
って、ウインドコンパレータ出力Ｉは時刻t2からローレ
ベル出力となり、ノンリトリガブルモノマルチ10の出力
Ｊはハイレベルを一定時間出力することになる。従っ
て、スイッチ回路３の出力Ｋは時刻t2からサンプルホー
ルド回路２の出力Ｅ（図示せず）となるため誤ったエラ
ーが持続されることになる。この結果、本来であればド
ロップアウト等による誤った時間軸エラーが1H分であっ
たものが2H連続して時間軸補正系に加えられるため、本
回路の追加による悪影響が大となってしまう。この様な
悪影響を除去するために、第２図に示すウインドコンパ
レータ５が、本発明では具備されている。第２図に示す
回路図においてはウインドコンパレータ５の基準電圧＋
VTH1,-VTH1の範囲を＋VTH2,-VTH2より十分小さくとって
ある。従って第５図の時刻t1のようなサンプルホールド
回路１の出力Ｂに対してはウインドコンパレータ５の出
力がローレベルとなり時刻t3のサンプルホールド回路２
のサンプリングを禁止し、ウインドコンパレータ９の基
準値＋VTH2,-VTH2の電圧レベルが変化せずt3以前の電圧
をホールドすることになる。従って、時刻t2でのウイン
ドコンパレータ９の出力の状態変化も防がれ、スイッチ
回路３の出力はサンプルホールド回路１の出力が選択さ
れた状態が続き、上記悪影響が除去される。尚±VTH1の
選定は後続する時間軸補正系により適切な値を選べばよ
い。
以上に述べた様に本実施例によれば、ドロップアウト等
による誤った大きなエラーに対しても精度よく検出する
ことが出来（±VTH2,±VTH1が、サンプルホールド回路
１に追従した形で選定されるため）、その検出結果によ
り大きな誤ったエラーが発生した時には、本来のエラー
レベルに最も近い1H（あるいは数Ｈ）前のエラー信号と
置き換えることが出来るので、ドロップアウト等による
時間軸の乱れを防止出来るという効果がある。
による誤った大きなエラーに対しても精度よく検出する
ことが出来（±VTH2,±VTH1が、サンプルホールド回路
１に追従した形で選定されるため）、その検出結果によ
り大きな誤ったエラーが発生した時には、本来のエラー
レベルに最も近い1H（あるいは数Ｈ）前のエラー信号と
置き換えることが出来るので、ドロップアウト等による
時間軸の乱れを防止出来るという効果がある。
又、残留時間軸エラーに対して、ウインドコンパレータ
5,9の基準電圧が追従して変化するため、基準電圧レベ
ルを小さくして急峻なエラーレベルの変化を検出するこ
とが出来、より良好な時間軸エラー信号を得ることが出
来る効果がある。
5,9の基準電圧が追従して変化するため、基準電圧レベ
ルを小さくして急峻なエラーレベルの変化を検出するこ
とが出来、より良好な時間軸エラー信号を得ることが出
来る効果がある。
尚、第２図においてモノマルチ７および10の出力パルス
幅は各々所定時間としたが、本所定時間とは予想される
ドロップアウトの連続量に応じて定めればよいことは明
らかである。
幅は各々所定時間としたが、本所定時間とは予想される
ドロップアウトの連続量に応じて定めればよいことは明
らかである。
本発明によれば、再生信号のドロップアウト等により発
生する誤ったエラー信号を本来のエラー信号レベルに最
も近い、前のエラー信号レベルに置き換えて時間軸エラ
ー信号として出力することができ、ドロップアウト等に
よる時間軸補正系の乱れを除去することができるので、
時間軸の乱れの少ない良好な再生信号が得られるという
効果がある。
生する誤ったエラー信号を本来のエラー信号レベルに最
も近い、前のエラー信号レベルに置き換えて時間軸エラ
ー信号として出力することができ、ドロップアウト等に
よる時間軸補正系の乱れを除去することができるので、
時間軸の乱れの少ない良好な再生信号が得られるという
効果がある。
第１図は本発明の概要を示すブロック図、第２図は本発
明の一実施例を示す回路図、第３図は第２図に示す各部
動作波形図、第４図は第２図からウインドコンパレータ
５等を削除した時に考えられる回路図、第５図は第４図
に示す各部動作波形図、第６図は時間軸エラー信号の一
例を示す図である。 1,2,101,102……サンプルホールド回路、3,109……スイ
ッチ回路、5,6……ウインドコンパレータ、７……リト
リガブルモノマルチ、10……ノンリトリガブルモノマル
チ。
明の一実施例を示す回路図、第３図は第２図に示す各部
動作波形図、第４図は第２図からウインドコンパレータ
５等を削除した時に考えられる回路図、第５図は第４図
に示す各部動作波形図、第６図は時間軸エラー信号の一
例を示す図である。 1,2,101,102……サンプルホールド回路、3,109……スイ
ッチ回路、5,6……ウインドコンパレータ、７……リト
リガブルモノマルチ、10……ノンリトリガブルモノマル
チ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 生駒 順一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所横浜工場内 (56)参考文献 特開 昭63−316982（ＪＰ，Ａ) 特開 昭61−79384（ＪＰ，Ａ) 実開 昭59−180577（ＪＰ，Ｕ) 特公 昭56−26184（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】基準信号と再生カラービデオ信号のバース
ト信号あるいは水平同期信号の位相差を検出し、該相差
に応じた電圧レベルを1H期間サンプルホールドし、該サ
ンプルホールド動作を1H毎に繰り返す第１のサンプルホ
ールド回路と、該第１のサンプルホールド回路がサンプ
リングを終了した後次回のサンプリングを開始するまで
の間に第１のサンプルホールド回路の出力をサンプリン
グする第２のサンプルホールド回路と、該第２のサンプ
ルホールド回路の出力レベルを中心にこのレベルに応じ
た上限および下限値を設定する第１の上下限レベル設定
手段と、該第１の上下限レベル設定手段より大きいレベ
ルで前記第２のサンプルホールド回路の出力レベルを中
心にこの出力レベルに応じた上限値および下限値を設定
する第２の上下限レベル設定手段と、前記第１のサンプ
ルホールド回路の出力レベルと前記第１の上下限レベル
設定手段の出力レベルの比較を行い前記第１のサンプル
ホールド回路の出力が前記第１の上下限レベル設定手段
の出力の範囲外になる毎に所定時間第２のサンプルホー
ルド回路のサンプリングを禁止する禁止手段と、前記第
１および第２のサンプルホールド回路出力を２つの入力
とするスイッチ回路と、を備えて成り、 前記第１のサンプルホールド回路の出力が前記第２の上
下限レベル設定手段の出力の範囲外の時は、前記スイッ
チ回路が、第２のサンプルホールド回路の出力を選択出
力し、範囲内の時は第１のサンプルホールド回路出力を
選択出力し、時間軸エラー信号とする構成であることを
特徴とする情報記録再生装置の時間軸エラー信号発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196209A JPH0732494B2 (ja) | 1987-08-07 | 1987-08-07 | 情報記録再生装置の時間軸エラ−信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196209A JPH0732494B2 (ja) | 1987-08-07 | 1987-08-07 | 情報記録再生装置の時間軸エラ−信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6441395A JPS6441395A (en) | 1989-02-13 |
| JPH0732494B2 true JPH0732494B2 (ja) | 1995-04-10 |
Family
ID=16354017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62196209A Expired - Lifetime JPH0732494B2 (ja) | 1987-08-07 | 1987-08-07 | 情報記録再生装置の時間軸エラ−信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732494B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2798047B2 (ja) * | 1996-03-28 | 1998-09-17 | 日本電気株式会社 | ディジタル光パワー制御回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5626184B2 (ja) | 2011-11-18 | 2014-11-19 | トヨタ自動車株式会社 | 半導体ユニット、及び、半導体ユニットの製造方法 |
-
1987
- 1987-08-07 JP JP62196209A patent/JPH0732494B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5626184B2 (ja) | 2011-11-18 | 2014-11-19 | トヨタ自動車株式会社 | 半導体ユニット、及び、半導体ユニットの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6441395A (en) | 1989-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4024571A (en) | Synchronizing system employing burst crossover detection | |
| JPH0159666B2 (ja) | ||
| JPS6118393B2 (ja) | ||
| JP2999508B2 (ja) | 時間軸誤差信号発生装置 | |
| EP0142188A1 (en) | Signal-dropout correction circuit for correcting video signals disturbed by signal dropouts | |
| US4697211A (en) | Sync separator with periodic updating | |
| US4621288A (en) | Reference time detecting circuit | |
| GB2077073A (en) | Device for eliminating time base variations in video disc player | |
| JPH0339988Y2 (ja) | ||
| JPS6244360B2 (ja) | ||
| JP2606217B2 (ja) | 同期信号検出回路 | |
| JPH054373Y2 (ja) | ||
| JPH0215429Y2 (ja) | ||
| KR900003596B1 (ko) | 비데오테이프 레코오더 | |
| JPS5895483A (ja) | 水平同期信号分離回路 | |
| JPS61174886A (ja) | 時間軸補正装置 | |
| JPH037186B2 (ja) | ||
| JPH0540595Y2 (ja) | ||
| JPH0212775Y2 (ja) | ||
| JPH0797833B2 (ja) | ゴ−スト除去装置 | |
| JPH0573317B2 (ja) | ||
| KR19980032025A (ko) | 비디오 신호 클램핑 회로 | |
| JPS6136435B2 (ja) | ||
| JPS6358667A (ja) | デジタルデ−タスライス回路 | |
| JPH0430231B2 (ja) |