JPH09269509A

JPH09269509A - 液晶表示素子及びその製造方法

Info

Publication number: JPH09269509A
Application number: JP7766296A
Authority: JP
Inventors: Masahiro Yasukawa; 昌宏安川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-03-29
Filing date: 1996-03-29
Publication date: 1997-10-14
Anticipated expiration: 2016-03-29
Also published as: JP3658849B2

Abstract

(57)【要約】【課題】簡易なプロセスで液晶パネルの視角特性等を
改善できる液晶表示素子およびその製造方法を提供する
こと。【解決手段】第１、第２の副画素電極１０、１２と、
保護絶縁膜６０の下方に設けられ、ソース電極と接続し
ている第１の制御コンデンサ電極２０と、を含む。保護
絶縁膜６０を介して第２の副画素電極１２と第１の制御
コンデンサ電極２０とにより制御コンデンサＣ１が形成
される。制御コンデンサＣ１を設けることにより、液晶
パネルの視角特性が向上する。さらに第１の制御コンデ
ンサ電極２０をソース電極で形成する事により、プロセ
ス工程の増加を防止する。また保護絶縁膜６０はゲート
絶縁膜４９より薄くできるため、制御コンデンサ電極を
最小面積化でき、開口率等を向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示素子に関す
る。特に画素電極が複数に分割された液晶表示素子に関
する。また、本発明は、このような液晶表示素子の製造
方法に関する。

【０００２】

【従来の技術及び発明が解決しようとしている課題】液
晶表示装置において特に５インチ以上のアクティブマト
リクス型の液晶表示装置においては、液晶パネルの広視
野角技術は高性能表示のための必須技術になってきてい
る。例えば、フラットパネルディスプレイ１９９４「大
型への飛躍に必須の広視野角技術ＴＦＴの量産パネルに
適用始まる」（１９９３年１２年１０日、日経ＢＰ社出
版、Ｐ１６６）に見られるように、液晶パネルの広視野
角技術としては様々な方法が試みられている。代表的な
ものとしては（１）ラビング処理等の工夫により液晶配
向を制御する方法、（２）制御コンデンサを用いて液晶
分子に印加される電圧を制御する方法などが挙げられ
る。

【０００３】上記（１）の方法は、同一方向に揃ってい
る液晶分子の向きを全方向に均一化する方法であるが、
しかしこの方法には、工程が複雑になる・再現性が良く
ない等の様々な問題がある。

【０００４】一方、上記（２）の手法としては、例えば
特開平４−３４８３２３、特開平５−１０７５５６、特
開平３−１２２６２１等の従来技術が知られている。し
かしながらこれらの従来技術には制御コンデンサ（制御
電極）、付加コンデンサを形成するために、特別な電極
工程、誘電体膜（絶縁層）形成工程等を付加する必要が
あり、工程が長くなる等の問題点があった。

【０００５】同様に上記（２）の手法として、例えば特
開平６−１０２５３７、特開平５−３４１３１８、特開
平６−９５１４４、特開平５−２８９１０８等の従来技
術が知られている。これらの従来技術では、ゲート絶縁
膜、遮光層上の誘電体膜等を用いて制御コンデンサを形
成されている。これらのゲート絶縁膜、誘電体膜では、
ピンホール形成による画素欠陥、線欠陥の防止のため
に、絶縁膜を２層にするかもしくは膜厚を増加する必要
がある。このため制御コンデンサ電極の単位面積当たり
の容量が小さくなる。単位面積当たりの容量が小さい
と、必要とされる容量を得るためには、制御コンデンサ
の形成面積を大きくする必要があり、これにより液晶パ
ネルの開口率（光透過特性）等が悪化する。また制御コ
ンデンサの形成面積が大きいと、欠陥等も生じやすくな
る。

【０００６】本発明では以上述べた技術的課題を解決す
るためになされたものであり、その目的とするところ
は、簡易なプロセスで液晶パネルの視覚特性を改善でき
る液晶表示素子及びその製造方法を提供することにあ
る。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に本発明は、薄膜トランジスタと、該薄膜トランジスタ
に接続され、対向電極との間に封入される液晶層を駆動
する画素電極と、を少なくとも含む液晶表示素子であっ
て、前記画素電極を分割し形成された第１〜第Ｎ（Ｎは
２以上の整数）の副画素電極と、前記薄膜トランジスタ
のソース電極を保護するための保護絶縁膜の下方に設け
られる第１〜第（Ｋ−１）（Ｋは正数であり、１＜Ｋ≦
Ｎ）の制御コンデンサ電極と、前記第１〜第Ｎの副画素
電極と前記第１〜第（Ｋ−１）の制御コンデンサ電極と
の間に、前記保護絶縁膜を介して形成される、第１〜第
（Ｍ−１）（Ｍは正数であり、２＜Ｍ≦Ｎ）の制御コン
デンサとを含むことを特徴とし、前記第１〜第（Ｋ−
１）の制御コンデンサ電極の少なくとも一部が、前記薄
膜トランジスタのソース電極と接続されてなることを特
徴とする。

【０００８】また、本発明は、前記第１〜第（Ｋ−１）
の制御コンデンサ電極の少なくとも一部が、前記保護絶
縁膜に形成されたコンタクトホールを介して第（Ｌ−
１）（Ｌは正数であり、２＜Ｌ≦Ｎ）の副画素電極と接
続されてなることを特徴とする。

【０００９】また、本発明は、前記第１〜第（Ｋ−１）
の制御コンデンサ電極の少なくとも一部が、前記第１〜
第（Ｋ−１）の制御コンデンサ電極のいずれかと接続さ
れてなることを特徴とする。

【００１０】また、本発明は、薄膜トランジスタと、該
薄膜トランジスタに接続され、対向電極との間に封入さ
れる液晶層を駆動する画素電極と、を少なくとも含む液
晶表示素子の製造方法であって、（Ａ）前記薄膜トラン
ジスタのソース電極、ドレイン電極および第１〜第（Ｋ
−１）の制御コンデンサ電極を形成する工程と、（Ｂ）
前記ソース電極および前記制御コンデンサ電極の上方
に、前記薄膜トランジスタもしくは前記制御コンデンサ
電極を保護するための保護絶縁膜を形成する工程と、
（Ｃ）前記画素電極を分割し形成された第１〜第Ｎの副
画素電極を形成する工程と、を含み、前記工程（Ａ）〜
（Ｃ）により、前記保護絶縁膜を介して、第１〜第Ｎの
副画素電極と第１〜第（Ｋ−１）の制御コンデンサ電極
との間に、第１〜第（Ｍ−１）の制御コンデンサを形成
することを特徴とする。

【００１１】また、本発明は、前記第１〜第（Ｋ−１）
の制御コンデンサ電極の少なくとも一部を、前記ソース
電極と同一工程により形成することを特徴とする。

【００１２】また、本発明は、前記第１〜第（Ｋ−１）
の制御コンデンサ電極の少なくとも一部を、前記ソース
電極の形成と前記保護絶縁膜の形成との間に形成するこ
とを特徴とする。

【００１３】また、本発明は、前記工程（Ｂ）と前記工
程（Ｃ）の間において、第１〜第（Ｋ−１）の制御コン
デンサ電極の少なくとも一部と、第１〜第Ｎの副画素電
極の少なくとも一部との間にコンタクトホールを形成す
る工程を含むことを特徴とする。

【００１４】

【作用】本発明によれば、第Ｎの副画素電極と第（Ｋ−
１）の制御コンデンサ電極との間に第（Ｍ−１）の制御
コンデンサが形成される。制御コンデンサの面積を変化
させることにより、第１〜第（Ｎ−１）の副画素電極に
印加させる電圧と第Ｎの副画素電極にかかる印加電圧を
変化させることができる。これにより第Ｎと第１〜第
（Ｎ−１）の副画素電極領域にある液晶層の視覚特性を
異ならすことができる。この結果、これらの視覚特性の
異なる領域がお互いに補完しあうことによって、１画素
全体の視覚特性を向上できる。また本発明は、保護絶縁
膜を誘電体として第１〜第（Ｍ−１）の制御コンデンサ
が形成される。そしてゲート絶縁膜を誘電体として利用
する場合に比較して、保護絶縁膜を誘電体とする場合に
はこの保護絶縁膜を薄くすることが可能になるので、単
位面積当たりの制御コンデンサ容量を大きくすることが
可能になる。この結果、制御コンデンサ面積を小さくす
ることが可能になる。その結果、開口率の向上が可能に
なる。

【００１５】また前記第１〜第（Ｋ−１）の制御コンデ
ンサ電極の少なくとも一部と第（Ｌ−１）の副画素電極
の少なくとも一部とを、保護絶縁膜にコンタクトホール
を形成し接続することも可能である。これにより各副画
素電極上の液晶層の視覚特性を異ならすことが可能であ
る。

【００１６】また前記第１〜第（Ｋ−１）の制御コンデ
ンサ電極の少なくとも一部が、前記第１〜第（Ｋ−１）
の制御コンデンサ電極のいずれかと接続することも可能
である。これにより制御コンデンサ自体は同時に接続し
ている制御コンデンサの面積を異ならす事によって、す
べての副画素電極上の電圧を変化させることが可能であ
ると共に、制御コンデンサ電極に開けるコンタクトホー
ルの個数を減らし、開口率の向上、信頼性の向上につな
がる。

【００１７】この場合、第１〜第（Ｋ−１）の制御コン
デンサ電極を前記ソース電極と同一材料で形成すること
も可能である。この場合、第１〜第（Ｋ−１）の制御コ
ンデンサ電極を前記ソース電極を同一工程で形成するこ
とも可能である。これにより制御コンデンサ電極形成の
ための新たな工程を追加する必要が無く、製造コストの
低減、信頼性の向上につながる。

【００１８】また前記第１〜第（Ｋ−１）の制御コンデ
ンサ電極の少なくとも一部を透明導電材料で形成するこ
とも可能である。これにより制御コンデンサ電極自体の
光透過のが可能になるとともに、制御コンデンサ電極上
に保護絶縁膜があることで制御コンデンサ電極上の液晶
層に印加される電圧を接続される前記第１〜第Ｎの副画
素電極上の液晶層にかかる印加電圧と異ならすことが可
能になる。この結果、開口率の向上と視覚特性の改善が
可能になる。

【００１９】また本発明では、前記保護絶縁膜の単位面
積当たりの容量を、前記薄膜トランジスタのゲート電極
上方に設けられたゲート絶縁膜の単位面積当たりの容量
より大きくすることが望ましい。これは保護絶縁膜の膜
厚がゲート絶縁膜の膜厚より小さくすれば容易に成り立
つ。これにより制御コンデンサ電極を小さくすることが
可能になり、開口率の向上を図れる。

【００２０】また本発明では、前記第１〜第（Ｋ−１）
の制御コンデンサ電極を遮光層となるブラックマトリク
スの一部としても良い。制御コンデンサ電極が遮光層の
材料で構成される場合にはこれを前記ブラックマトリク
スの一部にして、光漏れを防止しコントラストを防止す
る。また制御コンデンサ電極が透過性の透明導電膜で形
成される場合にも透明導電膜上の液晶層の電界を変化さ
せ、光漏れを防止しコントラストを向上できる。

【００２１】また本発明では、前記第１〜第（Ｋ−１）
の制御コンデンサ電極と同一層に形成される配線電極と
の距離を離して、かつ副画素電極の隙間の一部を覆うよ
うに前記制御コンデンサ電極を形成しても良い。このよ
うにすれば、開口率の向上を図れると共に、ゴミの付着
を原因とする製造不良の発生等を防止できる。

【００２２】

【発明の実施の形態】

１．第１の実施例図１は第１の実施例の平面的構成を示す図であり、図２
は図１のＡ−Ｂ断面を示す図である。

【００２３】図１、図２に示すように、この液晶表示素
子は、薄膜トランジスタ（以下、ＴＦＴと呼ぶ）５６
と、第１、第２の副画素電極１０、１２に分割された画
素電極とを含み、この画素電極により、対向電極６６と
の間に封入される液晶層７６を駆動する。ＴＦＴ５６
は、少なくともゲート電極５１、ソース電極５３、ドレ
イン電極５５、真性シリコン膜７０、ｎ型シリコン膜７
２、７３を含む。また必要ならばエッチングストッパ層
７４を含む。第１の副画素電極１０は、コンタクトホー
ル５４を介してソース電極５３に接続される。複数のこ
れらの走査線５０、信号線５２をマトリクス状に交差し
て配置すると共に、交差位置にＴＦＴを配置すること
で、液晶パネルが構成される。

【００２４】図２に示すように、ソース電極５３等の保
護膜となる保護絶縁膜６０の下方には第１の制御コンデ
ンサ電極２０が設けられている。本実施例では、この第
１の制御コンデンサ電極２０をソース電極５３の延長上
に形成している。従って、第１の制御コンデンサ電極２
０の形成のための新たな工程を付加する必要がなく、こ
の結果、製造工程の煩雑さの防止・製造コストの低減を
図れる。但し、延長上に形成される制御コンデンサ電極
２０をソース電極５３と異なる材料により形成し、さら
に前記ソース電極５３と接続することも可能である。

【００２５】保護絶縁膜６０を誘電体とし、第２の副画
素電極１２を上部電極、第１の制御コンデンサ２０を下
部電極として制御コンデンサ（制御容量）Ｃ１が形成さ
れる。一方、第１の副画素電極１０と対向電極６６とに
より、液晶層７６を誘電体とした液晶コンデンサＣＬＣ
１が形成され、第２の副画素電極１２と対向電極６６と
により、液晶コンデンサＣＬＣ２が形成される。

【００２６】図３に、本実施例の等価回路図を示す。Ｔ
ＦＴ５６のソース電極である端子Ｅには液晶コンデンサ
ＣＬＣ１が接続される。さらに端子Ｅには、制御コンデ
ンサＣ１及び液晶コンデンサＣＬＣ２が直列接続され
る。走査線５０が選択されＴＦＴ５６がオンした場合の
端子Ｅの電圧をＶＥとした場合、ＣＬＣ１にはこのＶＥ
がそのまま印加される。一方、端子Ｆの電圧は、Ｃ１、
ＣＬＣ２により容量分割されるため、ＣＬＣ２にはＶＦ
＝ＶＥ×Ｃ１／（Ｃ１＋ＣＬＣ２）の電圧が印加され
る。このようにＣＬＣ１に印加される電圧ＶＥと、ＣＬ
Ｃ２に印加されるＶＦを異ならさせることで、ＣＬＣ
１、ＣＬＣ２の領域にある液晶の光透過率を異ならすこ
とが可能になる。これによりこれらの液晶層の視覚特性
を異ならせることができ、これらの異なる視覚特性が互
いに補間し合うことで、１画素全体（あるいは液晶パネ
ル全体）の視角特性を向上できる。

【００２７】本実施例の特徴は、まず保護絶縁膜６０を
誘電体として制御コンデンサＣ１を形成した点にある。
これに対して特開平６−１０２５３７等の従来例とし
て、図４に平面的構成を示す。また図５に図４のＡ−Ｂ
断面図を示す。この時、従来例ではゲート絶縁膜４９を
誘電体として制御コンデンサＣ４１を形成している。通
常ゲート絶縁膜は基本的にピンホールの形成による画素
欠陥の防止のために厚くする必要がある。絶縁膜の膜厚
が増加すると、単位面積当たりの容量が小さくなるため
制御コンデンサ電極４２０の面積（第２副画素電極１２
との重なり面積）を大きくする必要性が生じ、これによ
り開口率等が悪化する。これに対し、本実施例では保護
絶縁膜６０を誘電体として使用している。従って、単位
面積当たりの容量を大きくすることが可能になり、制御
コンデンサ電極２０の面積を小さくできる。保護絶縁膜
の目的は液晶層からの水分等の進入を防ぐ等であり、ゲ
ート絶縁膜の様にピンホールの防止のために厚くする必
要が無いためである。

【００２８】次に、図６（Ａ）〜（Ｅ）に本実施例の製
造プロセスを説明するための工程断面図について示す。
まずガラス基板（例えば、無アルカリ基板もしくは下地
絶縁膜付き無アルカリ基板）６８上に、スパッタリング
及びフォトエッチングによって、例えば５００〜２００
０オングストローム程度の厚さのＣｒ（クロム）、Ｔａ
（タンタル）、Ａｌ（アルミニウム）、Ｍｏ（モリブデ
ン）、Ｔｉ（チタニウム）もしくはこれらの合金等から
なるゲート電極５１を形成する（図６（Ａ））。

【００２９】次に例えばプラズマＣＶＤ法、熱ＣＶＤ法
等により、シリコン窒化膜ＳｉＮｘを材料とするゲート
絶縁膜４９、真性シリコン膜７０、ｎ型シリコン膜７１
を連続的に形成し、フォトエッチングにより７０、７１
をアイランド化する（図６（Ｂ））。この場合、ゲート
絶縁膜４９、真性シリコン膜７０、ｎ型シリコン膜７１
の厚さは、各々、例えば２０００〜４０００オングスト
ローム、５００〜３０００オングストローム、２００〜
５００オングストローム程度になる。またゲート絶縁膜
４９は、シリコン窒化膜ＳｉＮｘの下に例えば５００〜
１５００オングストローム程度の厚さのシリコン酸化膜
ＳｉＯｘを設けても良いし、ＴａもしくはＡｌもしくは
これらの合金等の熱もしくは陽極酸化膜からなる、Ｔａ
ＯｘやＡｌＯｘを５００〜２０００オングストローム設
ける構成にしても良い。またこれらの酸化膜を設ける場
合にはシリコン窒化膜を１０００〜４０００オングスト
ロームにしても良い。

【００３０】次に、例えばＣｒ、Ｔａ、Ａｌ、Ｍｏ、Ｔ
ｉもしくはこれらの合金等からなる１０００〜２０００
オングストローム程度のソース電極５３、ドレイン電極
５５、制御コンデンサ電極２０を、スパッタリング及び
フォトエッチングで形成し、更にｎ型シリコン膜７２、
７３を分離しソース・ドレイン分離を行う。（図６
（Ｃ））。このように本実施例ではソース電極５３等
と、制御コンデンサ電極２０とを同一材料で形成してい
る。従って制御コンデンサを生成するための新たの製造
工程を追加する必要がなく、低コスト化が図れる。なお
ソース・ドレインの分離領域にエッチストッパー（Ｅ
Ｓ）を設ける手法を採用しても良い。

【００３１】次にソース電極５３等の保護膜となる保護
絶縁膜６０を形成する（図６（Ｄ））。この保護絶縁膜
６０は、例えば５００〜３０００オングストローム程
度、望ましくは水分吸着効果の上昇のために１０００〜
３０００オングストローム、望ましくはコスト削減のた
めに１０００〜２０００オングストロームのシリコン窒
化膜ＳｉＮｘ、もしくはＡｌ、Ｔａもしくはこれらの合
金のスパッタ膜、さらにはＡｌ、Ｔａもしくはこれらの
合金の陽極酸化膜等で形成される。このように保護絶縁
膜６０の膜厚は、ゲート絶縁膜４６よりも薄くすること
が可能なために、制御コンデンサＣ１（図２参照）の単
位面積当たりの容量を大きくでき、これにより開口率の
向上を図れる。

【００３２】次にコンタクトホール５４を、例えば制御
コンデンサ電極２０とソース電極５３との間、もしくは
制御コンデンサ電極２０の延長上に開口し、例えばＩＴ
Ｏ（酸化インジウム膜）等からなる５００〜２０００オ
ングストローム程度、望ましくは低コスト化のために５
００オングストローム程度の厚さの第１、第２の副画素
電極１０、１２を、スパッタリング及びフォトエッチン
グ法にて形成する（図６（Ｅ））。その後、図２に示す
ように、配向膜６２を形成する。そして、このように形
成されたＴＦＴ側基板と、ガラス基板６９、対向電極６
６、配向膜６４等からなる対向基板とで、液晶層７６を
封入し、液晶パネルを完成する。

【００３３】本実施例によれば、制御コンデンサ電極２
０を、遮光層となるブラックマトリクスの一部とするこ
とができる。図７には本実施例の制御コンデンサ電極
と、ブラックマトリクスとの関係について示す。図７
（Ａ）では、例えば対向基板に設けられたブラックマト
リクス１７と、制御コンデンサ電極２０とにより、光漏
れを防止し、コントラストの向上を図っている。本実施
例によれば、上記したように単位面積当たりの制御コン
デンサの容量を大きくできるため、第２の副画素電極１
２と制御コンデンサ電極２０とのオーバラップを小さく
できる。従ってこの場合においても、本実施例によれば
開口率等の向上が図れる。なお、図７（Ｂ）に示すよう
に、制御コンデンサ電極２０を完全に覆うようにブラッ
クマトリクス１８を設けても良いし、ブラックマトリク
スをＴＦＴ基板側に設ける構成にしても構わない。

【００３４】また本実施例によれば、単位面積当たりの
制御コンデンサの容量を大きくでき、制御コンデンサ電
極２０の面積を小さくできる。図８には本実施例の信号
線と制御コンデンサ電極との関係を示す。本実施例で
は、第２の副画素電極１２に接続する制御コンデンサ電
極２０の面積を小さくすることが可能になる。そしてこ
のように構成すると、図８のＣに示す距離、即ち制御コ
ンデンサ電極２０と信号線５２との間の距離を離すこと
が可能になる。制御コンデンサ電極２０はソース電極５
３の延長上に構成され、信号線５２と同じ材料で形成さ
れている。従って、本実施例は、例えば従来例の特開平
５−２８９１０８のように、ゲート電極を制御コンデン
サ電極に使用する例と比べても、電極と配線間の距離が
広いため、ゴミの付着等を原因とした製造不良を著しく
減少できる。即ち、本実施例によれば制御コンデンサ電
極２０の面積を小さくできるため、距離Ｃを大きくで
き、ゴミ等の付着を原因とする製造不良を低減できる。
これに対し、図４の様にゲート金属を制御コンデンサ電
極に用いた場合には制御コンデンサ電極と走査線５０と
の距離Ｄが極めて近いために上記のような製造不良は問
題になる。

【００３５】２．第２の実施例図９は、第２の実施例の平面的構成を示す図であり、図
１０は、図９のＡ−Ｂ断面を示す図である。

【００３６】第１の実施例と異なるのは、制御コンデン
サ電極２０に透明電極として例えばＩＴＯ膜を５００〜
２０００オングストローム使用している点にある。従っ
て、本実施例では第１の実施例に比べて開口率が増加す
る利点がある。

【００３７】また本実施例において、制御コンデンサ電
極２０上では対向電極６６との間に液晶層７６と保護絶
縁膜層６０が形成されている。従って、制御コンデンサ
電極２０上には液晶層７６及び保護絶縁膜層６０を誘電
体とした、ＣＬＣ３及びＣ２が形成される。これにより
第２の実施例の等価回路としては図１１に示すようにな
る。本実施例ではたとえＣＬＣ２＝ＣＬＣ３になるよう
に設定しても、Ｃ１≠Ｃ２にする事が可能であるため、
ＴＦＴ５６がオンした場合の端子Ｅの電圧をＶＥとする
と、このＶＥと端子Ｆの電圧ＶＦ、端子Ｇの電圧ＶＧを
異ならすことが可能になる。これにより、ＣＬＣ１、Ｃ
ＬＣ２、ＣＬＣ３の領域にある液晶層の光透過率を異な
らすことができ、これらの液晶層の視覚特性を異ならす
ことが可能になる。そして、これらの異なる視覚特性が
互いに補間し合うことによって、１画素全体（あるいは
液晶パネル全体）の視覚特性を第１の実施例に比べて更
に向上できる。また、透過電極があることにより光透過
率が下がっても本実施例では、第１の実施例と同様に制
御コンデンサ電極を小さくすることが可能で、１画素全
体の光透過率を向上することができる。このように本実
施例では、第１の実施例と同様に制御コンデンサ容量を
小さくし、開口率の向上を行い１画素全体の光透過率の
向上を行うとともに、さらに視角特性の向上も可能にな
る。

【００３８】また、本実施例においても、例えばブラッ
クマトリクスの一部として制御コンデンサ電極２０もし
くはその一部を持ってくること、また光漏れの防止のた
めの電極として使用し、コントラストの向上をはかるこ
とも可能である。

【００３９】３．第３の実施例図１２は第３の実施例の平面的構成について示してお
り、図１３は、図１２のＡ−Ｂ断面を示す図である。

【００４０】第１、第２の実施例と異なるのは、制御コ
ンデンサ電極２０に新たに第３の副画素電極１５が設け
られ、制御コンデンサＣ４が形成される点である。これ
により、この実施例における等価回路は図１４に示すよ
うになる。この時、制御コンデンサ電極と副画素電極間
のオーバラップ面積を変化させることによって、制御コ
ンデンサＣ１及び制御コンデンサＣ４の値を変化させ、
端子Ｅの電圧ＶＥと端子Ｆの電圧ＶＦと端子Ｉの電圧Ｖ
Ｉを異ならすことができる。これによりＣＬＣ１、ＣＬ
Ｃ２、ＣＬＣ５の領域にある液晶層の光透過率を異なら
すことができ、これらの液晶層の視角特性を異ならすこ
とができる。そして、これらの異なる視覚特性がお互い
に補間しあうことで、１画素全体あるいは液晶パネル全
体の視角特性を第１、第２の実施例に比べてさらに向上
できる。

【００４１】この図１２、１３、１４には画素電極を３
分割する場合の例が示されるが、４分割以上にすること
も可能である。即ち、本実施例によれば、画素電極を第
１〜第Ｎ（Ｎは２以上の整数）の副画素電極に分割し、
第１〜第（Ｋ−１）（Ｋは整数で、１＜Ｋ≦Ｎ）の制御
コンデンサ電極を設けることができる。そしてこれら第
１〜第（Ｋ−１）の制御コンデンサ電極と第１〜第Ｎの
副画素電極間に、第１〜第（Ｍ−１）の制御コンデンサ
を保護絶縁膜を介して形成することができる。そしてこ
の第１〜第（Ｍ−１）の制御コンデンサの面積、もしく
は第１〜第Ｎの副画素の面積を変化させることにより、
第１〜第Ｎの各副画素電極上の液晶層にかかる電圧を変
化させ視角特性の向上が可能になる。

【００４２】また、本実施例では第１の実施例と同様制
御コンデンサ電極の面積を小さくできるので、このよう
に画素を多数に分割しても開口率が、従来技術に比べて
それほど悪化しない、従って本実施例によれば、開口率
をそれほど悪化させずに、画素電極を多数に分割するこ
とでさらなる視覚特性の向上を図ることができる。

【００４３】なお第３の実施例においても、当然に、制
御コンデンサ電極２０を図７(Ａ）、（Ｂ）に示すよう
にブラックマトリクスの一部としたり、さらに図８のＣ
に示すように制御コンデンサ２０の面積を小さくするこ
とによってＣの距離を信号線５２から離すことが可能で
ある。

【００４４】４．第４の実施例図１５は第４の実施例の平面的構成を示す図であり、図
１６は、図１５のＡ−Ｂ断面を示す図である。

【００４５】第１の実施例、第２の実施例、第３の実施
例と異なるのは、第１の副画素電極１０上に、第２の制
御コンデンサ電極２２、第３の副画素電極１４が設けら
れ、制御コンデンサＣ３が形成される点である。また第
２の制御コンデンサ電極２２上にコンタクトホール５５
を設け、第１の副画素電極１０との間で導通を取る。こ
れによって第４の実施例の等価回路は図１７に示すよう
になる。そして端子電圧Ｅの電圧をＶＥとすると、例え
ば、このＶＥと、端子Ｆの電圧ＶＦ、端子Ｈの電圧ＶＨ
を異ならすことができる。これによりＣＬＣ１、ＣＬＣ
２、ＣＬＣ４の領域にある液晶層の光透過率を異ならす
ことができ、これらの液晶層の視覚特性を異ならすこと
ができる。そして、これらの異なる視覚特性が互いに補
完し合うことによって、１画素全体（あるいは液晶パネ
ル全体）の視覚特性を第１の実施例に比べて更に向上で
きる。

【００４６】もちろん、コンタクトホール５５を第３の
副画素電極１４と第２の制御コンデンサ電極２２の間に
設けることも本実施例では十分可能である。この場合、
制御コンデンサＣ３は第１の副画素電極１０と制御コン
デンサ電極２２との間に設けられる。さらにコンタクト
ホール５５を使用せずに副画素電極１４、１０下部に第
２の制御コンデンサ電極２２を形成することも可能であ
る。

【００４７】ここで図１５、１６、１７には画素電極を
３分割にする場合の例が示されているが、４分割以上に
することも可能である。すなわち本実施例によれば、前
記副画素電極１４上にさらに制御コンデンサ電極２３さ
らに副画素電極１６を形成し、制御コンデンサとコンタ
クトホールを形成することが可能である。

【００４８】さらに本実施例では制御コンデンサ電極の
面積を小さくできるため、このように画素電極を多層に
分割しても開口率が、従来技術に比べてもそれほど悪化
しない。従って本実施例によれば、開口率等をそれほど
悪化させずに、画素電極を多数に分割することで更なる
視覚特性の向上を図ることが可能となる。

【００４９】さらに本実施例は先の図１２、１３、１４
による分割の手段とは独立であるため、第２の制御コン
デンサ電極２２と第２の副画素電極１２上を、コンタク
トホール５５を介して接続し、第２の制御コンデンサ電
極２２と第３の副画素電極１４との間に制御コンデンサ
Ｃ３を設けることも可能である。この時には第２の副画
素電極上の電圧と第３の副画素電極上の電圧が違うた
め、更に副画素間の視角特性を異ならすことが可能にな
る。

【００５０】さらに本実施例では制御コンデンサ電極を
お互いに接続することも可能である。図１９には本実施
例の別の平面的構成を示す図である。本構成では制御コ
ンデンサ電極２２、２４をお互いに接続し、第１の副画
素電極１０とコンタクトホール５５を介して接続するこ
とによりコンタクトホールの削減し、第１の実施例より
さらに視角特性の向上を行いながら、開口率の向上と製
造不良の防止が可能になる。

【００５１】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形形態が
可能である。

【００５２】例えば薄膜トランジスタの構造は上記実施
例で説明したものとは限らず、アモルファス（非晶質）
シリコン薄膜トランジスタにおけるすべての逆スタガー
構造、あるいは正スタガー構造、多結晶シリコン薄膜ト
ランジスタにおけるプレーナ、正スタガー構造等、種々
のものを採用できる。

【００５３】また液晶表示素子の製造プロセスも上記実
施例で説明したものに限らず、陽極酸化を用いる等の種
々の方法を採用可能である。

【００５４】またカラーフィルタ、ブラックマトリクス
等をＴＦＴ基板に形成する構成も本発明の範囲に含まれ
る。

【００５５】

【発明の効果】本発明によれば、視角特性の向上を図り
ながらも、製造プロセスを容易にでき、また開口率の向
上を図ることが可能になる。これにより、高性能で低コ
ストの液晶表示素子を提供できる。またゴミの付着等を
原因とする製造不良の発生等を防止でき、信頼性、歩留
まりの向上等を図ることができる。

【図面の簡単な説明】

【図１】第１の実施例の平面的構成を示す図である。

【図２】図１のＡ−Ｂ断面を示す図である。

【図３】第１の実施例の等価回路図である。

【図４】従来例の平面的構成を示す図である。

【図５】図４のＡ−Ｂ断面を示す図である。

【図６】図６（Ａ）〜（Ｅ）は、第１の実施例の製造プ
ロセスを説明するための工程断面図である。

【図７】第１の実施例の制御コンデンサ電極とブラック
マトリクスの関係について示す図である。

【図８】第１の実施例の信号線と制御コンデンサ電極の
関係を示す図である。

【図９】第２の実施例の平面的構成を示す図である。

【図１０】図９のＡ−Ｂ断面を示す図である。

【図１１】第２の実施例の等価回路図である。

【図１２】第３の実施例の平面的構成を示す図である。

【図１３】図１２のＡ−Ｂ断面を示す図である。

【図１４】第３の実施例の等価回路図である。

【図１５】第４の実施例の平面的構成を示す図である。

【図１６】図１５のＡ−Ｂ断面を示す図である。

【図１７】第４の実施例の等価回路図である。

【図１８】第４の実施例の別の平面的構成を示す図であ
る。

【符号の説明】

１０第１の副画素電極１２第２の副画素電極１５第３の実施例における第３の副画素電極１４第４の実施例における第３の副画素電極１６第４の実施例における第４の副画素電極２０第１の制御コンデンサ電極２２第２の制御コンデンサ電極２３第３の制御コンデンサ電極２４第４の実施例の別の例における第３の制御コンデ
ンサ電極４２０従来例における制御コンデンサ電極４９ゲート絶縁膜５０走査線５１ゲート電極５２信号線５３ソース電極５４第１の副画素電極１０とソース電極５３との間の
コンタクトホール５５第１の副画素電極１０と第２の制御コンデンサ電
極２２との間のコンタクトホール５６ＴＦＴ５７ドレイン電極６０保護絶縁膜６２、６４配向膜６６対向電極６８、６９ガラス基板７０真性シリコン膜７１、７２、７３ｎ型シリコン膜７６液晶層

Claims

【特許請求の範囲】

【請求項１】薄膜トランジスタと、該薄膜トランジスタ
に接続され、対向電極との間に封入される液晶層を駆動
する画素電極と、を少なくとも含む液晶表示素子であっ
て、前記画素電極を分割し形成された第１〜第Ｎ（Ｎは２以
上の整数）の副画素電極と、前記薄膜トランジスタのソース電極を保護するための保
護絶縁膜の下方に設けられる第１〜第（Ｋ−１）（Ｋは
正数であり、２＜Ｋ≦Ｎ）の制御コンデンサ電極と、前記第１〜第Ｎの副画素電極と前記第１〜第（Ｋ−１）
の制御コンデンサ電極との間に、前記保護絶縁膜を介し
て形成される、第１〜第（Ｍ−１）（Ｍは正数であり、
２＜Ｍ≦Ｎ）の制御コンデンサと、を含むことを特徴と
するとともに、前記第１〜第（Ｋ−１）の制御コンデンサ電極の少なく
とも一部が、前記薄膜トランジスタのソース電極と接続
されてなることを特徴とする液晶表示素子。
【請求項２】請求項１に記載の液晶表示素子において、前記第１〜第（Ｋ−１）の制御コンデンサ電極の少なく
とも一部が、前記保護絶縁膜に形成されたコンタクトホ
ールを介して、第（Ｌ−１）（Ｌは正数であり、１＜Ｌ
≦Ｎ）の副画素電極と接続されてなるいることを特徴と
する液晶表示素子。
【請求項３】請求項１又は２に記載の液晶表示素子にお
いて、前記第１〜第（Ｋ−１）の制御コンデンサ電極の少なく
とも一部が、前記第１〜第（Ｍ−１）の制御コンデンサ
のいずれかと接続されてなるいることを特徴とする液晶
表示素子。
【請求項４】請求項１乃至３のいずれかに記載の液晶表
示素子において、前記第１〜第（Ｋ−１）の制御コンデンサ電極の少なく
とも一部が、前記ソース電極と同一材料により形成され
てなることを特徴とする液晶表示素子。
【請求項５】請求項１乃至４のいずれかに記載の液晶表
示素子において、前記第１〜第（Ｋ−１）の制御コンデンサ電極の少なく
とも一部が、透明導電材料で形成されてなることを特徴
とする液晶表示素子。
【請求項６】請求項１乃至５のいずれかに記載の液晶表
示素子において、前記保護絶縁膜の単位面積当たりの容量が、前記薄膜ト
ランジスタのゲート電極の上方に設けられる絶縁膜の単
位面積当たりの容量よりも大きいことを特徴とする液晶
表示素子。
【請求項７】請求項１乃至６のいずれかに記載の液晶表
示素子において、前記第１〜第（Ｋ−１）の制御コンデンサ電極の少なく
とも一部が、遮光層となるブラックマトリクスの一部に
なることを特徴とする液晶表示素子。
【請求項８】薄膜トランジスタと、該薄膜トランジスタ
に接続され、対向電極との間に封入される液晶層を駆動
する画素電極と、を少なくとも含む液晶表示素子の製造
方法であって、（Ａ）前記薄膜トランジスタのソース電極、ドレイン電
極および第１〜第（Ｋ−１）の制御コンデンサ電極を形
成する工程と、（Ｂ）前記ソース電極および前記制御コンデンサ電極の
上方に、前記薄膜トランジスタもしくは前記制御コンデ
ンサ電極を保護するための保護絶縁膜を形成する工程
と、（Ｃ）前記画素電極を分割し形成された第１〜第Ｎの副
画素電極を形成する工程と、を含み、前記工程（Ａ）〜（Ｃ）により、前記保護絶縁膜を介し
て、第１〜第Ｎの副画素電極と第１〜第（Ｋ−１）の制
御コンデンサ電極との間に、第１〜第（Ｍ−１）の制御
コンデンサを形成することを特徴とする液晶表示素子の
製造方法。
【請求項９】請求項８に記載の液晶表示素子の製造方法
において、前記第１〜第（Ｋ−１）の制御コンデンサ電極の少なく
とも一部を、前記ソース電極と同一工程により形成する
ことを特徴とする液晶表示素子の製造方法。
【請求項１０】請求項８又は９に記載の液晶表示素子の
製造方法において、前記第１〜第（Ｋ−１）の制御コンデンサ電極の少なく
とも一部を、前記ソース電極の形成と前記保護絶縁膜の
形成との間に形成することを特徴とする液晶表示素子の
製造方法。
【請求項１１】請求項８乃至１０のいずれかに記載の液
晶表示素子の製造方法において、前記工程（Ｂ）と前記工程（Ｃ）の間において、第１〜
第（Ｋ−１）の制御コンデンサ電極の少なくとも一部も
しくはソース電極と、第１〜第Ｎの副画素電極の少なく
とも一部との間にコンタクトホールを形成する工程を含
むことを特徴とする液晶表示素子の製造方法。
【請求項１２】請求項８乃至１１のいずれかに記載の液
晶表示素子の製造方法において、前記工程（Ｂ）におい
て、前記保護絶縁膜の単位面積当たりの容量が、前記薄
膜トランジスタのゲート電極の上方に形成されるゲート
絶縁膜の単位面積当たりの容量より大きくなるように形
成する事を特徴とする液晶表示素子の製造方法。