JPH07325761A - 仮想記憶システムに使用するための装置 - Google Patents
仮想記憶システムに使用するための装置Info
- Publication number
- JPH07325761A JPH07325761A JP7026354A JP2635495A JPH07325761A JP H07325761 A JPH07325761 A JP H07325761A JP 7026354 A JP7026354 A JP 7026354A JP 2635495 A JP2635495 A JP 2635495A JP H07325761 A JPH07325761 A JP H07325761A
- Authority
- JP
- Japan
- Prior art keywords
- address
- physical address
- theoretical
- virtual
- correct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
- G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Electron Beam Exposure (AREA)
- Table Devices Or Equipment (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 仮想記憶システムのキャッシュミスペナルテ
ィを減少する装置および方法を提供する。 【構成】 装置はプロセッサコア１２とメモリとに作動
的に接続し仮想アドレスを受け取り正しい物理アドレス
を発生する変換索引バッファ６２と、変換索引バッファ
とメモリとに作動的に接続し理論アドレスを発生し変換
索引バッファによる正しい物理アドレスの発生前にメモ
リに理論アドレスを送信する理論アドレス発生手段と、
変換索引バッファとメモリと理論アドレス発生手段とに
作動的に接続し正しい物理アドレスを理論アドレスと比
較し正しい物理アドレスが理論アドレスと一致しなけれ
ば正しい物理アドレスをメモリに送信する比較手段とを
含む。
ィを減少する装置および方法を提供する。 【構成】 装置はプロセッサコア１２とメモリとに作動
的に接続し仮想アドレスを受け取り正しい物理アドレス
を発生する変換索引バッファ６２と、変換索引バッファ
とメモリとに作動的に接続し理論アドレスを発生し変換
索引バッファによる正しい物理アドレスの発生前にメモ
リに理論アドレスを送信する理論アドレス発生手段と、
変換索引バッファとメモリと理論アドレス発生手段とに
作動的に接続し正しい物理アドレスを理論アドレスと比
較し正しい物理アドレスが理論アドレスと一致しなけれ
ば正しい物理アドレスをメモリに送信する比較手段とを
含む。
Description
【０００１】
【発明の背景】この発明はプロセッサによって必要とさ
れる情報を検索するのに必要な平均時間を短縮するため
の方法および装置に関連する。より特定的にはこの発明
は仮想アドレスの物理アドレスへの変換に並行して理論
物理アドレスを発生することにより、キャッシュシステ
ムにおけるキャッシュミスペナルティを減少させるため
の装置および方法に関連する。
れる情報を検索するのに必要な平均時間を短縮するため
の方法および装置に関連する。より特定的にはこの発明
は仮想アドレスの物理アドレスへの変換に並行して理論
物理アドレスを発生することにより、キャッシュシステ
ムにおけるキャッシュミスペナルティを減少させるため
の装置および方法に関連する。
【０００２】コンピュータシステムの性能を向上する１
つの方法はマイクロプロセッサにそれが必要とする情報
を供給するのに必要とされる時間を短縮することであ
る。データおよび命令の両方を含むであろうこのような
情報は典型的にはマイクロプロセッサに接続されるメモ
リに記憶される。必要とされる情報にアクセスするため
に、マイクロプロセッサは必要とされる情報が記憶され
るメモリ内の物理位置（「物理アドレス」）に対応する
アドレスをメモリに送信する。これに応答して、メモリ
は物理アドレスによって指定されるメモリ位置に記憶さ
れる情報をマイクロプロセッサに送信し返す。
つの方法はマイクロプロセッサにそれが必要とする情報
を供給するのに必要とされる時間を短縮することであ
る。データおよび命令の両方を含むであろうこのような
情報は典型的にはマイクロプロセッサに接続されるメモ
リに記憶される。必要とされる情報にアクセスするため
に、マイクロプロセッサは必要とされる情報が記憶され
るメモリ内の物理位置（「物理アドレス」）に対応する
アドレスをメモリに送信する。これに応答して、メモリ
は物理アドレスによって指定されるメモリ位置に記憶さ
れる情報をマイクロプロセッサに送信し返す。
【０００３】マイクロプロセッサに必要な情報を供給す
るのに必要な時間はメモリによる物理アドレスの受信と
必要とされる情報の送信との間の時間の経過を減少させ
ることにより短縮されてもよい。この時間の経過はメモ
リの「速度」によって決定される。残念ながら、メモリ
のコストはメモリの速度とともに劇的に増大する。した
がって、特に大量のメモリを必要とするシステムにおい
ては、入手可能な最も高速のメモリを用いるのが実用的
であることは稀である。
るのに必要な時間はメモリによる物理アドレスの受信と
必要とされる情報の送信との間の時間の経過を減少させ
ることにより短縮されてもよい。この時間の経過はメモ
リの「速度」によって決定される。残念ながら、メモリ
のコストはメモリの速度とともに劇的に増大する。した
がって、特に大量のメモリを必要とするシステムにおい
ては、入手可能な最も高速のメモリを用いるのが実用的
であることは稀である。
【０００４】この結果、より大きなバンクのより低速の
メモリ（「システムメモリ」）のために、比較的小さな
バンクの比較的高速のメモリ（「キャッシュメモリ」）
をバッファとして用いることにより、情報要求から情報
供給までの平均速度が大きく改善可能であることが発見
された。特定的には、キャッシュメモリを有するシステ
ム（「キャッシュシステム」）において、マイクロプロ
セッサはまずそれがキャッシュメモリから必要とする情
報を要求する。情報がキャッシュメモリに記憶されてい
れば、その要求は「キャッシュヒット」と呼ばれ、情報
はキャッシュメモリからより高速度でマイクロプロセッ
サに与えられる。要求される情報がキャッシュメモリに
記憶されていなければ、その情報要求は「キャッシュミ
ス」と呼ばれ、情報はシステムメモリからより遅い転送
速度で検索される。情報がシステムメモリからマイクロ
プロセッサに供給されると、同じ情報を求める次の要求
を予測して、情報のコピーが典型的にはキャッシュメモ
リに記憶される。キャッシュミスによって失われる計算
上の効率性はここでは「キャッシュミスペナルティ」と
呼ばれる。
メモリ（「システムメモリ」）のために、比較的小さな
バンクの比較的高速のメモリ（「キャッシュメモリ」）
をバッファとして用いることにより、情報要求から情報
供給までの平均速度が大きく改善可能であることが発見
された。特定的には、キャッシュメモリを有するシステ
ム（「キャッシュシステム」）において、マイクロプロ
セッサはまずそれがキャッシュメモリから必要とする情
報を要求する。情報がキャッシュメモリに記憶されてい
れば、その要求は「キャッシュヒット」と呼ばれ、情報
はキャッシュメモリからより高速度でマイクロプロセッ
サに与えられる。要求される情報がキャッシュメモリに
記憶されていなければ、その情報要求は「キャッシュミ
ス」と呼ばれ、情報はシステムメモリからより遅い転送
速度で検索される。情報がシステムメモリからマイクロ
プロセッサに供給されると、同じ情報を求める次の要求
を予測して、情報のコピーが典型的にはキャッシュメモ
リに記憶される。キャッシュミスによって失われる計算
上の効率性はここでは「キャッシュミスペナルティ」と
呼ばれる。
【０００５】多くの現在のコンピュータシステムはソフ
トウェアが物理アドレスを用いてシステム上の実際のメ
モリを指定するのではなく「仮想アドレス」を用いて
「仮想メモリ」をアドレス指定することができるよう設
計される。仮想メモリをサポートするシステム（「仮想
メモリシステム」）では、ソフトウェアが実現する処理
はシステムのアドレス空間全体にアクセスするであろう
ことと、メモリは連続していることと、メモリは特定の
アドレスで始まることとを、ソフトウェアが想定するこ
とが認められる。これらの想定により、ソフトウェアは
システムのメモリの実際の構成または使用法を知らなく
てもよい。仮想記憶システムおよびその有益な点は、カ
リフォルニア（California) 州、サン・マテオ（San Ma
teo)のモーガン・カウフマン・パブリッシャーズ・イン
コーポレイテッド（Morgan Kaufmann Publishers, In
c.）発行の「コンピュータアーキテクチャ 量的アプロ
ーチ（Computer Architecture A Quantitative Approac
h ）」（１９９０）の４３２〜４５４頁で、デイビッド
・エイ．パターソン（David A. Patterson）およびジョ
ン・エル．ヘネシー（John L. Hennessy）によって詳細
に記載される。
トウェアが物理アドレスを用いてシステム上の実際のメ
モリを指定するのではなく「仮想アドレス」を用いて
「仮想メモリ」をアドレス指定することができるよう設
計される。仮想メモリをサポートするシステム（「仮想
メモリシステム」）では、ソフトウェアが実現する処理
はシステムのアドレス空間全体にアクセスするであろう
ことと、メモリは連続していることと、メモリは特定の
アドレスで始まることとを、ソフトウェアが想定するこ
とが認められる。これらの想定により、ソフトウェアは
システムのメモリの実際の構成または使用法を知らなく
てもよい。仮想記憶システムおよびその有益な点は、カ
リフォルニア（California) 州、サン・マテオ（San Ma
teo)のモーガン・カウフマン・パブリッシャーズ・イン
コーポレイテッド（Morgan Kaufmann Publishers, In
c.）発行の「コンピュータアーキテクチャ 量的アプロ
ーチ（Computer Architecture A Quantitative Approac
h ）」（１９９０）の４３２〜４５４頁で、デイビッド
・エイ．パターソン（David A. Patterson）およびジョ
ン・エル．ヘネシー（John L. Hennessy）によって詳細
に記載される。
【０００６】仮想記憶システムでは、情報は実際のシス
テムメモリにやはり記憶されなければならない。したが
って、仮想記憶システムはソフトウェアによって発生さ
れた仮想アドレスをシステムメモリの実際のメモリ位置
に対応する物理アドレスに変換するための機構を備えな
ければならない。この変換を行なうために広く使用され
る１つの機構は変換索引バッファである。変換索引バッ
ファの概念は当該技術分野においては一般的に周知であ
り、デイビッド・エー．パターソンおよびジョン・エ
ル．ヘネシーによって「コンピュータアーキテクチャ
量的アプローチ」（１９９０）の４３７〜４３８頁に詳
細に記載される。
テムメモリにやはり記憶されなければならない。したが
って、仮想記憶システムはソフトウェアによって発生さ
れた仮想アドレスをシステムメモリの実際のメモリ位置
に対応する物理アドレスに変換するための機構を備えな
ければならない。この変換を行なうために広く使用され
る１つの機構は変換索引バッファである。変換索引バッ
ファの概念は当該技術分野においては一般的に周知であ
り、デイビッド・エー．パターソンおよびジョン・エ
ル．ヘネシーによって「コンピュータアーキテクチャ
量的アプローチ」（１９９０）の４３７〜４３８頁に詳
細に記載される。
【０００７】非仮想記憶システムと同様に、仮想記憶シ
ステムは必要とされる情報を検索するのに必要な時間を
短縮するのにキャッシュ技術を用いてもよい。仮想記憶
システムは物理アドレスに応答して必要とされる情報を
供給するキャッシュメモリ（「物理アドレスがインデッ
クスされたキャッシュ」）、仮想アドレスに応答して必
要とされる情報を供給するキャッシュメモリ（「仮想ア
ドレスがインデックスされたキャッシュ」）、またはそ
の両方を有して設計されるであろう。仮想アドレスがイ
ンデックスされたキャッシュはデイビッド・エー．パタ
ーソンおよびジョン・エル．ヘネシーによる「コンピュ
ータアーキテクチャ 量的アプローチ」（１９９０）の
４６０頁に詳細に記載される。
ステムは必要とされる情報を検索するのに必要な時間を
短縮するのにキャッシュ技術を用いてもよい。仮想記憶
システムは物理アドレスに応答して必要とされる情報を
供給するキャッシュメモリ（「物理アドレスがインデッ
クスされたキャッシュ」）、仮想アドレスに応答して必
要とされる情報を供給するキャッシュメモリ（「仮想ア
ドレスがインデックスされたキャッシュ」）、またはそ
の両方を有して設計されるであろう。仮想アドレスがイ
ンデックスされたキャッシュはデイビッド・エー．パタ
ーソンおよびジョン・エル．ヘネシーによる「コンピュ
ータアーキテクチャ 量的アプローチ」（１９９０）の
４６０頁に詳細に記載される。
【０００８】物理アドレスがインデックスされたキャッ
シュおよび仮想アドレスがインデックスされたキャッシ
ュの両方を用いる仮想記憶システムにおいて情報が要求
されると、仮想アドレスを物理アドレスに変換する一方
で、所望される情報のサーチが仮想アドレスがインデッ
クスされたキャッシュにおいて行なわれる。所望される
情報が仮想アドレスがインデックスされたキャッシュに
ない場合には、プロセッサは物理アドレスがインデック
スされたキャッシュでの所望される情報のサーチの結果
を待つ。このようなサーチは物理アドレスを判断するプ
ロセスが完了した後でのみ開始される。物理アドレスが
インデックスされたキャッシュのサーチの前に変換遅延
が強要されるため、物理アドレスがインデックスされた
キャッシュからの情報検索は仮想アドレスがインデック
スされたキャッシュからの検索よりも低速である。こう
して、仮想アドレスがインデックスされたキャッシュに
おけるキャッシュミスは結果としてキャッシュミスペナ
ルティとなる。
シュおよび仮想アドレスがインデックスされたキャッシ
ュの両方を用いる仮想記憶システムにおいて情報が要求
されると、仮想アドレスを物理アドレスに変換する一方
で、所望される情報のサーチが仮想アドレスがインデッ
クスされたキャッシュにおいて行なわれる。所望される
情報が仮想アドレスがインデックスされたキャッシュに
ない場合には、プロセッサは物理アドレスがインデック
スされたキャッシュでの所望される情報のサーチの結果
を待つ。このようなサーチは物理アドレスを判断するプ
ロセスが完了した後でのみ開始される。物理アドレスが
インデックスされたキャッシュのサーチの前に変換遅延
が強要されるため、物理アドレスがインデックスされた
キャッシュからの情報検索は仮想アドレスがインデック
スされたキャッシュからの検索よりも低速である。こう
して、仮想アドレスがインデックスされたキャッシュに
おけるキャッシュミスは結果としてキャッシュミスペナ
ルティとなる。
【０００９】上述のことに照らし合わせると、仮想アド
レスがインデックスされたキャッシュおよび物理アドレ
スがインデックスされたキャッシュを有する仮想記憶シ
ステムにおいては、仮想アドレスがインデックスされた
キャッシュのキャッシュミスによって引き起こされるキ
ャッシュミスペナルティを減少するための方法および装
置は明らかに望ましい。さらに、物理アドレスがインデ
ックスされたキャッシュからの少なくとも幾つかのキャ
ッシュ情報検索のための、論理アドレスから物理アドレ
スへの変換時間が生ずるのを防ぐための装置および方法
を提供することは明らかに望ましい。
レスがインデックスされたキャッシュおよび物理アドレ
スがインデックスされたキャッシュを有する仮想記憶シ
ステムにおいては、仮想アドレスがインデックスされた
キャッシュのキャッシュミスによって引き起こされるキ
ャッシュミスペナルティを減少するための方法および装
置は明らかに望ましい。さらに、物理アドレスがインデ
ックスされたキャッシュからの少なくとも幾つかのキャ
ッシュ情報検索のための、論理アドレスから物理アドレ
スへの変換時間が生ずるのを防ぐための装置および方法
を提供することは明らかに望ましい。
【００１０】
【発明の概要】この発明の１つの局面に従い、仮想記憶
システムにおいて使用するための、プロセッサコアによ
る仮想アドレスの発生と仮想アドレスに対応する物理ア
ドレスの、メモリへの送信との間の遅延を短縮するため
の装置が提供される。プロセッサコアによる仮想アドレ
スの発生は必要とされる情報を求める要求を行なう。装
置は、プロセッサコアとメモリとに作動的に接続され仮
想アドレスを受取り正しい物理アドレスを発生するため
の変換索引バッファと、変換索引バッファとメモリとに
作動的に接続され理論アドレスを発生するための理論ア
ドレス発生手段とを含む。理論アドレス発生手段は変換
索引バッファが正しい物理アドレスを発生する前に理論
アドレスをメモリに送信する。装置はさらに、変換索引
バッファとメモリと理論アドレス発生手段とに作動的に
接続され正しい物理アドレスを理論アドレスと比較する
ための比較手段をさらに含む。正しい物理アドレスが理
論アドレスと一致しないときには比較手段は正しい物理
アドレスをメモリに送信する。
システムにおいて使用するための、プロセッサコアによ
る仮想アドレスの発生と仮想アドレスに対応する物理ア
ドレスの、メモリへの送信との間の遅延を短縮するため
の装置が提供される。プロセッサコアによる仮想アドレ
スの発生は必要とされる情報を求める要求を行なう。装
置は、プロセッサコアとメモリとに作動的に接続され仮
想アドレスを受取り正しい物理アドレスを発生するため
の変換索引バッファと、変換索引バッファとメモリとに
作動的に接続され理論アドレスを発生するための理論ア
ドレス発生手段とを含む。理論アドレス発生手段は変換
索引バッファが正しい物理アドレスを発生する前に理論
アドレスをメモリに送信する。装置はさらに、変換索引
バッファとメモリと理論アドレス発生手段とに作動的に
接続され正しい物理アドレスを理論アドレスと比較する
ための比較手段をさらに含む。正しい物理アドレスが理
論アドレスと一致しないときには比較手段は正しい物理
アドレスをメモリに送信する。
【００１１】この発明の別の局面に従うと、仮想記憶シ
ステムのプロセッサコアが物理アドレスに応答して情報
を供給するよう構成されるメモリから情報を検索するの
に必要な時間を短縮させるための装置が提供される。装
置は一般的には、プロセッサコアとメモリとに作動的に
接続され正しい物理アドレスに対応する仮想アドレスを
受取り正しい物理アドレスを発生するための正しい物理
アドレス発生手段を含む。装置はメモリに作動的に接続
され正しい物理アドレス発生手段が正しい物理アドレス
を発生する前に理論物理アドレスを発生するための理論
アドレス発生手段をさらに含む。理論アドレス発生手段
はメモリに理論物理アドレスを送信して理論物理アドレ
スに基づいてメモリで第１の探索動作を開始する。装置
は、正しい物理アドレス発生手段とメモリと理論アドレ
ス発生手段とに作動的に接続され、正しい物理アドレス
発生手段から正しい物理アドレスを受取り、理論アドレ
ス発生手段から理論物理アドレスを受取るための比較手
段をさらに含む。比較手段は正しい物理アドレスを理論
物理アドレスと比較して、正しい物理アドレスが理論物
理アドレスと異なる場合には正しい物理アドレスをメモ
リに送信して正しい物理アドレスに基づいて第２の探索
動作を開始する。
ステムのプロセッサコアが物理アドレスに応答して情報
を供給するよう構成されるメモリから情報を検索するの
に必要な時間を短縮させるための装置が提供される。装
置は一般的には、プロセッサコアとメモリとに作動的に
接続され正しい物理アドレスに対応する仮想アドレスを
受取り正しい物理アドレスを発生するための正しい物理
アドレス発生手段を含む。装置はメモリに作動的に接続
され正しい物理アドレス発生手段が正しい物理アドレス
を発生する前に理論物理アドレスを発生するための理論
アドレス発生手段をさらに含む。理論アドレス発生手段
はメモリに理論物理アドレスを送信して理論物理アドレ
スに基づいてメモリで第１の探索動作を開始する。装置
は、正しい物理アドレス発生手段とメモリと理論アドレ
ス発生手段とに作動的に接続され、正しい物理アドレス
発生手段から正しい物理アドレスを受取り、理論アドレ
ス発生手段から理論物理アドレスを受取るための比較手
段をさらに含む。比較手段は正しい物理アドレスを理論
物理アドレスと比較して、正しい物理アドレスが理論物
理アドレスと異なる場合には正しい物理アドレスをメモ
リに送信して正しい物理アドレスに基づいて第２の探索
動作を開始する。
【００１２】この発明の別の局面に従うと、仮想アドレ
スに応答してバスで物理アドレスを送信するための、論
理アドレスから物理アドレスへの変換ユニットが提供さ
れる。論理アドレスから物理アドレスへの変換ユニット
は仮想アドレスを受取って仮想アドレスを正しい物理ア
ドレスに変換するための正しい変換手段と、正しい変換
手段と作動的に接続され理論物理アドレスを発生するた
めの理論変換手段とを含む。論理アドレスから物理アド
レスへの変換ユニットは、正しい変換手段と理論変換手
段とバスとに作動的に接続され、正しい物理アドレスの
発生完了前にバスで理論物理アドレスを物理アドレスと
して送信し、正しい物理アドレスを理論物理アドレスと
比較し、正しい物理アドレスが理論物理アドレスと一致
しない場合にはバスでの理論物理アドレスの送信をアボ
ートしてバスでの正しい物理アドレスの送信を開始する
ための比較手段をさらに含む。
スに応答してバスで物理アドレスを送信するための、論
理アドレスから物理アドレスへの変換ユニットが提供さ
れる。論理アドレスから物理アドレスへの変換ユニット
は仮想アドレスを受取って仮想アドレスを正しい物理ア
ドレスに変換するための正しい変換手段と、正しい変換
手段と作動的に接続され理論物理アドレスを発生するた
めの理論変換手段とを含む。論理アドレスから物理アド
レスへの変換ユニットは、正しい変換手段と理論変換手
段とバスとに作動的に接続され、正しい物理アドレスの
発生完了前にバスで理論物理アドレスを物理アドレスと
して送信し、正しい物理アドレスを理論物理アドレスと
比較し、正しい物理アドレスが理論物理アドレスと一致
しない場合にはバスでの理論物理アドレスの送信をアボ
ートしてバスでの正しい物理アドレスの送信を開始する
ための比較手段をさらに含む。
【００１３】この発明のさらに別の局面に従うと、仮想
記憶システムが提供される。仮想記憶システムは、必要
とされる情報を表わす仮想アドレスを発生するために配
置されるプロセッサコアと、仮想アドレスに応答して情
報を供給するために配置される第１のキャッシュとを含
む。第１のキャッシュはプロセッサコアと作動的に接続
され、プロセッサコアから仮想アドレスを受取る。第１
のキャッシュは情報を記憶するための第１の複数の記憶
位置を含む。必要とされる情報が第１の複数の記憶位置
にある場合には、第１のキャッシュは仮想アドレスの受
信に応答してプロセッサコアに必要とされる情報を送
る。仮想記憶システムは、プロセッサコアに作動的に接
続され仮想アドレスを受取り仮想アドレスに応答して物
理アドレスを発生し、物理アドレスを送信するための、
論理アドレスから物理アドレスへの変換手段と、物理ア
ドレスに応答して情報を供給するために配置される第２
のキャッシュとをさらに含む。第２のキャッシュは論理
−物理変換手段とプロセッサコアとに作動的に接続さ
れ、論理−物理変換手段から物理アドレスを受信する。
第２のキャッシュは情報を記憶するための第２の複数の
記憶位置を含む。第２のキャッシュは物理アドレスの受
信に応答して必要とされる情報のための探索動作を開始
する。必要とされる情報が第２の複数の記憶位置にある
場合には、第２のキャッシュはプロセッサコアに必要と
される情報を送信する。
記憶システムが提供される。仮想記憶システムは、必要
とされる情報を表わす仮想アドレスを発生するために配
置されるプロセッサコアと、仮想アドレスに応答して情
報を供給するために配置される第１のキャッシュとを含
む。第１のキャッシュはプロセッサコアと作動的に接続
され、プロセッサコアから仮想アドレスを受取る。第１
のキャッシュは情報を記憶するための第１の複数の記憶
位置を含む。必要とされる情報が第１の複数の記憶位置
にある場合には、第１のキャッシュは仮想アドレスの受
信に応答してプロセッサコアに必要とされる情報を送
る。仮想記憶システムは、プロセッサコアに作動的に接
続され仮想アドレスを受取り仮想アドレスに応答して物
理アドレスを発生し、物理アドレスを送信するための、
論理アドレスから物理アドレスへの変換手段と、物理ア
ドレスに応答して情報を供給するために配置される第２
のキャッシュとをさらに含む。第２のキャッシュは論理
−物理変換手段とプロセッサコアとに作動的に接続さ
れ、論理−物理変換手段から物理アドレスを受信する。
第２のキャッシュは情報を記憶するための第２の複数の
記憶位置を含む。第２のキャッシュは物理アドレスの受
信に応答して必要とされる情報のための探索動作を開始
する。必要とされる情報が第２の複数の記憶位置にある
場合には、第２のキャッシュはプロセッサコアに必要と
される情報を送信する。
【００１４】論理−物理変換手段は仮想アドレスを受取
って仮想アドレスを正しい物理アドレスに変換するため
の正しい変換手段と、正しい変換手段と作動的に接続さ
れ理論物理アドレスを発生するための理論変換手段とを
含む。論理アドレスから物理アドレスへの変換手段は、
正しいアドレス発生手段と理論アドレス発生手段と第２
のキャッシュとに作動的に接続され、正しい物理アドレ
スの発生の完了前に第２のキャッシュに理論物理アドレ
スを物理アドレスとして送信し、正しい物理アドレスを
理論物理アドレスと比較し、正しい物理アドレスが理論
物理アドレスと一致しない場合には第２のキャッシュへ
の理論物理アドレスの送信をアボートして第２のキャッ
シュへの正しい物理アドレスの送信を開始するための比
較手段をさらに含む。この発明のさらに別の局面に従う
と、メモリからの必要な情報を要求するために仮想アド
レスを発生するよう構成されるプロセッサコアを含むシ
ステムにおいて仮想アドレスを物理アドレスに変換する
ための方法が提供される。方法は、仮想アドレスを正し
い物理アドレスに変換するよう変換動作を開始するステ
ップと、理論物理アドレスを発生するステップと、変換
動作の完了前に理論物理アドレスをメモリに送信するス
テップと、正しい物理アドレスを理論物理アドレスと比
較するステップとを含む。方法は、正しい物理アドレス
が理論物理アドレスと一致しない場合には、メモリへの
理論物理アドレスの送信を終了するステップと、メモリ
への正しい物理アドレスの送信を開始するステップとを
さらに含む。
って仮想アドレスを正しい物理アドレスに変換するため
の正しい変換手段と、正しい変換手段と作動的に接続さ
れ理論物理アドレスを発生するための理論変換手段とを
含む。論理アドレスから物理アドレスへの変換手段は、
正しいアドレス発生手段と理論アドレス発生手段と第２
のキャッシュとに作動的に接続され、正しい物理アドレ
スの発生の完了前に第２のキャッシュに理論物理アドレ
スを物理アドレスとして送信し、正しい物理アドレスを
理論物理アドレスと比較し、正しい物理アドレスが理論
物理アドレスと一致しない場合には第２のキャッシュへ
の理論物理アドレスの送信をアボートして第２のキャッ
シュへの正しい物理アドレスの送信を開始するための比
較手段をさらに含む。この発明のさらに別の局面に従う
と、メモリからの必要な情報を要求するために仮想アド
レスを発生するよう構成されるプロセッサコアを含むシ
ステムにおいて仮想アドレスを物理アドレスに変換する
ための方法が提供される。方法は、仮想アドレスを正し
い物理アドレスに変換するよう変換動作を開始するステ
ップと、理論物理アドレスを発生するステップと、変換
動作の完了前に理論物理アドレスをメモリに送信するス
テップと、正しい物理アドレスを理論物理アドレスと比
較するステップとを含む。方法は、正しい物理アドレス
が理論物理アドレスと一致しない場合には、メモリへの
理論物理アドレスの送信を終了するステップと、メモリ
への正しい物理アドレスの送信を開始するステップとを
さらに含む。
【００１５】新規であると信ずるところのこの発明の特
徴を前掲の特許請求の範囲において特定的に述べる。こ
の発明はそのさらなる目的および利点とともに、幾つか
の図において同じ参照番号は同じ要素を示す添付の図面
に関連した以下の説明を参照することにより最もよく理
解されるであろう。
徴を前掲の特許請求の範囲において特定的に述べる。こ
の発明はそのさらなる目的および利点とともに、幾つか
の図において同じ参照番号は同じ要素を示す添付の図面
に関連した以下の説明を参照することにより最もよく理
解されるであろう。
【００１６】
【好ましい実施例の詳細な説明】図１はこの発明の好ま
しい実施例に従う仮想記憶システム１０のブロック図を
示す。仮想記憶システム１０は一般的にプロセッサコア
１２と仮想アドレスがインデックスされたキャッシュメ
モリ１４と物理アドレスがインデックスされたキャッシ
ュメモリ１６と論理−物理変換ユニット１８とを含む。
しい実施例に従う仮想記憶システム１０のブロック図を
示す。仮想記憶システム１０は一般的にプロセッサコア
１２と仮想アドレスがインデックスされたキャッシュメ
モリ１４と物理アドレスがインデックスされたキャッシ
ュメモリ１６と論理−物理変換ユニット１８とを含む。
【００１７】プロセッサコア１２は一般的にはプロセッ
サ１３にある、命令をデコードして実行するコンポーネ
ントを表わす。プロセッサコア１２はラインバッファ２
０を介して複数のデータバス２２および２４によって物
理アドレスがインデックスされたキャッシュメモリ１６
に結合される。プロセッサコア１２は仮想アドレスバス
２６と必要情報状態ライン３０とによって論理−物理変
換ユニット１８に結合される。プロセッサコア１２は仮
想アドレスバス２６によって仮想アドレスがインデック
スされたキャッシュメモリ１４にさらに結合される。シ
ステム１０は仮想記憶システムであるので、プロセッサ
コア１２によって実行される命令は物理アドレスよりも
論理アドレスを参照する。プロセッサコア１２によって
情報が必要とされると、プロセッサコア１２は必要とさ
れる情報の論理位置を識別する仮想アドレスを発生す
る。プロセッサコア１２は必要とされる情報がデータま
たは命令のいずれであるかを示す状態信号をライン３０
でさらに発生する。
サ１３にある、命令をデコードして実行するコンポーネ
ントを表わす。プロセッサコア１２はラインバッファ２
０を介して複数のデータバス２２および２４によって物
理アドレスがインデックスされたキャッシュメモリ１６
に結合される。プロセッサコア１２は仮想アドレスバス
２６と必要情報状態ライン３０とによって論理−物理変
換ユニット１８に結合される。プロセッサコア１２は仮
想アドレスバス２６によって仮想アドレスがインデック
スされたキャッシュメモリ１４にさらに結合される。シ
ステム１０は仮想記憶システムであるので、プロセッサ
コア１２によって実行される命令は物理アドレスよりも
論理アドレスを参照する。プロセッサコア１２によって
情報が必要とされると、プロセッサコア１２は必要とさ
れる情報の論理位置を識別する仮想アドレスを発生す
る。プロセッサコア１２は必要とされる情報がデータま
たは命令のいずれであるかを示す状態信号をライン３０
でさらに発生する。
【００１８】仮想アドレスがインデックスされたキャッ
シュメモリ１４は内部にあり、プロセッサコア１２とと
もにプロセッサ１３上にある。仮想アドレスがインデッ
クスされたキャッシュメモリ１４はデータバス２２に結
合され、複数の記憶位置１５を含む。仮想アドレスがイ
ンデックスされたキャッシュメモリ１４は仮想アドレス
バス２６でプロセッサコア１２から受取った仮想アドレ
スに応答して、記憶位置１５内に記憶される情報を送る
よう構成される。
シュメモリ１４は内部にあり、プロセッサコア１２とと
もにプロセッサ１３上にある。仮想アドレスがインデッ
クスされたキャッシュメモリ１４はデータバス２２に結
合され、複数の記憶位置１５を含む。仮想アドレスがイ
ンデックスされたキャッシュメモリ１４は仮想アドレス
バス２６でプロセッサコア１２から受取った仮想アドレ
スに応答して、記憶位置１５内に記憶される情報を送る
よう構成される。
【００１９】物理アドレスがインデックスされたキャッ
シュメモリ１６は外部にあり、プロセッサ１３の外にあ
る。物理アドレスがインデックスされたキャッシュメモ
リ１６は物理アドレスバス３２と理論的読出制御ライン
３３とによって論理−物理変換ユニット１８とラインバ
ッファ２０とに結合される。物理アドレスがインデック
スされたキャッシュメモリ１６は情報を記憶するための
複数の記憶位置１７と、記憶位置１７に記憶される情報
をデータバス２４で供給するための制御回路とを含む。
仮想アドレスがインデックスされたキャッシュメモリ１
４と対照的に、記憶位置１７内の情報は物理アドレスに
応答して物理アドレスがインデックスされたキャッシュ
メモリ１６によって供給される。
シュメモリ１６は外部にあり、プロセッサ１３の外にあ
る。物理アドレスがインデックスされたキャッシュメモ
リ１６は物理アドレスバス３２と理論的読出制御ライン
３３とによって論理−物理変換ユニット１８とラインバ
ッファ２０とに結合される。物理アドレスがインデック
スされたキャッシュメモリ１６は情報を記憶するための
複数の記憶位置１７と、記憶位置１７に記憶される情報
をデータバス２４で供給するための制御回路とを含む。
仮想アドレスがインデックスされたキャッシュメモリ１
４と対照的に、記憶位置１７内の情報は物理アドレスに
応答して物理アドレスがインデックスされたキャッシュ
メモリ１６によって供給される。
【００２０】物理アドレスがインデックスされたキャッ
シュメモリ１６は物理アドレスに応答して情報を供給す
るため、プロセッサコア１２によって発生された仮想ア
ドレスは、必要とされる情報が物理アドレスがインデッ
クスされたキャッシュメモリ１６から検索可能になる前
に、論理−物理変換ユニット１８によって物理アドレス
に変換されなければならない。
シュメモリ１６は物理アドレスに応答して情報を供給す
るため、プロセッサコア１２によって発生された仮想ア
ドレスは、必要とされる情報が物理アドレスがインデッ
クスされたキャッシュメモリ１６から検索可能になる前
に、論理−物理変換ユニット１８によって物理アドレス
に変換されなければならない。
【００２１】プロセッサコア１２が必要とされる情報を
検索するプロセスをこれよりさらに詳細に説明する。上
述のように、プロセッサコア１２は情報を必要とする場
合、プロセッサコア１２は必要とされる情報を示す仮想
アドレスを発生する。プロセッサコア１２はこの仮想ア
ドレスを仮想アドレスバス２６で送る。論理−物理変換
ユニット１８および仮想アドレスがインデックスされた
キャッシュメモリ１４の両方がプロセッサコア１２によ
って仮想アドレスバス２６で送られた仮想アドレスを受
取る。仮想アドレスを受取ったことに応答して、論理−
物理変換ユニット１８は仮想アドレスを物理アドレスに
変換し始める。同時に、仮想アドレスがインデックスさ
れたキャッシュメモリ１４は要求される情報が記憶位置
１５のいずれかに現在あるかどうかを判断する。必要と
されるデータが記憶位置１５の１つにない場合には、仮
想アドレスがインデックスされたキャッシュメモリ１４
はデータバス２２でプロセッサコア１２に必要とされる
情報を送る。
検索するプロセスをこれよりさらに詳細に説明する。上
述のように、プロセッサコア１２は情報を必要とする場
合、プロセッサコア１２は必要とされる情報を示す仮想
アドレスを発生する。プロセッサコア１２はこの仮想ア
ドレスを仮想アドレスバス２６で送る。論理−物理変換
ユニット１８および仮想アドレスがインデックスされた
キャッシュメモリ１４の両方がプロセッサコア１２によ
って仮想アドレスバス２６で送られた仮想アドレスを受
取る。仮想アドレスを受取ったことに応答して、論理−
物理変換ユニット１８は仮想アドレスを物理アドレスに
変換し始める。同時に、仮想アドレスがインデックスさ
れたキャッシュメモリ１４は要求される情報が記憶位置
１５のいずれかに現在あるかどうかを判断する。必要と
されるデータが記憶位置１５の１つにない場合には、仮
想アドレスがインデックスされたキャッシュメモリ１４
はデータバス２２でプロセッサコア１２に必要とされる
情報を送る。
【００２２】必要とされるデータが記憶位置１５のいず
れにもない場合には、論理−物理変換ユニット１８は仮
想アドレスの物理アドレスへの変換を完了し、物理アド
レスバス３２で物理アドレスを、物理アドレスがインデ
ックスされたキャッシュメモリ１６に送信する。物理ア
ドレスを受信すると、物理アドレスがインデックスされ
たキャッシュメモリ１６は必要とされる情報が記憶位置
１７にあるかどうかを判断するためにサーチを行なう。
必要とされる情報が見つけられた場合には、物理アドレ
スに基づくキャッシュメモリ１６はラインバッファ２０
を介してデータバス２４および２２でプロセッサコア１
２に情報を送信する。仮想アドレスがインデックスされ
たキャッシュメモリ１４は、同じ情報を求める後の要求
を予想して、物理アドレスがインデックスされたキャッ
シュメモリ１６からプロセッサコア１２へ送られる情報
を読出して記憶位置１５の１つに記憶するようオプショ
ンとして構成されてもよい。
れにもない場合には、論理−物理変換ユニット１８は仮
想アドレスの物理アドレスへの変換を完了し、物理アド
レスバス３２で物理アドレスを、物理アドレスがインデ
ックスされたキャッシュメモリ１６に送信する。物理ア
ドレスを受信すると、物理アドレスがインデックスされ
たキャッシュメモリ１６は必要とされる情報が記憶位置
１７にあるかどうかを判断するためにサーチを行なう。
必要とされる情報が見つけられた場合には、物理アドレ
スに基づくキャッシュメモリ１６はラインバッファ２０
を介してデータバス２４および２２でプロセッサコア１
２に情報を送信する。仮想アドレスがインデックスされ
たキャッシュメモリ１４は、同じ情報を求める後の要求
を予想して、物理アドレスがインデックスされたキャッ
シュメモリ１６からプロセッサコア１２へ送られる情報
を読出して記憶位置１５の１つに記憶するようオプショ
ンとして構成されてもよい。
【００２３】論理−物理変換ユニット１８は一般的には
正しいアドレス発生ユニット４０と理論アドレス発生ユ
ニット４２とを含む。論理−物理変換ユニット１８が仮
想アドレスバス２６で仮想アドレスを受取ると、正しい
アドレス発生ユニット４０と理論アドレス発生ユニット
４２とは並行して物理アドレスを発生する。
正しいアドレス発生ユニット４０と理論アドレス発生ユ
ニット４２とを含む。論理−物理変換ユニット１８が仮
想アドレスバス２６で仮想アドレスを受取ると、正しい
アドレス発生ユニット４０と理論アドレス発生ユニット
４２とは並行して物理アドレスを発生する。
【００２４】正しいアドレス発生ユニット４０は受取っ
た仮想アドレスによって示される記憶位置に常に正しく
対応する物理アドレス（「正しい物理アドレス」）を発
生するよう構成される。ゆえに、正しいアドレス発生ユ
ニット４０は、たとえば、当該技術分野で広く公知であ
るように実現される変換索引バッファであってもよい。
た仮想アドレスによって示される記憶位置に常に正しく
対応する物理アドレス（「正しい物理アドレス」）を発
生するよう構成される。ゆえに、正しいアドレス発生ユ
ニット４０は、たとえば、当該技術分野で広く公知であ
るように実現される変換索引バッファであってもよい。
【００２５】理論アドレス発生ユニット４２によって実
現される、論理アドレスから物理アドレスへの変換プロ
セスは、正しいアドレス発生ユニット４０によって実現
されるそれとは２つの重要な点において異なる。第１
に、理論アドレス発生ユニット４２によって実現される
プロセスは、発生された物理アドレスが正確であること
を保証する必要はない。第２に、理論アドレス発生ユニ
ット４２によって実現されるプロセスは正しいアドレス
発生ユニット４０が正しい物理アドレスを発生するのに
かかる時間よりも短い時間で理論アドレスの発生を完了
しなければならない。これらの２つの基準が満たされる
限り、理論アドレス発生ユニット４２の特定の実施例は
変更があってもよい。理論アドレス発生ユニット４２の
現在の好ましい実施例はライン３０で状態信号に応答す
るものであり、現在の好ましい実施例を以下により詳細
に記載する。
現される、論理アドレスから物理アドレスへの変換プロ
セスは、正しいアドレス発生ユニット４０によって実現
されるそれとは２つの重要な点において異なる。第１
に、理論アドレス発生ユニット４２によって実現される
プロセスは、発生された物理アドレスが正確であること
を保証する必要はない。第２に、理論アドレス発生ユニ
ット４２によって実現されるプロセスは正しいアドレス
発生ユニット４０が正しい物理アドレスを発生するのに
かかる時間よりも短い時間で理論アドレスの発生を完了
しなければならない。これらの２つの基準が満たされる
限り、理論アドレス発生ユニット４２の特定の実施例は
変更があってもよい。理論アドレス発生ユニット４２の
現在の好ましい実施例はライン３０で状態信号に応答す
るものであり、現在の好ましい実施例を以下により詳細
に記載する。
【００２６】こうして、論理−物理変換ユニット１８が
仮想アドレスを受取った後、正しいアドレス発生ユニッ
ト４０が正しい物理アドレスを判断している間に、理論
アドレス発生ユニット４２は理論アドレスの発生を完了
する。論理−物理変換ユニット１８は理論アドレスに基
づいて探索動作を開始するために物理アドレスがインデ
ックスされたキャッシュメモリ１６に理論アドレスを送
信する。物理アドレスがインデックスされたキャッシュ
メモリ１６に現在与えられている物理アドレスが理論ア
ドレスであることを示すために、論理−物理変換ユニッ
ト１８はライン３３で信号をさらに送信する。たとえ
ば、物理アドレスがインデックスされたキャッシュメモ
リ１６に現在与えられている物理アドレスが理論アドレ
スであるときに、論理−物理変換ユニット１８はライン
３３をＨＩＧＨに駆動してもよい。
仮想アドレスを受取った後、正しいアドレス発生ユニッ
ト４０が正しい物理アドレスを判断している間に、理論
アドレス発生ユニット４２は理論アドレスの発生を完了
する。論理−物理変換ユニット１８は理論アドレスに基
づいて探索動作を開始するために物理アドレスがインデ
ックスされたキャッシュメモリ１６に理論アドレスを送
信する。物理アドレスがインデックスされたキャッシュ
メモリ１６に現在与えられている物理アドレスが理論ア
ドレスであることを示すために、論理−物理変換ユニッ
ト１８はライン３３で信号をさらに送信する。たとえ
ば、物理アドレスがインデックスされたキャッシュメモ
リ１６に現在与えられている物理アドレスが理論アドレ
スであるときに、論理−物理変換ユニット１８はライン
３３をＨＩＧＨに駆動してもよい。
【００２７】正しいアドレス発生ユニット４０は、理論
アドレスの発生後かつ理論アドレスに基づく探索動作の
完了前に、正しい物理アドレスの発生を完了する。正し
いアドレス発生ユニット４０が正しい物理アドレスの発
生を完了すると、論理−物理変換ユニット１８は正しい
物理アドレスを理論アドレスと比較する。理論アドレス
が正しい物理アドレスと同じである場合は、理論アドレ
スに基づく探索動作は終了することを許可される。必要
とされる情報が物理アドレスがインデックスされたキャ
ッシュメモリ１６に見つけられる場合には、情報はライ
ンバッファ２０を介してデータバス２４および２２でプ
ロセッサコア１２に供給される。
アドレスの発生後かつ理論アドレスに基づく探索動作の
完了前に、正しい物理アドレスの発生を完了する。正し
いアドレス発生ユニット４０が正しい物理アドレスの発
生を完了すると、論理−物理変換ユニット１８は正しい
物理アドレスを理論アドレスと比較する。理論アドレス
が正しい物理アドレスと同じである場合は、理論アドレ
スに基づく探索動作は終了することを許可される。必要
とされる情報が物理アドレスがインデックスされたキャ
ッシュメモリ１６に見つけられる場合には、情報はライ
ンバッファ２０を介してデータバス２４および２２でプ
ロセッサコア１２に供給される。
【００２８】反対に、正しい物理アドレスが理論アドレ
スと異なる場合には、論理−物理変換ユニット１８は物
理アドレスバス３２での理論アドレスの送信をアボート
し、物理アドレスバス３２で物理アドレスがインデック
スされたキャッシュメモリ１６に正しい物理アドレスを
送信し始め、バス３２上のアドレスは理論アドレスでな
いことを示す信号をライン３３で送信する。たとえば、
物理アドレスがインデックスされたキャッシュメモリ１
６に現在与えられている物理アドレスが理論アドレスで
ないとき、論理−物理変換ユニット１８はライン３３を
ＬＯＷに駆動してもよい。
スと異なる場合には、論理−物理変換ユニット１８は物
理アドレスバス３２での理論アドレスの送信をアボート
し、物理アドレスバス３２で物理アドレスがインデック
スされたキャッシュメモリ１６に正しい物理アドレスを
送信し始め、バス３２上のアドレスは理論アドレスでな
いことを示す信号をライン３３で送信する。たとえば、
物理アドレスがインデックスされたキャッシュメモリ１
６に現在与えられている物理アドレスが理論アドレスで
ないとき、論理−物理変換ユニット１８はライン３３を
ＬＯＷに駆動してもよい。
【００２９】理論アドレスの送信がアボートされ正しい
物理アドレスの送信が開始されるとライン３３上の制御
信号は状態を変化させるため、制御信号は理論アドレス
と正しい物理アドレスとの比較の結果をメモリ１６に効
果的に示す。ここではライン３３上の制御信号は理論ア
ドレスと正しい物理アドレスとの比較の結果を示すため
に状態を変化させるものとして記載されているが、比較
結果を示すために用いられる特定の信号表示は変更があ
ってもよい。
物理アドレスの送信が開始されるとライン３３上の制御
信号は状態を変化させるため、制御信号は理論アドレス
と正しい物理アドレスとの比較の結果をメモリ１６に効
果的に示す。ここではライン３３上の制御信号は理論ア
ドレスと正しい物理アドレスとの比較の結果を示すため
に状態を変化させるものとして記載されているが、比較
結果を示すために用いられる特定の信号表示は変更があ
ってもよい。
【００３０】バス３２で新しいアドレスが受信されライ
ン３３で信号における変化が受信されると、物理アドレ
スがインデックスされたキャッシュメモリ１６の制御回
路は理論アドレスに基づく探索動作をアボートして正し
い物理アドレスに基づく探索動作を開始する。必要とさ
れる情報が物理アドレスがインデックスされたキャッシ
ュメモリ１６に見つけられる場合には、それはラインバ
ッファ２０を通りデータバス２４および２２を介してプ
ロセッサコア１２に供給される。
ン３３で信号における変化が受信されると、物理アドレ
スがインデックスされたキャッシュメモリ１６の制御回
路は理論アドレスに基づく探索動作をアボートして正し
い物理アドレスに基づく探索動作を開始する。必要とさ
れる情報が物理アドレスがインデックスされたキャッシ
ュメモリ１６に見つけられる場合には、それはラインバ
ッファ２０を通りデータバス２４および２２を介してプ
ロセッサコア１２に供給される。
【００３１】理論アドレスが正しくない場合には、理論
アドレス発生ユニット４２がない状態で正しいアドレス
を発生するのにかかるのと実質的に同じ時間で、物理ア
ドレスがインデックスされたキャッシュメモリ１６は物
理アドレスバス３２で正しい物理アドレスを受信する。
ゆえに、理論アドレス発生ユニット４２の、並行したア
ドレス発生によってさらに遅延が課されることは全くな
い。逆に、理論アドレスが正しい場合には、常に正しい
論理アドレスから物理アドレスへの変換技術にもっぱら
依存するシステムにおいて可能なよりも高速に、物理ア
ドレスがインデックスされたキャッシュメモリ１６はプ
ロセッサコア１２に必要とされる情報を供給することが
できる。
アドレス発生ユニット４２がない状態で正しいアドレス
を発生するのにかかるのと実質的に同じ時間で、物理ア
ドレスがインデックスされたキャッシュメモリ１６は物
理アドレスバス３２で正しい物理アドレスを受信する。
ゆえに、理論アドレス発生ユニット４２の、並行したア
ドレス発生によってさらに遅延が課されることは全くな
い。逆に、理論アドレスが正しい場合には、常に正しい
論理アドレスから物理アドレスへの変換技術にもっぱら
依存するシステムにおいて可能なよりも高速に、物理ア
ドレスがインデックスされたキャッシュメモリ１６はプ
ロセッサコア１２に必要とされる情報を供給することが
できる。
【００３２】正しいアドレス発生ユニット４０と並行し
て理論アドレス発生ユニット４２を動作させることによ
って得られる実際の性能の強化は、理論アドレス発生ユ
ニット４２において実現されるプロセスが正しい物理ア
ドレスをどれだけ迅速にかつどれだけ正確に予測し得る
かということに依存する。理論アドレス発生ユニットの
現在の好ましい実施例をこれより図２を参照してより詳
細に記載する。
て理論アドレス発生ユニット４２を動作させることによ
って得られる実際の性能の強化は、理論アドレス発生ユ
ニット４２において実現されるプロセスが正しい物理ア
ドレスをどれだけ迅速にかつどれだけ正確に予測し得る
かということに依存する。理論アドレス発生ユニットの
現在の好ましい実施例をこれより図２を参照してより詳
細に記載する。
【００３３】図２は論理−物理変換ユニット１８の現在
の好ましい実施例のブロック図を示す。論理−物理変換
ユニット１８は仮想記憶を実現するために仮想ページ技
術を用いる仮想記憶システム（「仮想ページシステ
ム」）のプロセッサコア１２と協働するよう構成され
る。仮想ページシステムでは、システムの記憶位置はペ
ージと呼ばれる複数の等しいサイズのグループに分けら
れる。各ページはページを独自に識別する物理ページア
ドレスを有し、各ページ内の各記憶位置は各ページのそ
れぞれの物理ページアドレスから独自のオフセットを有
する。このように、指定された記憶位置をともに独自に
識別する物理ページアドレスとオフセットとを含む物理
アドレスをシステムメモリに送ることによって、システ
ムメモリの任意の所与の記憶位置にある情報がアクセス
されるであろう。
の好ましい実施例のブロック図を示す。論理−物理変換
ユニット１８は仮想記憶を実現するために仮想ページ技
術を用いる仮想記憶システム（「仮想ページシステ
ム」）のプロセッサコア１２と協働するよう構成され
る。仮想ページシステムでは、システムの記憶位置はペ
ージと呼ばれる複数の等しいサイズのグループに分けら
れる。各ページはページを独自に識別する物理ページア
ドレスを有し、各ページ内の各記憶位置は各ページのそ
れぞれの物理ページアドレスから独自のオフセットを有
する。このように、指定された記憶位置をともに独自に
識別する物理ページアドレスとオフセットとを含む物理
アドレスをシステムメモリに送ることによって、システ
ムメモリの任意の所与の記憶位置にある情報がアクセス
されるであろう。
【００３４】仮想ページシステムでは、ソフトウェアは
仮想ページアドレスとオフセットとを含む仮想アドレス
によってシステムメモリの記憶位置を参照する。仮想ア
ドレスのオフセットコンポーネントは仮想アドレスによ
って表わされる記憶位置の物理アドレスのオフセットコ
ンポーネントと同一である。ゆえに、仮想アドレスのオ
フセット部分を論理アドレスから物理アドレスへの変換
プロセスの間に変える必要はない。しかしながら、仮想
アドレスの仮想ページアドレス部分は、システムメモリ
から情報が検索可能になる前に、対応する物理ページア
ドレスに変換されなければならない。
仮想ページアドレスとオフセットとを含む仮想アドレス
によってシステムメモリの記憶位置を参照する。仮想ア
ドレスのオフセットコンポーネントは仮想アドレスによ
って表わされる記憶位置の物理アドレスのオフセットコ
ンポーネントと同一である。ゆえに、仮想アドレスのオ
フセット部分を論理アドレスから物理アドレスへの変換
プロセスの間に変える必要はない。しかしながら、仮想
アドレスの仮想ページアドレス部分は、システムメモリ
から情報が検索可能になる前に、対応する物理ページア
ドレスに変換されなければならない。
【００３５】プロセッサコア１２は仮想ページシステム
に属するため、プロセッサコア１２によって発生された
仮想アドレスは論理ページアドレスとオフセットとを含
む。仮想アドレスバス２６は、各仮想アドレスの論理ペ
ージアドレス部分をメモリ１６に送信する論理ページア
ドレスバス５８と、各仮想アドレスのオフセット部分を
メモリ１６に送信するオフセットバス６０とを含む。
に属するため、プロセッサコア１２によって発生された
仮想アドレスは論理ページアドレスとオフセットとを含
む。仮想アドレスバス２６は、各仮想アドレスの論理ペ
ージアドレス部分をメモリ１６に送信する論理ページア
ドレスバス５８と、各仮想アドレスのオフセット部分を
メモリ１６に送信するオフセットバス６０とを含む。
【００３６】論理−物理変換ユニット１８は一般的には
変換索引バッファ６２と理論アドレス発生ユニット４２
と比較ユニット６８とを含む。変換索引バッファ６２は
論理ページアドレスバス５８によってプロセッサコア１
２に結合される。変換索引バッファ６２はバス７３によ
って理論アドレス発生ユニット４２にさらに結合され
る。理論アドレス発生ユニット４２はライン３０によっ
てプロセッサコア１２にさらに結合される。論理−物理
変換ユニット１８は比較ユニット６８に結合される物理
ページアドレスバス５８とオフセットバス６０とを含む
物理アドレスバス３２によって物理アドレスがインデッ
クスされたキャッシュメモリ１６に結合される。
変換索引バッファ６２と理論アドレス発生ユニット４２
と比較ユニット６８とを含む。変換索引バッファ６２は
論理ページアドレスバス５８によってプロセッサコア１
２に結合される。変換索引バッファ６２はバス７３によ
って理論アドレス発生ユニット４２にさらに結合され
る。理論アドレス発生ユニット４２はライン３０によっ
てプロセッサコア１２にさらに結合される。論理−物理
変換ユニット１８は比較ユニット６８に結合される物理
ページアドレスバス５８とオフセットバス６０とを含む
物理アドレスバス３２によって物理アドレスがインデッ
クスされたキャッシュメモリ１６に結合される。
【００３７】理論アドレス発生ユニット４２は一般的に
は制御論理８４と命令アドレスラッチ８６とデータアド
レスラッチ８８とマルチプレクサ９０とを含む。制御論
理８４は制御ライン３３に結合され、ライン９２によっ
て命令アドレスラッチ８６に結合され、ライン９４によ
ってデータアドレスラッチ８８に結合され、ライン９６
によってマルチプレクサ９０に結合され、ライン９５に
よって比較ユニット６８に結合され、ライン３０によっ
てプロセッサコア１２に結合される。
は制御論理８４と命令アドレスラッチ８６とデータアド
レスラッチ８８とマルチプレクサ９０とを含む。制御論
理８４は制御ライン３３に結合され、ライン９２によっ
て命令アドレスラッチ８６に結合され、ライン９４によ
ってデータアドレスラッチ８８に結合され、ライン９６
によってマルチプレクサ９０に結合され、ライン９５に
よって比較ユニット６８に結合され、ライン３０によっ
てプロセッサコア１２に結合される。
【００３８】論理−物理変換ユニット１８の動作をこれ
よりより詳細に記載する。論理−物理変換ユニット１８
はプロセッサコア１２から仮想アドレスバス２６で、必
要とされる情報を保持する記憶位置を識別する仮想アド
レスを受取る。より特定的には、必要とされる情報の物
理記憶位置に対応する論理ページアドレスが論理ページ
アドレスバス５８で送られ、必要とされる情報の物理記
憶位置に対応するオフセットがオフセットバス６０で送
られる。プロセッサコア１２はライン３０で、必要とさ
れる情報が命令またはデータのいずれを表わすかを示す
信号をさらに送る。
よりより詳細に記載する。論理−物理変換ユニット１８
はプロセッサコア１２から仮想アドレスバス２６で、必
要とされる情報を保持する記憶位置を識別する仮想アド
レスを受取る。より特定的には、必要とされる情報の物
理記憶位置に対応する論理ページアドレスが論理ページ
アドレスバス５８で送られ、必要とされる情報の物理記
憶位置に対応するオフセットがオフセットバス６０で送
られる。プロセッサコア１２はライン３０で、必要とさ
れる情報が命令またはデータのいずれを表わすかを示す
信号をさらに送る。
【００３９】仮想アドレスに応答して、変換索引バッフ
ァ６２は仮想アドレスの論理ページアドレスを正しい物
理ページアドレスに変換し始める。同時に、理論アドレ
ス発生ユニット４２は理論アドレスを比較ユニット６８
およびバス７４を介して物理ページアドレスバス５８で
メモリ１６へと送るようにさせ、制御論理８４はバス３
２上の物理アドレスは理論アドレスであることを示すた
めにライン３３でメモリ１６に信号を送信する。バス３
２上の理論アドレスを受信しライン３３上の信号を受信
したことに応答して、メモリ１６は理論アドレスに基づ
いて探索動作を開始する。
ァ６２は仮想アドレスの論理ページアドレスを正しい物
理ページアドレスに変換し始める。同時に、理論アドレ
ス発生ユニット４２は理論アドレスを比較ユニット６８
およびバス７４を介して物理ページアドレスバス５８で
メモリ１６へと送るようにさせ、制御論理８４はバス３
２上の物理アドレスは理論アドレスであることを示すた
めにライン３３でメモリ１６に信号を送信する。バス３
２上の理論アドレスを受信しライン３３上の信号を受信
したことに応答して、メモリ１６は理論アドレスに基づ
いて探索動作を開始する。
【００４０】変換索引バッファ６２は論理ページアドレ
スを正しい物理ページアドレスに変換し終えると、変換
索引バッファ６２はバス７２で比較ユニット６８に正し
い物理ページアドレスを送る。比較ユニット６８は正し
い物理ページアドレスを理論ページアドレスと比較す
る。正しい物理ページアドレスが理論ページアドレスと
一致する場合には、比較ユニット６８は物理ページアド
レスバス５８での理論ページアドレスの送信を完了し、
メモリ１６は理論アドレスに基づく探索動作を完了す
る。
スを正しい物理ページアドレスに変換し終えると、変換
索引バッファ６２はバス７２で比較ユニット６８に正し
い物理ページアドレスを送る。比較ユニット６８は正し
い物理ページアドレスを理論ページアドレスと比較す
る。正しい物理ページアドレスが理論ページアドレスと
一致する場合には、比較ユニット６８は物理ページアド
レスバス５８での理論ページアドレスの送信を完了し、
メモリ１６は理論アドレスに基づく探索動作を完了す
る。
【００４１】正しい物理ページアドレスが理論ページア
ドレスと一致しない場合には、比較ユニット６８は物理
ページアドレスバス５８上の理論ページアドレスを送信
するのを停止し、現在の理論ページアドレスが正しくな
いことを示すためにライン９５で制御論理８４に信号を
送り、正しい物理ページアドレスを物理ページアドレス
バス５８で送信し始める。
ドレスと一致しない場合には、比較ユニット６８は物理
ページアドレスバス５８上の理論ページアドレスを送信
するのを停止し、現在の理論ページアドレスが正しくな
いことを示すためにライン９５で制御論理８４に信号を
送り、正しい物理ページアドレスを物理ページアドレス
バス５８で送信し始める。
【００４２】ライン９５上の信号に応答して、制御論理
８４はバス３２上の物理アドレスがもはや理論アドレス
ではないことを示すためにライン３３で信号を送信す
る。ライン３３上の信号を受信すると、メモリ１６は理
論アドレスに基づく探索動作をアボートして正しい物理
アドレスに基づくサーチを開始する。
８４はバス３２上の物理アドレスがもはや理論アドレス
ではないことを示すためにライン３３で信号を送信す
る。ライン３３上の信号を受信すると、メモリ１６は理
論アドレスに基づく探索動作をアボートして正しい物理
アドレスに基づくサーチを開始する。
【００４３】理論アドレス発生ユニット４２は、現在必
要とされる情報と同じタイプの情報のため、変換索引バ
ッファ６２によって最も最近発生された正しい物理ペー
ジアドレスに基づいて理論ページアドレスを発生するよ
う構成される。たとえば、命令を求めた最も最近の要求
に応答して変換索引バッファ６２が物理ページアドレス
０を発生したとすると、理論アドレス発生ユニット４２
は命令の検索を求める要求に応答してページアドレス０
を理論ページアドレスとして発生する。同様に、データ
を求めた最も最近の要求に応答して変換索引バッファ６
２が物理ページアドレス１を発生したとすると、理論ア
ドレス発生ユニット４２はデータの検索を求める要求に
応答してページアドレス１を理論ページアドレスとして
発生する。
要とされる情報と同じタイプの情報のため、変換索引バ
ッファ６２によって最も最近発生された正しい物理ペー
ジアドレスに基づいて理論ページアドレスを発生するよ
う構成される。たとえば、命令を求めた最も最近の要求
に応答して変換索引バッファ６２が物理ページアドレス
０を発生したとすると、理論アドレス発生ユニット４２
は命令の検索を求める要求に応答してページアドレス０
を理論ページアドレスとして発生する。同様に、データ
を求めた最も最近の要求に応答して変換索引バッファ６
２が物理ページアドレス１を発生したとすると、理論ア
ドレス発生ユニット４２はデータの検索を求める要求に
応答してページアドレス１を理論ページアドレスとして
発生する。
【００４４】理論アドレス発生ユニット４２は上記の予
測処理を以下のように実現する。変換索引バッファ６２
は正しい物理ページアドレスを発生した後、変換索引バ
ッファは正しい物理ページアドレスをバス７３で命令ア
ドレスラッチ８６とデータアドレスラッチ８８とに送
る。ライン３３上の信号に応答して、制御論理８４は正
しい物理ページアドレスが命令を求める要求またはデー
タを求める要求のいずれに応答して発生されたのかを判
断する。正しい物理ページアドレスが命令を求める要求
に応答して発生された場合には、バス７３上の正しい物
理ページアドレスが命令アドレスラッチ８６にラッチさ
れるよう、制御論理８４はライン９２で命令アドレスラ
ッチ８６に制御信号を送る。逆に、正しい物理アドレス
がデータを求める要求に応答して発生された場合には、
バス７３上の正しい物理ページアドレスはデータアドレ
スラッチ８８にラッチされるよう、制御論理８４はライ
ン９４でデータアドレスラッチ８８に制御信号を送る。
測処理を以下のように実現する。変換索引バッファ６２
は正しい物理ページアドレスを発生した後、変換索引バ
ッファは正しい物理ページアドレスをバス７３で命令ア
ドレスラッチ８６とデータアドレスラッチ８８とに送
る。ライン３３上の信号に応答して、制御論理８４は正
しい物理ページアドレスが命令を求める要求またはデー
タを求める要求のいずれに応答して発生されたのかを判
断する。正しい物理ページアドレスが命令を求める要求
に応答して発生された場合には、バス７３上の正しい物
理ページアドレスが命令アドレスラッチ８６にラッチさ
れるよう、制御論理８４はライン９２で命令アドレスラ
ッチ８６に制御信号を送る。逆に、正しい物理アドレス
がデータを求める要求に応答して発生された場合には、
バス７３上の正しい物理ページアドレスはデータアドレ
スラッチ８８にラッチされるよう、制御論理８４はライ
ン９４でデータアドレスラッチ８８に制御信号を送る。
【００４５】情報を求める次の要求に応答して、制御論
理８４は命令アドレスラッチ８６またはデータアドレス
ラッチ８８のいずれかを選択するようライン９６でマル
チプレクサ９０に信号を送る。特定的には、プロセッサ
コア１２によって命令が要求されていることをライン３
０上の信号が示す場合には、命令アドレスラッチ８６に
以前に記憶されたページアドレスをマルチプレクサ９０
を介してバス７４に送らせるよう、制御論理８４はライ
ン９６でマルチプレクサ９０に信号を送る。プロセッサ
コア１２によってデータが要求されていることをライン
３０上の信号が示す場合には、データアドレスラッチ８
８に記憶されたページアドレスをマルチプレクサ９０を
介してバス７４に送らせるよう、制御論理８４はライン
９６でマルチプレクサ９０に信号を送る。
理８４は命令アドレスラッチ８６またはデータアドレス
ラッチ８８のいずれかを選択するようライン９６でマル
チプレクサ９０に信号を送る。特定的には、プロセッサ
コア１２によって命令が要求されていることをライン３
０上の信号が示す場合には、命令アドレスラッチ８６に
以前に記憶されたページアドレスをマルチプレクサ９０
を介してバス７４に送らせるよう、制御論理８４はライ
ン９６でマルチプレクサ９０に信号を送る。プロセッサ
コア１２によってデータが要求されていることをライン
３０上の信号が示す場合には、データアドレスラッチ８
８に記憶されたページアドレスをマルチプレクサ９０を
介してバス７４に送らせるよう、制御論理８４はライン
９６でマルチプレクサ９０に信号を送る。
【００４６】このようにして、理論アドレス発生ユニッ
ト４２の好ましい実施例は最も最近発生された、命令要
求のための実際のページアドレスを命令アドレスラッチ
８６に記憶し、最も最近発生された、データ要求のため
の実際のページアドレスをデータアドレスラッチ８８に
記憶する。命令を求める要求が受取られると、理論アド
レス発生ユニット４２は命令アドレスラッチ８６の内容
を理論ページアドレスとして即座に送る。同様に、デー
タを求める要求が受取られると、理論アドレス発生ユニ
ット４２はデータアドレスラッチ８８の内容を理論ペー
ジアドレスとして即座に送る。
ト４２の好ましい実施例は最も最近発生された、命令要
求のための実際のページアドレスを命令アドレスラッチ
８６に記憶し、最も最近発生された、データ要求のため
の実際のページアドレスをデータアドレスラッチ８８に
記憶する。命令を求める要求が受取られると、理論アド
レス発生ユニット４２は命令アドレスラッチ８６の内容
を理論ページアドレスとして即座に送る。同様に、デー
タを求める要求が受取られると、理論アドレス発生ユニ
ット４２はデータアドレスラッチ８８の内容を理論ペー
ジアドレスとして即座に送る。
【００４７】現在必要とされているデータまたは命令の
物理ページは最も最近要求されたデータまたは命令の物
理ページである必要は必ずしもない。この理由から、理
論ページアドレスは正しいページアドレスに対して常に
チェックされなければならない。しかしながら、関連す
る命令はメモリでともに集束される傾向があり、関連す
るデータはメモリでともに集束される傾向がある。さら
に、任意の所与の動作を行なうためには、プロセッサは
一般的には複数の関連する命令を複数の関連するデータ
について実行することを必要とされる。その結果、要求
されるデータの物理ページと以前に要求されたデータの
物理ページとの間には高い相関関係がある傾向がある。
同様に、要求される命令の物理ページと以前に要求され
た命令の物理ページとの間にも高い相関関係がある傾向
がある。これらの相関関係が強ければ強いほど、理論ア
ドレス発生ユニット４２によって発生される理論アドレ
スは正確であることがますます多くなる。
物理ページは最も最近要求されたデータまたは命令の物
理ページである必要は必ずしもない。この理由から、理
論ページアドレスは正しいページアドレスに対して常に
チェックされなければならない。しかしながら、関連す
る命令はメモリでともに集束される傾向があり、関連す
るデータはメモリでともに集束される傾向がある。さら
に、任意の所与の動作を行なうためには、プロセッサは
一般的には複数の関連する命令を複数の関連するデータ
について実行することを必要とされる。その結果、要求
されるデータの物理ページと以前に要求されたデータの
物理ページとの間には高い相関関係がある傾向がある。
同様に、要求される命令の物理ページと以前に要求され
た命令の物理ページとの間にも高い相関関係がある傾向
がある。これらの相関関係が強ければ強いほど、理論ア
ドレス発生ユニット４２によって発生される理論アドレ
スは正確であることがますます多くなる。
【００４８】上述のことから理解できるように、仮想記
憶システムにおいて物理アドレスがインデックスされた
キャッシュから情報を検索するのに必要な平均時間を短
縮する装置および方法が提供される。プロセッサコアに
よって発生された仮想アドレスが正しい物理アドレスに
変換される一方で、必要とされる情報のための予備サー
チを開始することによって、アクセス時間は短縮され
る。予備サーチは理論アドレスに基づいており、それは
この発明の好ましい実施例においては最も最近検索され
た同じタイプの情報の物理アドレスである。正しい物理
アドレスが判断されると、それは理論アドレスと比較さ
れる。理論アドレスと実際のアドレスが一致する場合に
は、予備サーチは完了することを許可される。理論アド
レスと実際のアドレスが一致しない場合には、予備サー
チはアボートされて、正しい物理アドレスに基づいたサ
ーチが開始される。
憶システムにおいて物理アドレスがインデックスされた
キャッシュから情報を検索するのに必要な平均時間を短
縮する装置および方法が提供される。プロセッサコアに
よって発生された仮想アドレスが正しい物理アドレスに
変換される一方で、必要とされる情報のための予備サー
チを開始することによって、アクセス時間は短縮され
る。予備サーチは理論アドレスに基づいており、それは
この発明の好ましい実施例においては最も最近検索され
た同じタイプの情報の物理アドレスである。正しい物理
アドレスが判断されると、それは理論アドレスと比較さ
れる。理論アドレスと実際のアドレスが一致する場合に
は、予備サーチは完了することを許可される。理論アド
レスと実際のアドレスが一致しない場合には、予備サー
チはアボートされて、正しい物理アドレスに基づいたサ
ーチが開始される。
【００４９】所与の詳細な図面および特定の例は発明の
好ましい実施例を表わすものであって例示のみを目的と
したものであることと、発明の装置は開示される詳細お
よび条件そのものに限定されるものではないこととを理
解されたい。たとえば、内部の仮想アドレスがインデッ
クスされたキャッシュメモリと外部の物理アドレスがイ
ンデックスされたキャッシュメモリとが記載されている
が、これらのキャッシュは内部にあっても外部にあって
もよい。加えて、この発明は物理アドレスがインデック
スされたキャッシュを参照して記載しているが、それは
システムメモリのような任意の物理アドレスがインデッ
クスされたメモリと代替的に使用されてもよい。前掲の
特許請求の範囲によって定義される発明の精神から逸脱
することなく、様々な他の変更がさらになされてもよ
い。
好ましい実施例を表わすものであって例示のみを目的と
したものであることと、発明の装置は開示される詳細お
よび条件そのものに限定されるものではないこととを理
解されたい。たとえば、内部の仮想アドレスがインデッ
クスされたキャッシュメモリと外部の物理アドレスがイ
ンデックスされたキャッシュメモリとが記載されている
が、これらのキャッシュは内部にあっても外部にあって
もよい。加えて、この発明は物理アドレスがインデック
スされたキャッシュを参照して記載しているが、それは
システムメモリのような任意の物理アドレスがインデッ
クスされたメモリと代替的に使用されてもよい。前掲の
特許請求の範囲によって定義される発明の精神から逸脱
することなく、様々な他の変更がさらになされてもよ
い。
【図１】この発明の好ましい実施例に従う仮想記憶シス
テムのブロック図である。
テムのブロック図である。
【図２】論理−物理変換ユニットの好ましい実施例のブ
ロック図である。
ロック図である。
１０ 仮想記憶システム １２ プロセッサコア １３ プロセッサ １４ 仮想アドレスがインデックスされたキャッシュメ
モリ １６ 物理アドレスがインデックスされたキャッシュメ
モリ １８ 論理−物理変換ユニット ４０ 正しいアドレス発生ユニット ４２ 理論アドレス発生ユニット ６２ 変換索引バッファ ６８ 比較ユニット
モリ １６ 物理アドレスがインデックスされたキャッシュメ
モリ １８ 論理−物理変換ユニット ４０ 正しいアドレス発生ユニット ４２ 理論アドレス発生ユニット ６２ 変換索引バッファ ６８ 比較ユニット
Claims (35)
- 【請求項１】 プロセッサコアによる仮想アドレスの発
生と前記仮想アドレスに対応する物理アドレスの、メモ
リへの送信との間の遅延を減少させるための、仮想記憶
システムに使用するための装置であって、前記プロセッ
サコアによる前記仮想アドレスの前記発生は必要とされ
る情報を要求し、装置は、 前記プロセッサコアと前記メモリとに作動的に接続さ
れ、前記仮想アドレスを受取り正しい物理アドレスを発
生するための変換索引バッファと、 前記変換索引バッファと前記メモリとに作動的に接続さ
れ、理論アドレスを発生するための理論アドレス発生手
段とを含み、前記理論アドレス発生手段は前記変換索引
バッファが前記正しい物理アドレスを発生する前に前記
理論アドレスを前記メモリに送信し、装置はさらに、 前記変換索引バッファと前記メモリと前記理論アドレス
発生手段とに作動的に接続され、前記正しい物理アドレ
スを前記理論アドレスと比較するための比較手段を含
み、 前記正しい物理アドレスが前記理論アドレスと一致しな
い場合には前記比較手段は前記メモリに前記正しい物理
アドレスを送信する、仮想記憶システムに使用するため
の装置。 - 【請求項２】 前記メモリは前記理論アドレスを実質的
に受信すると前記理論アドレスに基づいて第１の探索動
作を開始するよう構成され、前記理論アドレス発生手段
は前記理論アドレスが前記正しい物理アドレスと一致す
るかどうかを示す制御信号を前記メモリに送信するよう
構成され、前記理論アドレスは前記正しい物理アドレス
と一致しないことを前記制御信号が示す場合には、前記
メモリは前記理論アドレスに基づく前記第１の探索動作
をアボートして前記正しい物理アドレスに基づく第２の
探索動作を開始するよう構成される、請求項１に記載
の、仮想記憶システムに使用するための装置。 - 【請求項３】 前記理論アドレス発生手段は前の物理ア
ドレスを記憶するための記憶手段を含み、前記前の物理
アドレスは前記変換索引バッファによって以前に発生さ
れた、選択された正しい物理アドレスであり、前記理論
アドレスの少なくとも一部分は予め定められる関係によ
って前記前の物理アドレスの少なくとも一部分と関連す
る、請求項１に記載の、仮想記憶システムに使用するた
めの装置。 - 【請求項４】 前記仮想記憶システムは前記プロセッサ
コアと作動的に接続される、仮想アドレスがインデック
スされたキャッシュメモリを含み、前記仮想アドレスが
インデックスされたキャッシュメモリは前記プロセッサ
コアから前記仮想アドレスを受取り、前記必要とされる
情報が前記仮想アドレスがインデックスされたキャッシ
ュメモリにある場合は前記プロセッサコアに前記必要と
される情報を送る、請求項３に記載の、仮想記憶システ
ムにおいて使用するための装置。 - 【請求項５】 前記プロセッサコアによる前記仮想アド
レスの前記発生は前記必要とされる情報の、存在する要
求を行ない、前記必要とされる情報が命令のときには前
記存在する要求は存在する命令要求であり、前記必要と
される情報がデータの場合には前記存在する要求は存在
するデータ要求であり、前記理論アドレス発生手段は少
なくとも１つの前の命令アドレスと少なくとも１つの前
のデータアドレスとを記憶するための記憶手段を含み、
前記少なくとも１つの前の命令アドレスは前記変換索引
バッファによって以前に発生された第１の選択された正
しい物理アドレスであり、前記少なくとも１つの前のデ
ータアドレスは前記変換索引バッファによって以前に発
生された第２の選択された正しい物理アドレスであり、
前記存在する要求が前記存在する命令要求の場合には前
記理論アドレスの少なくとも一部分は予め定められる関
係に従って前記少なくとも１つの前の命令アドレスの少
なくとも一部分と関連し、前記存在する要求が前記存在
するデータ要求の場合には前記理論アドレスの少なくと
も一部分は予め定められる関係に従って前記少なくとも
１つの前のデータアドレスの少なくとも一部分と関連す
る、請求項１に記載の、仮想記憶システムに使用するた
めの装置。 - 【請求項６】 前記メモリは前記物理アドレスに応答し
て前記要求される情報を供給するよう構成されるキャッ
シュメモリである、請求項１に記載の、仮想記憶システ
ムに使用するための装置。 - 【請求項７】 仮想記憶システムにおけるプロセッサコ
アが、物理アドレスに応答して情報を供給するよう構成
されるメモリから情報を検索するのに必要とされる時間
を短縮するための装置であって、装置は、 前記プロセッサコアと前記メモリとに作動的に接続さ
れ、正しい物理アドレスに対応する仮想アドレスを受取
り前記正しい物理アドレスを発生するための正しい物理
アドレス発生手段と、 前記メモリに作動的に接続され、前記正しい物理アドレ
ス発生手段が前記正しい物理アドレスを発生する前に理
論物理アドレスを発生するための理論アドレス発生手段
とを含み、前記理論アドレス発生手段は前記メモリに前
記理論物理アドレスを送信して前記理論物理アドレスに
基づいて前記メモリで第１の探索動作を開始し、装置は
さらに、 前記正しい物理アドレス発生手段と前記メモリと前記理
論アドレス発生手段とに作動的に接続され、前記正しい
物理アドレス発生手段から前記正しい物理アドレスを受
取り前記理論アドレス発生手段から前記理論物理アドレ
スを受取るための比較手段を含み、前記比較手段は前記
正しい物理アドレスを前記理論物理アドレスと比較し、 前記正しい物理アドレスが前記理論物理アドレスと異な
る場合には、前記比較手段は前記正しい物理アドレスを
前記メモリに送信して前記正しい物理アドレスに基づい
て第２の探索動作を開始する、仮想記憶システムにおけ
るプロセッサコアが物理アドレスに応答して情報を供給
するよう構成されるメモリから情報を検索するのに必要
とされる時間を短縮するための装置。 - 【請求項８】 前記メモリは前記理論物理アドレスを実
質的に受信すると前記理論物理アドレスに基づいて第１
の探索動作を開始するよう構成され、前記理論アドレス
発生手段は前記メモリに制御信号を送信するよう構成さ
れ、前記制御信号は前記物理アドレスが前記正しい物理
アドレスと一致するかどうかを示し、前記理論物理アド
レスが前記正しい物理アドレスと一致しないことを前記
制御信号が示す場合には前記メモリは前記理論物理アド
レスに基づく前記第１の探索動作をアボートし前記正し
い物理アドレスに基づいて第２の探索動作を開始するよ
う構成される、請求項７に記載の、仮想記憶システムに
おけるプロセッサコアが物理アドレスに応答して情報を
供給するよう構成されるメモリから情報を検索するのに
必要とされる時間を短縮するための装置。 - 【請求項９】 前記理論アドレス発生手段は前記正しい
物理アドレス発生手段に作動的に接続され、前記理論ア
ドレス発生手段は少なくとも１つの前の物理アドレスを
記憶するための記憶手段を含み、前記少なくとも１つの
前の物理アドレスは前記正しい物理アドレス発生手段に
よって以前に発生された、選択された正しい物理アドレ
スであり、前記理論物理アドレスの少なくとも一部分は
予め定められる関係に従って前記少なくとも１つの前の
物理アドレスの少なくとも一部分に関連する、請求項７
に記載の、仮想記憶システムにおけるプロセッサコアが
物理アドレスに応答して情報を供給するよう構成される
メモリから情報を検索するのに必要とされる時間を短縮
するための装置。 - 【請求項１０】 前記仮想記憶システムは前記プロセッ
サコアに作動的に接続される、仮想アドレスがインデッ
クスされたキャッシュメモリを含み、前記プロセッサコ
アは前記仮想アドレスを発生して必要とされる情報の要
求を行ない、前記仮想アドレスがインデックスされたキ
ャッシュメモリは前記プロセッサコアから前記仮想アド
レスを受取り、前記必要とされる情報が前記仮想アドレ
スがインデックスされたキャッシュメモリにある場合に
は前記仮想アドレスがインデックスされたキャッシュメ
モリは前記プロセッサコアに前記必要とされる情報を送
る、請求項９に記載の、仮想記憶システムにおけるプロ
セッサコアが物理アドレスに応答して情報を供給するよ
う構成されるメモリから情報を検索するのに必要とされ
る時間を短縮するための装置。 - 【請求項１１】 前記プロセッサコアは前記仮想アドレ
スを発生して前記情報を求める現在の要求を行ない、前
記情報が命令である場合は前記存在する要求は存在する
命令要求であり、前記情報がデータである場合は前記存
在する要求は存在するデータ要求であり、前記理論アド
レス発生手段は少なくとも１つの前の命令アドレスと少
なくとも１つの前のデータアドレスとを記憶するための
記憶手段を含み、前記少なくとも１つの前の命令アドレ
スは前記正しい物理アドレス発生手段によって以前に発
生された正しい物理アドレスであり、前記少なくとも１
つの前のデータアドレスは前記少なくとも１つの前のデ
ータ要求に応答して前記正しい物理アドレス発生手段に
よって以前に発生された正しい物理アドレスであり、前
記存在する要求が前記存在する命令要求であるときには
前記理論物理アドレスの少なくとも一部分は予め定めら
れる関係に従って前記少なくとも１つの前の命令アドレ
スの少なくとも一部分に関連し、前記存在する要求が前
記存在するデータ要求である場合には前記理論物理アド
レスの少なくとも一部は予め定められる関係に従って前
記少なくとも１つの前のデータアドレスの少なくとも一
部分と関連する、請求項７に記載の、仮想記憶システム
におけるプロセッサコアが物理アドレスに応答して情報
を供給するよう構成されるメモリから情報を検索するの
に必要とされる時間を短縮するための装置。 - 【請求項１２】 仮想アドレスに応答して物理アドレス
をバスで送信するための、論理アドレスから物理アドレ
スへの変換ユニットであって、 前記仮想アドレスを受取って前記仮想アドレスを正しい
物理アドレスに変換するための正しい変換手段と、 前記正しい変換手段に作動的に接続され、理論物理アド
レスを発生するための理論変換手段と、 前記正しい変換手段と前記理論変換手段と前記バスとに
作動的に接続され、前記正しい物理アドレスの前記発生
の完了前に前記理論物理アドレスを前記物理アドレスと
して前記バスで送信し、前記正しい物理アドレスを前記
理論物理アドレスと比較し、前記正しい物理アドレスが
前記理論物理アドレスと一致しない場合には前記バスで
の前記理論物理アドレスの送信をアボートし前記バスで
の前記正しい物理アドレスの送信を開始するための比較
手段とを含む、仮想アドレスに応答して物理アドレスを
バスを介して送信するための比較手段とを含む、論理ア
ドレスから物理アドレスへの変換ユニット。 - 【請求項１３】 前記バスに作動的に接続されるメモリ
をさらに含み、前記メモリは前記バスで前記理論物理ア
ドレスを実質的に受信すると前記理論物理アドレスに基
づいて第１の探索動作を開始するよう構成され、前記理
論変換手段は前記メモリに制御信号を送信するよう構成
され、前記制御信号は前記理論物理アドレスが前記正し
い物理アドレスと一致するかどうかを示し、前記理論物
理アドレスが前記正しい物理アドレスと一致しないこと
を前記制御信号が示す場合には前記メモリは前記理論物
理アドレスに基づく前記第１の探索動作をアボートし前
記正しい物理アドレスに基づいて第２の探索動作を開始
する、請求項１２に記載の、仮想アドレスに応答して物
理アドレスを送信するための、論理アドレスから物理ア
ドレスへの変換ユニット。 - 【請求項１４】 前記正しい変換手段は変換索引バッフ
ァである、請求項１２に記載の、仮想アドレスに応答し
て物理アドレスを送信するための、論理アドレスから物
理アドレスへの変換ユニット。 - 【請求項１５】 前記仮想アドレスは仮想ページ部分と
オフセット部分とを含み、前記正しい変換手段は正しい
物理ページアドレスを発生し、前記正しい物理アドレス
は前記正しい物理ページアドレスと前記オフセット部分
を含み、前記理論変換手段は理論ページアドレスを発生
し、前記理論物理アドレスは前記理論ページアドレスと
前記オフセット部分とを含む、請求項１２に記載の、仮
想アドレスに応答して物理アドレスを送信するための、
論理アドレスから物理アドレスへの変換ユニット。 - 【請求項１６】 前記理論変換手段は少なくとも１つの
前の物理アドレスを記憶するための記憶手段を含み、前
記少なくとも１つの前の物理アドレスは前記正しい変換
手段によって以前に発生された、選択された正しい物理
アドレスであり、前記理論物理アドレスの少なくとも一
部分は予め定められる関係に従って前記少なくとも１つ
の前の物理アドレスと関連する、請求項１２に記載の、
仮想アドレスに応答して物理アドレスを送信するため
の、論理アドレスから物理アドレスへの変換ユニット。 - 【請求項１７】 前記仮想アドレスは必要とされる情報
を求める、存在する要求を表わし、前記必要とされる情
報が命令の場合には前記存在する要求は存在する命令要
求であり、前記必要とされる情報がデータである場合は
前記存在する要求は存在するデータ要求であり、前記理
論変換手段は少なくとも１つの前の命令アドレスと少な
くとも１つの前のデータアドレスとを記憶するための記
憶手段を含み、前記少なくとも１つの前の命令アドレス
は前記正しい変換手段によって以前に発生された第１の
選択された正しい物理アドレスであり、前記少なくとも
１つの前のデータアドレスは前記正しい変換手段によっ
て以前に発生された第２の選択された正しい物理アドレ
スであり、前記存在する要求が前記存在する命令要求で
ある場合には前記理論物理アドレスの少なくとも一部分
は予め定められる関係に従って前記少なくとも１つの前
の命令アドレスの少なくとも一部分と関連し、前記存在
する要求が前記存在するデータ要求である場合には前記
理論物理アドレスの少なくとも一部分は予め定められる
関係に従って前記少なくとも１つの前のデータアドレス
の少なくとも一部分と関係する、請求項１２に記載の、
仮想アドレスに応答して物理アドレスを送信するため
の、論理アドレスから物理アドレスへの変換ユニット。 - 【請求項１８】 必要とされる情報を表わす仮想アドレ
スを発生するために配置されるプロセッサコアと、 仮想アドレスに応答して情報を供給するために配置され
る第１のキャッシュとを含み、前記第１のキャッシュは
前記プロセッサコアに作動的に接続され前記プロセッサ
コアから前記仮想アドレスを受取り、前記第１のキャッ
シュは情報を記憶するための第１の複数の記憶位置を含
み、前記必要とされる情報が前記第１の複数の記憶位置
にある場合には前記第１のキャッシュは前記仮想アドレ
スを受け取ったことに応答して前記プロセッサコアに前
記必要とされる情報を送り、さらに、 前記プロセッサコアと作動的に接続され、前記仮想アド
レスを受取り前記仮想アドレスに応答して物理アドレス
を発生し前記物理アドレスを送信する、論理アドレスか
ら物理アドレスへの変換手段と、 物理アドレスに応答して情報を供給するために配置され
る第２のキャッシュとを含み、前記第２のキャッシュは
前記論理アドレスから物理アドレスへの変換手段と前記
プロセッサコアとに作動的に接続され論理アドレスから
物理アドレスへの変換手段から前記物理アドレスを受取
り、前記第２のキャッシュは情報を記憶するための第２
の複数の記憶位置を含み、前記第２のキャッシュは前記
物理アドレスの受信に応答して前記必要とされる情報の
ための探索動作を開始し、前記必要とされる情報が前記
第２の複数の記憶位置にある場合には前記第２のキャッ
シュは前記プロセッサコアに前記必要とされる情報を送
信する、仮想記憶システムであって、 前記論理アドレスから物理アドレスへの変換手段は、 前記仮想アドレスを受取り前記仮想アドレスを正しい物
理アドレスに変換するための正しい変換手段と、 前記正しい変換手段に作動的に接続され、理論物理アド
レスを発生するための理論変換手段と、 前記正しいアドレス発生手段と前記理論アドレス発生手
段と前記第２のキャッシュとに作動的に接続され、前記
正しい物理アドレスの前記発生の完了前に前記理論物理
アドレスを前記物理アドレスとして前記第２のキャッシ
ュに送信し、前記正しい物理アドレスを前記理論物理ア
ドレスと比較し、前記正しい物理アドレスが前記理論物
理アドレスと一致しない場合には前記第２のキャッシュ
への前記理論物理アドレスの送信をアボートして前記第
２のキャッシュへの前記正しい物理アドレスの送信を開
始する比較手段とを含む、仮想記憶システム。 - 【請求項１９】 前記第２のキャッシュは前記理論物理
アドレスを実質的に受信すると前記理論物理アドレスに
基づいて第１の探索動作を開始するよう構成され、前記
理論変換手段は前記第２のキャッシュに制御信号を送信
するよう構成され、前記制御信号は前記理論物理アドレ
スが前記正しい物理アドレスと一致するかどうかを示
し、前記理論物理アドレスが前記正しい物理アドレスと
一致しないことを前記制御信号が示す場合には前記第２
のキャッシュは前記理論物理アドレスに基づく前記第１
の探索動作をアボートして前記正しい物理アドレスに基
づいて第２の探索動作を開始するよう構成される、請求
項１８に記載の仮想記憶システム。 - 【請求項２０】 前記正しい変換手段は変換索引バッフ
ァである、請求項１８に記載の仮想記憶システム。 - 【請求項２１】 前記仮想アドレスは仮想ページ部分と
オフセット部分とを含み、前記正しい変換手段は正しい
物理ページアドレスを発生し、前記正しい物理アドレス
は前記正しい物理ページアドレスと前記オフセット部分
とを含み、前記理論変換手段は理論ページアドレスを発
生し、前記理論物理アドレスは前記理論ページアドレス
と前記オフセット部分とを含む、請求項１８に記載の仮
想記憶システム。 - 【請求項２２】 前記理論変換手段は少なくとも１つの
前の物理アドレスを記憶するための記憶手段を含み、前
記少なくとも１つの前の物理アドレスは前記正しい変換
手段によって以前に発生された、選択された正しい物理
アドレスであり、前記理論物理アドレスの少なくとも一
部分は予め定められる関係に従って前記少なくとも１つ
の前の物理アドレスの少なくとも一部分と関連する、請
求項１８に記載の仮想記憶システム。 - 【請求項２３】 前記プロセッサコアによる前記仮想ア
ドレスの前記発生は前記必要とされる情報を求める、存
在する要求を行ない、前記必要とされる情報が命令であ
る場合には前記存在する要求は存在する命令要求であ
り、前記必要とされる情報がデータである場合には前記
存在する要求は存在するデータ要求であり、前記理論変
換手段は少なくとも１つの前の命令アドレスと少なくと
も１つの前のデータアドレスとを記憶するための記憶手
段を含み、前記少なくとも１つの前の命令アドレスは前
記正しい変換手段によって以前に発生された第１の選択
された正しい物理アドレスであり、前記少なくとも１つ
の前のデータアドレスは前記正しい変換手段によって以
前に発生された第２の選択された正しい物理アドレスで
あり、前記存在する要求が前記存在する命令要求である
場合には前記理論物理アドレスの少なくとも一部分は予
め定められる関係に従って前記少なくとも１つの前の命
令アドレスの少なくとも一部分と関連し、前記存在する
要求が前記存在するデータ要求である場合には前記理論
物理アドレスの少なくとも一部分は予め定められる関係
に従って前記少なくとも１つの前のデータアドレスの少
なくとも一部分と関連する、請求項１８に記載の仮想記
憶システム。 - 【請求項２４】 前記プロセッサコアと前記論理アドレ
スから物理アドレスへの変換手段と前記第１のキャッシ
ュとは単一のプロセッサチップ上にある、請求項１８に
記載の仮想記憶システム。 - 【請求項２５】 前記第２のキャッシュは前記単一のプ
ロセッサチップの外部にある、請求項２４に記載の仮想
記憶システム。 - 【請求項２６】 メモリからの必要な情報を要求するた
めに前記仮想アドレスを発生するよう構成されるプロセ
ッサコアを含むシステムにおいて仮想アドレスを物理ア
ドレスに変換するための方法であって、 前記仮想アドレスを正しい物理アドレスに変換するため
に変換動作を開始するステップと、 理論物理アドレスを発生するステップと、 前記変換動作の完了前に前記理論物理アドレスを前記メ
モリに送信するステップと、 前記正しい物理アドレスを前記理論物理アドレスと比較
するステップと、 前記正しい物理アドレスが前記理論物理アドレスと一致
しない場合には、前記メモリへの前記理論物理アドレス
の前記送信を終了し前記メモリへの前記正しい物理アド
レスの送信を開始するステップとを含む、メモリからの
必要な情報を要求するために前記仮想アドレスを発生す
るよう構成されるプロセッサコアを含むシステムにおい
て仮想アドレスを物理アドレスに変換するための方法。 - 【請求項２７】 前記理論物理アドレスを実質的に受信
すると前記メモリに前記理論物理アドレスに基づいて第
１の探索動作を開始させるステップと、前記理論物理ア
ドレスが前記正しい物理アドレスと一致しない場合には
前記メモリに前記理論物理アドレスに基づく前記第１の
探索動作をアボートさせて前記正しい物理アドレスに基
づいて第２の探索動作を開始させるステップとをさらに
含む、請求項２６に記載の、メモリからの必要な情報を
要求するために前記仮想アドレスを発生するよう構成さ
れるプロセッサコアを含むシステムにおいて仮想アドレ
スを物理アドレスに変換するための方法。 - 【請求項２８】 前記変換動作は索引変換バッファによ
って行なわれる、請求項２６に記載の、メモリからの必
要な情報を要求するために前記仮想アドレスを発生する
よう構成されるプロセッサコアを含むシステムにおいて
仮想アドレスを物理アドレスに変換するための方法。 - 【請求項２９】 前記仮想アドレスは仮想ページ部分と
オフセット部分とを有し、前記変換動作は前記仮想ペー
ジ部分を正しい物理ページアドレスに変換するステップ
を含む、請求項２６に記載の、メモリからの必要な情報
を要求するために前記仮想アドレスを発生するよう構成
されるプロセッサコアを含むシステムにおいて仮想アド
レスを物理アドレスに変換するための方法。 - 【請求項３０】 前記発生ステップは理論物理ページア
ドレスを発生するステップを含む、請求項２９に記載
の、メモリからの必要な情報を要求するために前記仮想
アドレスを発生するよう構成されるプロセッサコアを含
むシステムにおいて仮想アドレスを物理アドレスに変換
するための方法。 - 【請求項３１】 前記理論物理アドレスを送信するステ
ップは前記理論物理ページアドレスと前記オフセット部
分とを送信するステップを含む、請求項３０に記載の、
メモリからの必要な情報を要求するために前記仮想アド
レスを発生するよう構成されるプロセッサコアを含むシ
ステムにおいて仮想アドレスを物理アドレスに変換する
ための方法。 - 【請求項３２】 前記正しい物理アドレスを送信する前
記ステップは前記正しい物理ページアドレスと前記オフ
セット部分とを送信するステップを含む、請求項３１に
記載の、メモリからの必要な情報を要求するために前記
仮想アドレスを発生するよう構成されるプロセッサコア
を含むシステムにおいて仮想アドレスを物理アドレスに
変換するための方法。 - 【請求項３３】 前記プロセッサコアは前記必要とされ
る情報が命令またはデータのいずれを表わすかを表わす
状態信号をさらに発生し、方法は前記状態信号を受取る
ステップをさらに含み、前記理論ページアドレスの前記
発生は前記状態信号に応答する、請求項２６に記載の、
メモリからの必要な情報を要求するために前記仮想アド
レスを発生するよう構成されるプロセッサコアを含むシ
ステムにおいて仮想アドレスを物理アドレスに変換する
ための方法。 - 【請求項３４】 前記理論物理アドレスの前記発生は以
前に発生された正しい物理アドレスにさらに応答する、
請求項３３に記載の、メモリからの必要な情報を要求す
るために前記仮想アドレスを発生するよう構成されるプ
ロセッサコアを含むシステムにおいて仮想アドレスを物
理アドレスに変換するための方法。 - 【請求項３５】 前記仮想アドレスは前記必要とされる
要求を求める、存在する要求を行ない、前記必要とされ
る情報がデータである場合は前記存在する要求は存在す
るデータ要求であり、前記要求される情報が命令である
場合には前記存在する要求は存在する命令要求であり、
前記理論物理アドレスを発生する前記ステップは、 第１の以前に発生された正しい物理アドレスを記憶する
ためのステップを含み、前記第１の以前に発生された正
しい物理アドレスは前のデータ要求に応答して前記正し
い物理アドレスの前に発生された第１の選択された正し
い物理アドレスであり、さらに、 第２の以前に発生された正しい物理アドレスを記憶する
ステップを含み、前記第２の以前に発生された正しい物
理アドレスは前の命令要求に応答して前記正しい物理ア
ドレスの前に発生された第２の選択された正しい物理ア
ドレスであり、さらに、 前記必要とされる情報がデータであることを前記状態信
号が示す場合には前記第１の以前に発生された正しい物
理アドレスを発生するステップと、 前記必要とされる情報が命令を表わす場合には前記第２
の以前に発生された正しい物理アドレスを発生するステ
ップとを含む、請求項３４に記載の、メモリからの必要
な情報を要求するために前記仮想アドレスを発生するよ
う構成されるプロセッサコアを含むシステムにおいて仮
想アドレスを物理アドレスに変換するための方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US19909894A | 1994-02-22 | 1994-02-22 | |
| US199098 | 1994-02-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07325761A true JPH07325761A (ja) | 1995-12-12 |
Family
ID=22736200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7026354A Pending JPH07325761A (ja) | 1994-02-22 | 1995-02-15 | 仮想記憶システムに使用するための装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5900022A (ja) |
| EP (1) | EP0668565B1 (ja) |
| JP (1) | JPH07325761A (ja) |
| AT (1) | ATE220811T1 (ja) |
| DE (1) | DE69527383T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010050799A (ko) * | 1999-10-01 | 2001-06-25 | 가나이 쓰토무 | 개선된 메모리 관리 유닛 및 캐시 메모리를 갖춘마이크로프로세서 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6813699B1 (en) | 1995-06-02 | 2004-11-02 | Transmeta Corporation | Speculative address translation for processor using segmentation and optional paging |
| US5895503A (en) | 1995-06-02 | 1999-04-20 | Belgard; Richard A. | Address translation method and mechanism using physical address information including during a segmentation process |
| EP0840231A1 (en) * | 1996-10-31 | 1998-05-06 | Texas Instruments Incorporated | Microprocessor comprising multi-level cache memory |
| US6175906B1 (en) * | 1996-12-06 | 2001-01-16 | Advanced Micro Devices, Inc. | Mechanism for fast revalidation of virtual tags |
| US6079003A (en) | 1997-11-20 | 2000-06-20 | Advanced Micro Devices, Inc. | Reverse TLB for providing branch target address in a microprocessor having a physically-tagged cache |
| US6263404B1 (en) * | 1997-11-21 | 2001-07-17 | International Business Machines Corporation | Accessing data from a multiple entry fully associative cache buffer in a multithread data processing system |
| US6157986A (en) * | 1997-12-16 | 2000-12-05 | Advanced Micro Devices, Inc. | Fast linear tag validation unit for use in microprocessor |
| US6138225A (en) * | 1997-12-24 | 2000-10-24 | Intel Corporation | Address translation system having first and second translation look aside buffers |
| DE19934514C5 (de) * | 1999-07-22 | 2013-03-14 | Pilz Gmbh & Co. Kg | Verfahren zum Konfigurieren eines an einen Feldbus angeschlossenen Busteilnehmers |
| US6564297B1 (en) | 2000-06-15 | 2003-05-13 | Sun Microsystems, Inc. | Compiler-based cache line optimization |
| US7644239B2 (en) | 2004-05-03 | 2010-01-05 | Microsoft Corporation | Non-volatile memory cache performance improvement |
| US7490197B2 (en) | 2004-10-21 | 2009-02-10 | Microsoft Corporation | Using external memory devices to improve system performance |
| US7721054B2 (en) * | 2005-01-18 | 2010-05-18 | Texas Instruments Incorporated | Speculative data loading using circular addressing or simulated circular addressing |
| US7734895B1 (en) | 2005-04-28 | 2010-06-08 | Massachusetts Institute Of Technology | Configuring sets of processor cores for processing instructions |
| US8914557B2 (en) * | 2005-12-16 | 2014-12-16 | Microsoft Corporation | Optimizing write and wear performance for a memory |
| US7730263B2 (en) * | 2006-01-20 | 2010-06-01 | Cornell Research Foundation, Inc. | Future execution prefetching technique and architecture |
| US20070277025A1 (en) * | 2006-05-25 | 2007-11-29 | International Business Machines Corporation | Method and system for preventing livelock due to competing updates of prediction information |
| US8631203B2 (en) * | 2007-12-10 | 2014-01-14 | Microsoft Corporation | Management of external memory functioning as virtual cache |
| US8032707B2 (en) | 2008-09-15 | 2011-10-04 | Microsoft Corporation | Managing cache data and metadata |
| US9032151B2 (en) | 2008-09-15 | 2015-05-12 | Microsoft Technology Licensing, Llc | Method and system for ensuring reliability of cache data and metadata subsequent to a reboot |
| US7953774B2 (en) | 2008-09-19 | 2011-05-31 | Microsoft Corporation | Aggregation of write traffic to a data store |
| JP2012088901A (ja) * | 2010-10-19 | 2012-05-10 | Fujitsu Ltd | ソフトウェア管理装置、ソフトウェア管理方法およびソフトウェア管理プログラム |
| US8683129B2 (en) * | 2010-10-21 | 2014-03-25 | Oracle International Corporation | Using speculative cache requests to reduce cache miss delays |
| US9378560B2 (en) * | 2011-06-17 | 2016-06-28 | Advanced Micro Devices, Inc. | Real time on-chip texture decompression using shader processors |
| KR102789111B1 (ko) * | 2019-12-23 | 2025-04-01 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러를 포함하는 스토리지 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400774A (en) * | 1981-02-02 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Cache addressing arrangement in a computer system |
| CA2008313A1 (en) * | 1989-05-03 | 1990-11-03 | Howard G. Sachs | Cache accessing method and apparatus |
| US5226133A (en) * | 1989-12-01 | 1993-07-06 | Silicon Graphics, Inc. | Two-level translation look-aside buffer using partial addresses for enhanced speed |
| US5305444A (en) * | 1990-12-21 | 1994-04-19 | Sun Microsystems, Inc. | Apparatus for increasing the number of hits in a translation lookaside buffer including instruction address lookaside register |
| US5392410A (en) * | 1992-04-30 | 1995-02-21 | International Business Machines Corporation | History table for prediction of virtual address translation for cache access |
-
1995
- 1995-02-06 DE DE69527383T patent/DE69527383T2/de not_active Expired - Fee Related
- 1995-02-06 EP EP95300714A patent/EP0668565B1/en not_active Expired - Lifetime
- 1995-02-06 AT AT95300714T patent/ATE220811T1/de not_active IP Right Cessation
- 1995-02-15 JP JP7026354A patent/JPH07325761A/ja active Pending
-
1997
- 1997-09-03 US US08/922,923 patent/US5900022A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010050799A (ko) * | 1999-10-01 | 2001-06-25 | 가나이 쓰토무 | 개선된 메모리 관리 유닛 및 캐시 메모리를 갖춘마이크로프로세서 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0668565B1 (en) | 2002-07-17 |
| DE69527383D1 (de) | 2002-08-22 |
| ATE220811T1 (de) | 2002-08-15 |
| DE69527383T2 (de) | 2003-03-27 |
| EP0668565A1 (en) | 1995-08-23 |
| US5900022A (en) | 1999-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900022A (en) | Apparatus and method for reducing the cache miss penalty in a virtual addressed memory system by using a speculative address generator and an accurate address generator | |
| JP2554449B2 (ja) | キャッシュ・メモリを有するデータ処理システム | |
| JP3577331B2 (ja) | キャッシュメモリシステムおよびマイクロプロセッサ内の命令を操作するための方法 | |
| US5265236A (en) | Method and apparatus for increasing the speed of memory access in a virtual memory system having fast page mode | |
| US6138208A (en) | Multiple level cache memory with overlapped L1 and L2 memory access | |
| JP7340326B2 (ja) | メンテナンス動作の実行 | |
| TW201312461A (zh) | 微處理器及縮短尋訪時間之方法 | |
| JPH11506852A (ja) | 多数のバスマスタと共用レベル２キャッシュとを備える多レベルキャッシュシステムでのキャッシュスヌーピングオーバーヘッドの低減 | |
| CN110941565B (zh) | 用于芯片存储访问的内存管理方法和装置 | |
| KR20190059221A (ko) | 메모리 어드레스 변환 | |
| KR20190087500A (ko) | 메모리 어드레스 변환 | |
| EP0173909B1 (en) | Look-aside buffer least recently used marker controller | |
| US8850159B2 (en) | Method and system for latency optimized ATS usage | |
| JPH0769866B2 (ja) | アドレス変換装置 | |
| US7171540B1 (en) | Object-addressed memory hierarchy that facilitates accessing objects stored outside of main memory | |
| EP0488566A2 (en) | Method and apparatus for fast page mode selection | |
| JPH0516061B2 (ja) | ||
| US7328310B2 (en) | Method and system for cache utilization by limiting number of pending cache line requests | |
| KR20040047398A (ko) | 캐쉬 메모리를 이용한 데이터 억세스 방법 | |
| JP3709586B2 (ja) | 階層記憶システムにおけるデバイスアクセス方法 | |
| CN119025052B (zh) | 一种处理器及其内存读取方法 | |
| KR20190059220A (ko) | 복수의 데이터 유형을 위한 데이터 스토리지 | |
| JP2851777B2 (ja) | バス制御方法及び情報処理装置 | |
| JP3241679B2 (ja) | プロセッサからの大容量データ転送処理リクエストにおけるキャッシュ読み出し方法 | |
| CN121213333A (zh) | 一种数据获取方法及装置、电子设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040817 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040820 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050201 |