JPH07327366A

JPH07327366A - 電源装置

Info

Publication number: JPH07327366A
Application number: JP6119032A
Authority: JP
Inventors: Hiroto Terashi; 裕人寺師
Original assignee: TDK Lambda Corp
Current assignee: TDK Lambda Corp
Priority date: 1994-05-31
Filing date: 1994-05-31
Publication date: 1995-12-12
Anticipated expiration: 2017-11-05
Also published as: JP3341458B2

Abstract

(57)【要約】【目的】入力側および出力側の平滑コンデンサを同時
に小型化する。【構成】部分共振型コンバータ11，31を負荷41に直列
接続する。第１のＦＥＴ３にデューティーＤ＝０．５の
駆動信号を供給する発振器42を設ける。また、発振器42
からの出力を反転させて第１のＦＥＴ23に駆動信号を供
給する反転器43を設ける。【効果】電源装置全体の入力電流Ｉｉは、各コンバー
タ11，31の入力電流Ｉ１，Ｉ２を合成したものとなる。
このため、入力電流Ｉｉのリプル成分は少なくなる。ま
た、チョークコイル10，30に加わる電圧ＶＬ１，ＶＬ２
は、出力電圧Ｖｏに等しいリプル成分のない波形とな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力側および出力側に
発生するリプル成分を同時に小さくすることを目的とし
た電源装置に関する。

【０００２】

【従来の技術】一般に、スイッチング素子のスイッチン
グ動作によって直流入力電圧をトランスの一次巻線に断
続的に印加し、二次巻線に誘起された電圧を整流平滑し
て所定の直流出力電圧を得る例えばフォワード型のスイ
ッチング電源装置においては、トランスの励磁電流に伴
うスイッチング周期に同期したリプル成分を除去するた
めに、トランスの入力側および出力側にチョークコイル
と平滑コンデンサとからなるフィルタ回路が設けられて
いる。他方、小型でかつ軽量な電源装置を得るために
は、フィルタ回路などの簡素化が必要不可欠であり、従
来は、スイッチング周波数を高くすることが、チョーク
コイルやコンデンサを小さくする有効な手段として知ら
れていた。

【０００３】

【発明が解決しようとする課題】上記従来技術におい
て、電源装置のスイッチング周波数を高くした場合に
は、ある程度フィルター回路の簡素化を図ることはでき
るものの、スイッチング素子のスイッチング損失や雑音
が次第に増大するといった欠点が有る。こうした欠点を
回避するためには、主スイッチング素子とは別のスイッ
チング素子を設けるとともに、このスイッチング素子と
コンデンサとによりトランスのフライバック電圧をクラ
ンプするクランプ回路を構成し、これら２個のスイッチ
ング素子に対して、制御回路から交互に適当なデッドタ
イムを持つ駆動信号を与えることで、一方のスイッチン
グ素子内に存在する寄生キャパシタを他方のスイッチン
グ素子のターンオン時に放電させる部分共振型コンバー
タを利用することが考えられる。しかし、このような部
分共振型コンバータを用いても、主スイッチング素子の
スイッチングに伴って、直流入力電圧および直流出力電
圧ラインにはリプル成分が重畳されるため、入力側と出
力側におけるフィルター回路のコンデンサを同時に小さ
くできないという問題点を有していた。

【０００４】そこで本発明は上記問題点に鑑み、入力側
および出力側の平滑コンデンサを同時に小型にして、フ
ィルター回路の簡素化を図ることのできる電源装置を提
供することを目的とする。

【０００５】

【課題を解決するための手段】本発明の電源装置は、一
次側と二次側とを絶縁するトランスと、このトランスの
一次巻線に共通の直流入力電圧を断続的に印加する第１
のスイッチング素子と、前記トランスのフライバック電
圧をクランプする第２のスイッチング素子を有するクラ
ンプ回路と、前記第１および第２のスイッチング素子に
対して交互にデッドタイムを持つ駆動信号を与える制御
回路とからなる複数の部分共振型コンバータを共通の負
荷に接続し、前記一方の部分共振型コンバータ群の第１
のスイッチング素子にデューティーが０．４４以上０．
５５以下の範囲の駆動信号を供給する発振器と、この発
振器からの出力を反転させて前記他方の部分共振型コン
バータ群の第１のスイッチング素子に駆動信号を供給す
る反転器とを設けたものである。この場合、前記複数の
部分共振型コンバータを前記負荷に直列接続することが
好ましい。また、前記一方のコンバータ群を構成する複
数の部分共振型コンバータと、前記他方のコンバータ群
を構成する複数の部分共振型コンバータの各トランスに
外部との接続を可能にする接続端子を設けることが好ま
しい。さらに、前記デューティーが０．５であることが
好ましい。

【０００６】

【作用】上記構成により、一方のコンバータを構成する
第１のスイッチング素子には、発振器から所定のデュー
ティーの駆動信号が供給され、また、他方のコンバータ
を構成する第１のスイッチング素子には、発振器からの
出力を反転した所定のデューティーの駆動信号が供給さ
れる。したがって、一方のコンバータの第１のスイッチ
ング素子がオンしている間は、他方のコンバータの第１
のスイッチング素子がオフし、一方のコンバータの第１
のスイッチング素子がオフしている間は、他方のコンバ
ータの第１のスイッチング素子がオンする。このとき、
各コンバータの入力側には略交互に電流が流れ込むた
め、電源装置の入力電流に発生するリプル成分は、コン
バータ単体における入力電流のリプル成分に比べて格段
に小さくなる。また、各コンバータの出力側に発生する
電流のリプル成分は、フォワード型コンバータを単独運
転させた場合の１０％以下に抑制される。

【０００７】

【実施例】以下、本発明の一実施例を図１乃至図９に基
づいて説明する。図１は本実施例における１トランス方
式のスイッチング電源装置の全体構成を示し、同図にお
いて、１は一次側と二次側とを絶縁するトランス、２は
入力端子＋Ｖｉｎ，−Ｖｉｎ間に接続される小容量の平
滑コンデンサであり、第１のスイッチング素子たる第１
のＭＯＳ型ＦＥＴ３のスイッチング動作によって、直流
入力電圧Ｖｉがトランス１の一次巻線１Ａに断続的に印
加される。また、４はトランス１の一次巻線１Ａ間に接
続され、トランス１のフライバック電圧をクランプする
クランプ回路であり、このクランプ回路４は、第２のス
イッチング素子たる第２のＭＯＳ型ＦＥＴ５と、ブロッ
キングコンデンサ６との直列回路により構成される。各
ＦＥＴ３，５のドレイン・ソース間には、図示しないが
それぞれ固有の寄生キャパシタと、ボディダイオードが
ＦＥＴ３，５自体の特性として存在する。そして、各Ｆ
ＥＴ３，５のゲートには、制御回路としてのパルス幅制
御回路７からの駆動信号が、適当なデッドタイム、すな
わち、双方のＦＥＴ３，５が共にオフになる時間を持ち
ながら交互に与えられる。

【０００８】一方、トランス１の二次側において、二次
巻線１Ｂのドット側端子と非ドット側端子には、それぞ
れ二次整流部としての整流ダイオード８，９が接続され
る。また、10，12は平滑回路を構成するチョークコイル
および小容量の平滑コンデンサである。そして、前記Ｆ
ＥＴ３のスイッチング動作に伴いトランス１の二次巻線
１Ｂに誘起された電圧が、整流ダイオード８，９により
整流され、チョークコイル10を介して出力端子＋Ｖｏｕ
ｔ１，−Ｖｏｕｔ１に直流出力電圧Ｖｏ１が供給され
る。これらの各素子により、ＦＥＴ３，５のスイッチン
グ損失を抑制する部分共振型コンバータ11が構成され
る。

【０００９】31は前述の共振型コンバータ11と同一の構
成を有する共振型コンバータである。この共振型コンバ
ータ31を構成するトランス21の一次巻線21Ａ側には、第
１のスイッチング素子たる第１のＦＥＴ23と、第２のス
イッチング素子たる第２のＦＥＴ25およびブロッキング
コンデンサ26の直列回路からなるクランプ回路24と、各
ＦＥＴ23，25に適当なデッドタイムを有する駆動信号を
交互に供給するパルス幅制御回路27が設けられる。ま
た、トランス21の二次巻線21Ｂ側には、二次整流部たる
整流ダイオード28，29と、平滑回路を構成するチョーク
コイル30および小容量の平滑コンデンサ32が設けられ、
このチョークコイル30を介して出力端子＋Ｖｏｕｔ２，
−Ｖｏｕｔ２間に直流出力電圧Ｖｏ２が供給される。前
記入力端子＋Ｖｉｎ，−Ｖｉｎは各コンバータ11，31に
共通して設けられ、トランス１，21の一次巻線１Ａ，21
Ａには、第１のＦＥＴ３，23のスイッチング動作により
共通の直流入力電圧Ｖｉが断続的に印加される。また、
本実施例では各コンバータ11，31が共通する負荷41に直
列接続され、一方のコンバータ11の出力端子＋Ｖｏｕｔ
１と他方のコンバータ31の出力端子−Ｖｏｕｔ２間に負
荷41が接続されるとともに、一方のコンバータ11の出力
端子−Ｖｏｕｔ１と他方のコンバータ31の出力端子＋Ｖ
ｏｕｔ２が接続される。

【００１０】42は、各コンバータ11，31に対して所定の
発振周波数の矩形波を供給する発振器である。この発振
器42の出力波形は図２の波形図に示すように、一周期Ｔ
内におけるオン時間の比率であるデューティーＤが０．
５に設定される。そして、この発振器42の出力信号は、
そのまま一方のコンバータ11を構成するパルス幅制御回
路７を介して、第１のＦＥＴ３の駆動信号として供給さ
れる。また、43は他方のコンバータ31を構成するパルス
幅制御回路27と発振器42間に挿入接続された反転器であ
り、この反転器43により発振器42からの出力波形を反転
する。すなわち、図２の波形図に示すように、発振器42
の出力波形に対して１８０゜の位相差を有するデューテ
ィーＤ´＝０．５の出力波形が、反転器43からパルス幅
制御回路27に供給され、パルス幅制御回路27はこの反転
器43からの出力信号を、そのまま他方のコンバータ31を
構成する第１のＦＥＴ23の駆動信号として供給する。そ
して、この発振器42と反転器43とにより、一方のコンバ
ータ群たるコンバータ11の第１のＦＥＴ３と他方のコン
バータ群たるコンバータ31の第１のＦＥＴ23とにデュー
ティーＤ，Ｄ´＝０．５の駆動信号を１８０゜の位相差
で供給する発振回路44が構成される。

【００１１】本実施例では、２個の部分共振型コンバー
タ11，31を用いているが、図５に示すように、２個以上
のコンバータ11，11ａ，11ｂおよびコンバータ31，31
ａ，31ｂを直列接続してもよい。この場合、コンバータ
11，11ａ，11ｂ，31，31ａ，31ｂを２群に分け、一方の
コンバータ群を構成するコンバータ11，11ａ，11ｂに発
振器42からの出力信号を供給し、他方のコンバータ群を
構成するコンバータ31，31ａ，31ｂに反転器43，43ａ，
43ｂからの出力信号を供給するように構成することが好
ましい。また、１個の反転器43から他方のコンバータ群
に出力信号を供給するようにしてもよい。

【００１２】また、図６に示すように、一方のコンバー
タ群を複数のコンバータ11，11ａで構成し、また、他方
のコンバータ群を複数のコンバータ31，31ａで構成し
て、各コンバータ11，11ａ，31，31ａのトランス１，21
の出力タップに、外部との電気的接続を可能にする接続
端子51，52，53，61，62，63を設けるようにしてもよ
い。この場合、任意の接続端子51，52，53，61，62，63
に整流平滑素子や負荷を接続することにより、所望の出
力電圧および出力電流を得ることができる。

【００１３】次に、上記構成における電源装置の動作お
よびその作用を、図２および図３に示す波形図とともに
詳述する。なお、図２および図３はデューティーＤ，Ｄ
´＝０．５の場合におけるコンバータ11，31の各部波形
を示し、最上段の波形は発振器42の出力波形、次段の波
形は反転器43の出力波形であり、以下図２は、トランス
１の一次巻線１Ａを流れる電流Ｉｘ１の波形、トランス
21の一次巻線21Ａを流れる電流Ｉｘ２の波形、コンバー
タ11の入力電流Ｉ１の波形、コンバータ31の入力電流Ｉ
２の波形、各コンバータ11，31を総合した入力電流Ｉｉ
の波形を示し、また、以下図３は、ダイオード８のカソ
ードと出力端子−Ｖｏｕｔ１間に発生する電圧ＶＬＤ１
の波形、ダイオード９のカソードと出力端子−Ｖｏｕｔ
１間に発生する電圧ＶＬＤ１´の波形、チョークコイル
10と出力端子−Ｖｏｕｔ１間に加わる電圧ＶＬ１の波
形、チョークコイル10を流れる電流ＩＬ１の波形を示し
ている。

【００１４】先ず、各コンバータ11，31における個々の
動作を説明すると、コンバータ11において、パルス幅制
御回路７からの駆動信号により第１のＦＥＴ３をオン，
オフ制御すると、入力端子＋Ｖｉｎ，−Ｖｉｎ間の直流
入力電圧Ｖｉがトランス１の一次巻線１Ａに断続的に印
加される。また、パルス幅制御回路７により第２のＦＥ
Ｔ５は第１のＦＥＴ３と交互にオン，オフするが、各Ｆ
ＥＴ３，５のオン，オフ切換え時において、所定のデッ
ドタイムが存在するように制御される。

【００１５】このとき、第１のＦＥＴ３がターンオフす
ると、この第１のＦＥＴ３に存在する寄生キャパシタに
電荷が蓄積されるため、第１のＦＥＴ３のドレイン・ソ
ース間電圧は緩やかに立ち上がる。したがって、第１の
ＦＥＴ３のドレイン・ソース間電圧と電流との交差点が
零に近付く。一方、第１のＦＥＴ３がターンオフしてか
ら第２のＦＥＴ５がターンオンするまでのデッドタイム
期間中、各トランス１の一次巻線１Ａに蓄積されたエネ
ルギーによって、第２のＦＥＴ５の寄生キャパシタに蓄
えられた電荷が放電する。このため、その後第２のＦＥ
Ｔ５がターンオンしても、この第２のＦＥＴ５の寄生キ
ャパシタに蓄えられた電荷は直前に放電しているため、
第２のＦＥＴ５のターンオン時における大きな損失，雑
音が発生しない。また、第１のＦＥＴ３のオフ時には、
各トランス１の一次巻線１Ａにフライバック電圧が発生
するが、第２のＦＥＴ５がターンオンすると、一次巻線
１Ａに発生するフライバック電圧は低インピーダンスの
コンデンサ６に充電され、略一定の値にクランプされ
る。

【００１６】その後、第２のＦＥＴ５がターンオフする
と、第２のＦＥＴ５に存在する寄生キャパシタに電荷が
蓄積され、第２のＦＥＴ５のドレイン・ソース間電圧は
緩やかに立ち上がる。したがって、第２のＦＥＴ５のド
レイン・ソース間電圧と電流との交差点も零に近付く。
一方、第２のＦＥＴ５がターンオフしてから第１のＦＥ
Ｔ３がターンオンするまでのデッドタイム期間中、一次
巻線１Ａに蓄積されたエネルギーによって、第１のＦＥ
Ｔ３の寄生キャパシタに蓄えられた電荷が放電する。こ
のため、その後第１のＦＥＴ３がターンオンしても、こ
の第１のＦＥＴ３の寄生キャパシタに蓄えられた電荷は
直前に放電しているため、第１のＦＥＴ３のターンオン
時における大きな損失，雑音が発生しない。こうした各
ＦＥＴ３，５のスイッチング動作を繰り返すことによっ
て、スイッチング周波数が高くてもスイッチング損失の
少ない零電圧スイッチングが達成される。これは、他方
のコンバータ31の各ＦＥＴ23，25に対しても、同様の動
作が行われる。

【００１７】コンバータ11のパルス幅制御回路７には、
発振器42からデューティーＤ＝０．５の出力信号が供給
され、コンバータ31のパルス幅制御回路27には、発振器
42からの出力波形を反転したデューティーＤ´＝０．５
の出力信号が反転器43を介して供給される。コンバータ
11側の第１のＦＥＴ３がオンしている間、トランス１の
一次巻線１Ａには直流入力電圧Ｖｉが印加されるため、
図２に示すように、一次巻線１Ａを流れる電流Ｉｘ１は
励磁電流によって傾斜上昇するとともに、コンバータ11
への入力電流Ｉ１もこれに伴なって傾斜上昇する。ま
た、トランス１の二次側では、二次巻線１Ｂのドット側
に正極性の電圧が誘起され、一方のダイオード８が導通
するのに対して、他方のダイオード９は非導通状態にな
る。このとき、図３に示すように、ダイオード８のカソ
ードと出力端子−Ｖｏｕｔ１間には、矩形状の電圧ＶＬ
Ｄ１が発生する。一方、第１のＦＥＴ３がオフすると、
今度はコンバータ11への入力電流Ｉ１は遮断され、一次
巻線１Ａを流れる電流Ｉｘ１は零付近で僅かに傾斜下降
する。また、二次巻線１Ｂの非ドット側に正極性の電圧
が誘起され、他方のダイオード９が導通するのに対し
て、一方のダイオード８は非導通状態になり、ダイオー
ド９のカソードと出力端子−Ｖｏｕｔ１間には、矩形状
の電圧ＶＬＤ１´が発生する。チョークコイル10と出力
端子−Ｖｏｕｔ１間に加わる電圧ＶＬ１は、ダイオード
８のカソードと出力端子−Ｖｏｕｔ１間に発生する電圧
ＶＬＤ１、およびダイオード９のカソードと出力端子−
Ｖｏｕｔ１間に発生する電圧ＶＬＤ１´を加えた値とな
るが、特にデューティーＤ＝０．５の場合、各電圧ＶＬ
Ｄ１，ＶＬＤ１´は互いに上下対称な波形になり、電圧
ＶＬ１は出力電圧Ｖｏに等しいリプル成分のない波形と
なる。

【００１８】反転器43により、コンバータ11の第１のＦ
ＥＴ３がオンしている間、コンバータ31の第１のＦＥＴ
23はオフし、逆に、第１のＦＥＴ３がオフしている間、
コンバータ31の第１のＦＥＴ３はオンするため、各コン
バータ11，31には交互に矩形状の入力電流Ｉ１，Ｉ２が
流れ込む。したがって、これらの各コンバータ11，31の
入力電流Ｉ１，Ｉ２を合成した電源装置全体の入力電流
Ｉｉは、図２に示すように、デューティーＤ，Ｄ´＝
０．５であっても完全なる零リプルとはならないが、コ
ンバータ11，31を単独運転させた場合に比べて、そのリ
プル値は格段に小さくなり、入力側の平滑コンデンサ２
を著しく小型化することができる。図１に示す部分共振
型コンバータ11，31では、トランス１の一次側のリアク
タンスを大きくすると、リプル成分をさらに零に近付け
ることができるが、この場合、部分共振としての機能を
十分満足する程度に、トランス１の一次側のリアクタン
ス値を設定することが望ましい。また、デューティーＤ
＝０．５の場合、チョークコイル10と出力端子−Ｖｏｕ
ｔ１間に加わる電圧ＶＬ１は出力電圧Ｖｏ１に等しくな
り、チョークコイル10を流れる電流ＩＬ１にリプル成分
は全く含まれなくなる。したがって、各コンバータ11，
31の二次側で零リプルが達成され、出力側の平滑コンデ
ンサ12，32も入力側の平滑コンデンサ２と同時に、著し
く小型化することができる。この場合、双方のＦＥＴ
３，23およびＦＥＴ５，25には、互いにデッドタイムを
持つ駆動信号が与えられるため、出力側に多少のリプル
成分が発生するが、発振器42の発振周波数を低くする
と、１周期Ｔに対するデッドタイムが小さくなるため、
これに伴って各平滑コンデンサ12，32の容量を小さくで
きる。また、デューティーＤ＝０．５であれば、各コン
バータ11，31を直列運転あるいは並列運転させなくて
も、コンバータ11，31単独で零リプルを達成することが
できる。

【００１９】次に、発振器42からの出力波形のデューテ
ィーＤが０．５でない場合の各部の波形について、図４
を参照して説明する。この図４は、デューティーＤ＝１
／３，デューティーＤ´＝２／３の場合におけるコンバ
ータ11，31の各部波形を示し、最上段の波形は発振器42
の出力波形、次段の波形は反転器43の出力波形であり、
以下、チョークコイル10と出力端子−Ｖｏｕｔ１間に加
わる電圧ＶＬ１の波形、チョークコイル10を流れる電流
ＩＬ１の波形、チョークコイル30と出力端子−Ｖｏｕｔ
２間に加わる電圧ＶＬ２の波形、チョークコイル30を流
れる電流ＩＬ２の波形を示している。また、説明の都合
上、トランス１の一次巻線１Ａとセンタータップで二分
割された各二次巻線１Ｂとの巻数比は、１：１：１とす
る。

【００２０】各コンバータ11，31では、第１のＦＥＴ
３，23に対するオン期間とオフ期間が異なるため、これ
に比例してチョークコイル10と出力端子−Ｖｏｕｔ１間
に加わる電圧ＶＬ１、およびチョークコイル30と出力端
子−Ｖｏｕｔ２間に加わる電圧ＶＬ２の波形が矩形状に
変動する。また、各コンバータ11，31の出力電圧Ｖｏ
１，Ｖｏ２は、デューティーＤ，Ｄ´に比例するため、
一方のコンバータ11にはＶｏ１＝（２／３）×Ｖｉなる
出力電圧が発生するとともに、他方のコンバータ31には
Ｖｏ２＝（４／３）×Ｖｉなる出力電圧が発生し、負荷
41には、デューティーＤ，Ｄ´＝０．５の場合と同様
に、Ｖｏ１＋Ｖｏ２＝２×Ｖｉの出力電圧Ｖｏが供給さ
れる。また、各チョークコイル10，30を流れる電流ＩＬ
１，ＩＬ２は、電圧ＶＬ１および電圧ＶＬ２の変動に応
じて脈動する。チョークコイル10，30を流れる電流ＩＬ
１，ＩＬ２のリプル成分は同相となり、各コンバータ1
1，31に対するデューティーＤ，Ｄ´の相違によって、
電流ＩＬ２のリプル成分のピーク値差は、電流ＩＬ１の
リプル成分のピーク値差の２倍になる。したがって、デ
ューティーＤ，Ｄ´が０．５から離れるにしたがって、
出力側に発生するリプル電流は次第に大きくなり、リプ
ル電流吸収用の平滑コンデンサ12，32が必要不可欠とな
ってくる。但し、デューティーＤ，Ｄ´がある範囲内で
あれば、この平滑コンデンサ12，32を小型化することが
可能となる。

【００２１】なお、本実施例では、コンバータ11，31を
負荷41に直列接続したものを示したが、コンバータ11，
31を負荷41に並列接続しても、同様の作用，効果が得ら
れる。但し、コンバータ11，31を並列運転した場合に
は、各コンバータ11，31から負荷41への出力電流ＩＬ
１，ＩＬ２を均等に分担する必要がある。これは、出力
電流ＩＬ１，ＩＬ２を均等に分担しないと、出力電流Ｉ
Ｌ１，ＩＬ２の少ないコンバータ11，31が発振停止に陥
るからである。これに対して、コンバータ11，31を直列
運転した場合には、こうした各コンバータ11，31の発振
停止を考慮する必要がなく、並列運転の場合のように出
力電流ＩＬ１，ＩＬ２を均等に分担する手段が不要にな
るため、簡単な構成で入力側および出力側のリプル成分
を零に近付けることができる。

【００２２】次に、前記デューティーＤ，Ｄ´とコンバ
ータ11，31の出力側に発生するリプル成分との相関関係
を、フォワード型コンバータと部分共振型コンバータの
回路図である図７および図８に基づいて説明する。な
お、図７に示すフォワード型コンバータにおけるトラン
スＴの一次巻線と二次巻線との巻数比はＮ：１に設定さ
れ、また、図８に示す部分共振型コンバータにおけるト
ランスＴ´の一次巻線と二次巻線との巻数比は、Ｎ：
１：１に設定される。先ず、図８の部分共振型コンバー
タにおいて、チョークコイルＬを流れるリプル電流Δｉ
Ｌは、次の数式にて示される。

【００２３】

【数１】

【００２４】但し、ＶINは直流電源Ｅの入力電圧、Ｖｏ
は出力電圧、ＬはチョークコイルＬのインダクタンス、
Ｔはスイッチング素子Ｑ１に供給する駆動信号の周期、
Ｄはその駆動信号のデューティーである。

【００２５】また、部分共振型コンバータでは、次の数
式が成立する。

【００２６】

【数２】

【００２７】したがって、数２に示す数式を数１に代入
すると、次の数式が得られる。

【００２８】

【数３】

【００２９】これを正規化すると、次の数式が得られ
る。

【００３０】

【数４】

【００３１】つまり、部分共振型コンバータでは、デュ
ーティーＤ＝０．５のときにリプル電流ΔｉＬが零にな
ることがわかる。

【００３２】一方、図７のフォワード型コンバータにお
いて、チョークコイルＬを流れるリプル電流ΔｉＬは、
次の数式にて示される。

【００３３】

【数５】

【００３４】但し、ＶINは直流電源Ｅの入力電圧、Ｖｏ
は出力電圧、ＬはチョークコイルＬのインダクタンス、
Ｔはスイッチング素子Ｑ１に供給する駆動信号の周期、
Ｄはその駆動信号のデューティーである。すなわち、こ
れは、図８に示す部分共振型コンバータと同一の関係に
ある。

【００３５】また、フォワード型コンバータでは、次の
数式が成立する。

【００３６】

【数６】

【００３７】したがって、数６に示す数式を数５に代入
すると、次の数式が得られる。

【００３８】

【数７】

【００３９】これを正規化すると、次の数式が得られ
る。

【００４０】

【数８】

【００４１】ここで、数４および数８に示す数式に基づ
き、フォワード型コンバータに対する部分共振型コンバ
ータのリプル電流ΔｉＬＩの比Ｒを求めると、次の数式
のようになる。

【００４２】

【数９】

【００４３】このリプル電流ΔｉＬＩの比Ｒとデューテ
ィーＤとの関係をグラフで示すと、図９のようになる。
すなわち、デューティーＤを０．３３以上０．６以下の
範囲で制御すれば、部分共振型コンバータのリプル電流
ΔｉＬＩを、フォワード型コンバータのリプル電流Δｉ
ＬＩの１／４以下にすることができる。また、デューテ
ィーＤを０．４４以上０．５５以下の範囲で制御すれ
ば、部分共振型コンバータのリプル電流ΔｉＬＩを、フ
ォワード型コンバータのリプル電流ΔｉＬＩの１／１０
以下にすることができ、好ましくは、デューティーＤを
０．５にすることで、出力側のリプル電流ΔｉＬＩを完
全に零にすることができる。したがって、図１におい
て、発振器42の出力波形が多少変動しても、そのデュー
ティーＤが０．４４以上０．５５以下の範囲であれば、
従来のフォワード型コンバータの１０％以下に出力側の
リプルを殆ど抑制することができ、出力側の平滑コンデ
ンサ12，32を小型化することが可能となる。

【００４４】以上のように上記実施例によれば、請求項
１に対応して、一次側と二次側とを絶縁するトランス1
1，21と、このトランス11，21の一次巻線１Ａ，21Ａに
共通の直流入力電圧Ｖｉを断続的に印加する第１のＦＥ
Ｔ３，23と、前記トランス11，21のフライバック電圧を
クランプする第２のＦＥＴ５，25を有するクランプ回路
４，24と、前記第１および第２のＦＥＴ３，５，23，25
に対して交互にデッドタイムを持つ駆動信号を与えるパ
ルス幅制御回路７，27とからなる複数の部分共振型コン
バータ11，31を共通の負荷41に接続し、前記一方の部分
共振型コンバータ11の第１のＦＥＴ３，23にデューティ
ーＤが０．４４以上０．５５以下の範囲の駆動信号を供
給する発振器42と、この発振器42からの出力を反転させ
て前記他方の部分共振型コンバータ31の第１のＦＥＴ５
に駆動信号を供給する反転器43とを設けている。この場
合、スイッチング周波数を高くしてもスイッチング損失
の少ない部分共振型コンバータ11，31を用いると、入力
側のフィルター回路などをある程度小型化することがで
きるが、この部分共振型コンバータ11，31を複数負荷41
に接続し、一方のコンバータ11を構成する第１のＦＥＴ
３に発振器42からデューティーＤが０．４４以上０．５
５以下の範囲の駆動信号を供給するとともに、他方のコ
ンバータ31を構成する第１のＦＥＴ23に発振器42からの
出力を反転した駆動信号を反転器43より供給すること
で、電源装置の入力側および各コンバータ11，31の出力
側に発生するリプル成分を零に近付けることができる。
特に、図７乃至図９に示すように、デューティーＤが
０．４４以上０．５５以下の範囲にあると、従来のフォ
ワード型コンバータの１０％以下に出力側のリプルを抑
制することができるため、発振器42および反転器43から
の出力波形のデューティーＤ，Ｄ´が多少変動しても、
各コンバータ11，31の入力側および出力側に設けられた
各平滑コンデンサ２，12，32を同時に小型化して、フィ
ルター回路の簡素化を図ることができる。また、入力電
流Ｉｉおよび出力電流Ｉｏのリプル成分を零に近付ける
ことで、電源装置からのノイズを低減できる。

【００４５】また本実施例では、請求項２に対応して、
複数の部分共振型コンバータ11，31を負荷41に直列接続
したものであるから、並列運転の場合のように出力電流
ＩＬ１，ＩＬ２を均等に分担する手段は不要であり、簡
単な構成により入力側および出力側の平滑コンデンサ
２，12，32を同時に小型化して、フィルター回路の簡素
化を図ることができる。

【００４６】なお、各コンバータ11，31を負荷41に直列
接続した場合、負荷41の両端に加わる出力電圧Ｖｏは、
各コンバータ11，31の出力電圧Ｖｏ１，Ｖｏ２を加えた
ものになるが、各コンバータ11，31の出力電圧Ｖｏ１，
Ｖｏ２は、ＦＥＴ３，23に対する駆動信号のデューティ
ーＤ，Ｄ´に比例することから、出力電圧Ｖｏは、Ｄ＋
Ｄ´に比例することになる。ところが、ＦＥＴ３の駆動
信号となる発振器42からの出力を反転器43で反転させ、
この反転した出力をＦＥＴ23の駆動信号として各ＦＥＴ
３，23を制御すれば、発振器42からの出力波形のデュー
ティーＤが変動してもＤ＋Ｄ´は常に１となり、出力電
圧Ｖｏを安定に保つことができるという効果が得られ
る。

【００４７】また本実施例の特に図６では、請求項３に
対応して、一方のコンバータ群を構成する複数の部分共
振型コンバータ11，11ａと、他方のコンバータ群を構成
する複数の部分共振型コンバータ31，31ａの各トランス
１，21に外部との接続を可能にする接続端子51，52，5
3，61，62，63を設けたものであり、請求項１における
作用，効果に加えて、任意の接続端子51，52，53，61，
62，63に整流平滑素子や負荷を接続することにより、所
望の出力電圧および出力電流を得ることができる。

【００４８】また、本実施例では、請求項４に対応し
て、デューティーＤ，Ｄ´＝０．５であると、各コンバ
ータ11，31の出力側のチョークコイル10，30を流れる電
流ＩＬ１，ＩＬ２のリプル成分は零になり、平滑コンデ
ンサ12，32を著しく小型化することが可能となり、チョ
ークコイル10，30は不要となる。この場合、請求項２の
ように、複数の部分共振型コンバータ11，31を負荷41に
直列接続すれば、並列運転の場合のように出力電流ＩＬ
１，ＩＬ２を均等に分担する手段は不要であり、簡単な
構成により出力側の平滑コンデンサ11，31を著しく小型
化することが可能となる。

【００４９】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲において種々の変形実
施が可能である。例えば、実施例中では１トランス方式
のものを示したが、２トランス方式の部分共振型コンバ
ータを用いてもよい。

【００５０】

【発明の効果】請求項１記載の電源装置は、一次側と二
次側とを絶縁するトランスと、このトランスの一次巻線
に共通の直流入力電圧を断続的に印加する第１のスイッ
チング素子と、前記トランスのフライバック電圧をクラ
ンプする第２のスイッチング素子を有するクランプ回路
と、前記第１および第２のスイッチング素子に対して交
互にデッドタイムを持つ駆動信号を与える制御回路とか
らなる複数の部分共振型コンバータを共通の負荷に接続
し、前記一方の部分共振型コンバータ群の第１のスイッ
チング素子にデューティーが０．４４以上０．５５以下
の範囲の駆動信号を供給する発振器と、この発振器から
の出力を反転させて前記他方の部分共振型コンバータ群
の第１のスイッチング素子に駆動信号を供給する反転器
とを設けたものであり、発振器からの出力波形のデュー
ティーが多少変動しても、入力側および出力側の平滑コ
ンデンサを同時に小型化して、フィルター回路の簡素化
を図ることが可能となる。

【００５１】また、請求項２に記載の電源装置は、前記
複数の部分共振型コンバータを前記負荷に直列接続した
ものであり、簡単な構成により入力側および出力側の平
滑コンデンサを同時に小型化して、フィルター回路の簡
素化を図ることが可能となる。

【００５２】また、請求項３に記載の電源装置は、前記
一方のコンバータ群を構成する複数の部分共振型コンバ
ータと、前記他方のコンバータ群を構成する複数の部分
共振型コンバータの各トランスに外部との接続を可能に
する接続端子を設けたものであり、所望の出力電圧およ
び出力電流を得ることができるとともに、入力側および
出力側の平滑コンデンサを同時に小型化して、フィルタ
ー回路の簡素化を図ることが可能となる。

【００５３】また、請求項４に記載の電源装置は、前記
デューティーが０．５であることを特徴とするものであ
り、出力側の平滑コンデンサを著しく小型化することが
でき、チョークコイルは不要となる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す電源装置の回路図であ
る。

【図２】同上デューティーＤ，Ｄ´が等しい場合の各部
の波形図である。

【図３】同上デューティーＤ，Ｄ´が等しい場合の各部
の波形図である。

【図４】同上デューティーＤ，Ｄ´が等しくない場合の
各部の波形図である。

【図５】他の変形例を示す電源装置の回路構成図であ
る。

【図６】他の変形例を示す電源装置の要部の回路構成図
である。

【図７】同上デューティーとリプル成分との関係を説明
するフォワード型コンバータの回路構成図である。

【図８】同上デューティーとリプル成分との関係を説明
する部分共振型コンバータの回路構成図である。

【図９】同上リプル電流の比とデューティーとの関係を
示すグラフである。

【符号の説明】

１，21 トランス３，23 第１のＭＯＳ型ＦＥＴ（第１のスイッチング素
子）４，24 クランプ回路５，25 第２のＭＯＳ型ＦＥＴ（第２のスイッチング素
子）７，27 パルス幅制御回路（制御回路） 11，11ａ，11ｂ，31，31ａ，31ｂ部分共振型コンバー
タ 41 負荷 42 発振器 43 反転器 51，52，53，61，62，63 接続端子

Claims

【特許請求の範囲】

【請求項１】一次側と二次側とを絶縁するトランス
と、このトランスの一次巻線に共通の直流入力電圧を断
続的に印加する第１のスイッチング素子と、前記トラン
スのフライバック電圧をクランプする第２のスイッチン
グ素子を有するクランプ回路と、前記第１および第２の
スイッチング素子に対して交互にデッドタイムを持つ駆
動信号を与える制御回路とからなる複数の部分共振型コ
ンバータを共通の負荷に接続し、前記一方の部分共振型
コンバータ群の第１のスイッチング素子にデューティー
が０．４４以上０．５５以下の範囲の駆動信号を供給す
る発振器と、この発振器からの出力を反転させて前記他
方の部分共振型コンバータ群の第１のスイッチング素子
に駆動信号を供給する反転器とを設けたことを特徴とす
る電源装置。
【請求項２】前記複数の部分共振型コンバータを前記
負荷に直列接続したことを特徴とする請求項１記載の電
源装置。
【請求項３】前記一方のコンバータ群を構成する複数
の部分共振型コンバータと、前記他方のコンバータ群を
構成する複数の部分共振型コンバータの各トランスに外
部との接続を可能にする接続端子を設けたことを特徴と
する請求項１記載の電源装置。
【請求項４】前記デューティーが０．５であることを
特徴とする請求項１または２記載の電源装置。