JPH07332986A - 振動子駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 振動周波数の変動に伴なって、移相回路やロ
−パスフィルタで位相ずれが生じ、振動周波数が共振周
波数からずれるのを防止する。ノイズの発生を抑制す
る。 【構成】 ＰＬＬ回路２０の出力信号をカウンタ６１で
計数してアドレス値を生成し、このアドレス値をＲＯＭ
６２に印加し、ＲＯＭ６２に保持した疑似正弦波デ−タ
を順次に読み出し、Ｄ／Ａ変換器６３でアナログ信号Ｓ
Ｐに変換する。この信号ＳＰを振動子の励振に用いる。
ＰＬＬ回路の出力を分周して信号ＳＱを生成し、この信
号をＰＬＬ回路の入力にフィ−ドバックするとともに、
信号ＳＱでカウンタ６１をクリアし、ＳＱとＳＰを同期
させる。ＳＱとＳＰの間に９０度の位相差を持たせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は振動子駆動回路に関し、
例えば角速度検出装置に利用しうる。

【０００２】

【従来の技術】例えば、振動子を用いて回転角速度を検
出する装置に関する技術が、特開平５−２４０６４９号
公報，特開平５−２８８５５５号公報，および英国特許
出願公報ＧＢ２２６６１４９Ａに開示されている。

【０００３】上記のような回転角速度を検出する装置に
おいては、圧電素子などの振動子をそれの固有振動数と
一致する周波数で振動するように共振点で駆動し、振動
子の駆動用端子の信号と検出用端子の信号との位相差を
測定して角速度を検出するようになっている。

【０００４】ところで、振動子の固有振動数は、周囲温
度などの影響によって変動する。従って、温度変化の生
じる環境において一定の周波数で振動子を駆動する場合
には、振動子の振動状態を共振点に維持できない。振動
子の振動状態が共振点からずれると、振動の振幅が変動
したり、位相差と角速度との関係に誤差が生じる。

【０００５】そこで例えば英国特許出願公報ＧＢ２２６
６１４９Ａにおいては、ＰＬＬ（位相同期ル−プ）回路
を用いて、振動子の振動状態を共振点に維持するように
制御している。即ち、振動子の駆動電圧印加端子の信号
と、振動子の帰環電圧取出端子の信号との位相差が９０
度になるように、ＶＣＯ（電圧制御発振器）の発振周波
数を自動的に調整している。

【０００６】

【発明が解決しようとする課題】ＰＬＬ回路を用いて振
動子の駆動電圧印加端子の信号と、振動子の帰環電圧取
出端子の信号との位相差が９０度になるように制御する
ためには、１つの信号の位相を９０度ずらして、ＰＬＬ
回路の位相比較器に印加される２つの信号の位相差を定
常状態で０にする必要がある。

【０００７】信号の位相をずらす移相回路は、例えばコ
ンデンサ，抵抗器などで構成される時定数回路によって
構成することができる。しかし、この種の移相回路の位
相シフト量は、周波数に応じて変化する。従って、周囲
温度変化に伴って振動子の駆動周波数が大幅に変動する
と、ＰＬＬ回路が正しく機能しなくなり、駆動周波数が
振動子の共振周波数からずれることになる。

【０００８】また、ＰＬＬ回路に用いられるＶＣＯは、
一般に様々な高調波を含む矩形波などの信号を出力する
ので、ＶＣＯの出力信号をそのまま振動子に印加する
と、振動子が角速度の測定に利用するモ−ド以外の様々
な振動モ−ドでも振動するため、検出される信号に含ま
れるノイズが多くなり、測定誤差が増大する。そこで一
般的には、ＶＣＯの出力にロ−パスフィルタを接続し、
正弦波に近い波形の信号によって振動子を駆動する。し
かし、ロ−パスフィルタは時定数回路であるため、それ
を通過する信号の位相変化量は、信号の周波数に応じて
変化する。つまり、周囲温度変化に伴って振動子の駆動
周波数が変動すると、ロ−パスフィルタでの位相変化に
よって、ＰＬＬ回路が正しく機能しなくなり、駆動周波
数が振動子の共振周波数から大きくずれることになる。

【０００９】従って本発明は、周囲温度の変動などによ
って振動子の固有振動周波数が変動する場合であって
も、振動子の振動状態が共振状態からずれるのを防止す
るとともに、振動子から検出される信号に含まれるノイ
ズの増大を防止することを課題とする。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、本発明の振動子駆動回路は、駆動電圧が供給される
第１の端子（５ａ，５ｂ）と、共振状態において前記第
１の端子の信号に対し所定量だけ位相がずれた信号が現
われる第２の端子（４ａ，４ｂ）とを含む振動子（１
０）；２つの信号間の位相差に応じた信号を出力する位
相比較手段（２１），該位相比較手段が出力する信号に
応じた電圧を出力するル−プフィルタ手段（２２），及
び該ル−プフィルタ手段の出力電圧に応じた周波数の信
号を生成する電圧制御発振手段（２３）、を含むＰＬＬ
制御手段（２０）；該ＰＬＬ制御手段が出力する信号の
波数を計数するアドレスカウンタ手段（６１）；正弦波
もしくはそれに近い波形のデ−タを複数のアドレスに保
持し、そのアドレス端子に前記アドレスカウンタ手段の
計数値が印加される、波形デ−タ出力手段（６２）；該
波形デ−タ出力手段が出力する波形のデ−タをアナログ
信号に変換する、Ｄ／Ａ変換手段（６３）；前記Ｄ／Ａ
変換手段が出力する信号に対応する信号を前記振動子の
第１の端子に印加する手段（１４）；前記振動子の第１
の端子に印加される信号に対応する信号を前記位相比較
手段の一方の入力に印加する手段（１３，１７）；及び
前記振動子の第２の端子に現われる信号に対応する信号
を前記位相比較手段の他方の入力に印加する手段（１
２，１６）；を備える。

【００１１】また請求項２の発明では、前記振動子の第
１の端子と前記位相比較手段の一方の入力との間、又は
前記振動子の第２の端子と前記位相比較手段の他方の入
力との間に、信号の位相を９０度ずらす移相手段（４
０）が介挿される。

【００１２】また請求項３の発明では、前記位相比較手
段の一方の入力に印加される信号と、前記アドレスカウ
ンタ手段の計数値との同期をとる同期制御手段（７１，
ＳＱ）が設置される。

【００１３】なお上記括弧内に示した記号は、後述する
実施例中の対応する要素の符号を参考までに示したもの
であるが、本発明の各構成要素は実施例中の具体的な要
素のみに限定されるものではない。

【００１４】

【作用】本発明においては、位相比較手段（２１），ル
−プフィルタ手段（２２）及び電圧制御発振手段（２
３）によって構成されるＰＬＬ制御手段が、位相比較手
段の２つの入力端子に印加される信号の位相が一致する
ように、振動子（１０）の第１の端子（５ａ，５ｂ）に
印加する信号の周波数を自動的に制御する。振動子が共
振すると、第２の端子（４ａ，４ｂ）には、前記第１の
端子の信号に対して所定量だけ位相がずれた信号が現わ
れる。

【００１５】位相比較手段の２つの入力には、予め前述
の所定量だけ位相差を補償したうえで、第１の端子（５
ａ，５ｂ）に印加する信号に対応する信号（ＳＥ）と、
第２の端子（４ａ，４ｂ）に現われる信号に対応する信
号（ＳＦ）とが印加されるので、前記ＰＬＬ制御手段
は、振動子を共振状態で振動させるような周波数の駆動
信号を生成する。尚、共振状態は完全な共振でなくても
よい。

【００１６】請求項２においては、位相比較手段の２つ
の入力に印加する信号間の位相を合わせるために、移相
手段（４０）を用いている。

【００１７】また請求項３においては、同期制御手段
（７１，ＳＱ）が、前記位相比較手段の一方の入力に印
加される信号と、前記アドレスカウンタ手段の計数値と
の同期をとるので、例えば波形デ−タ出力手段（６２）
のアドレスと波形デ−タとの対応を変えることにより、
位相比較手段の一方の入力に印加される信号（ＳＥ）に
対して、第１の端子（５ａ，５ｂ）に印加する信号（Ｓ
Ｐ）の位相を自由に調節することができるので、移相手
段の設置を省略しうる。

【００１８】本発明によれば、アドレスカウンタ手段
（６１），波形デ−タ出力手段（６２）及びＤ／Ａ変換
手段（６３）によって、正弦波に近い波形の信号（Ｓ
Ｐ）が得られるため、Ｄ／Ａ変換手段（６３）が出力す
る信号をそのまま振動子の励振電極に印加する場合で
も、高調波による不要モ−ドの振動はあまり生じない。
ロ−パスフィルタを用いる場合であっても、それに要求
される高調減減衰率は比較的小さいので、そのロ−パス
フィルタによって生じる位相ずれは小さい。例えば温度
変化に伴なって振動子の駆動信号の周波数は変動する
が、本発明では、ロ−パスフィルタによって生じる位相
ずれが小さいため、周波数が変動しても位相比較手段に
印加される信号の位相はほとんど変化しない。このた
め、ＰＬＬ制御手段は振動子を常時共振状態に維持する
ことができる。

【００１９】

【実施例】一実施例の回転角速度検出装置の構成を図１
に示し、図１の一部のブロックの詳細な構成を図２に示
し、図１に示すセンサ素子１０の外観を図３に示す。図
１ではセンサ素子１０は、図３の１Ａ−１Ａ線断面を示
している。センサ素子１０の円筒状圧電体２はその下端
で、上端が円板でその下面に丸棒状の脚が連続した素子
台１に、固着されている。円筒状圧電体２の外周面の略
上半分は機器ア−スに接続される基準電位電極３で覆わ
れているが、外周面の下半分領域には、４５度ピッチ
で、８個の同一形状の電極セグメントが接合されてい
る。図１に示す電気回路接続において、８個の電極セグ
メントの内、第１直径方向Ｄ１で相対向する１対の電極
セグメント４ａおよび４ｂがフィ−ドバック電極、第２
直径方向Ｄ２で相対向する１対の電極セグメント５ａお
よび５ｂは励振電極、第３直径方向Ｄ３で相対向する１
対の電極セグメント６ａおよび６ｂは検出電極である。
この例では、第４直径方向Ｄ４で相対向する１対の電極
セグメント７ａおよび７ｂは使用していない。

【００２０】発振回路によって生成される交流電圧が、
センサ素子１０の励振電極５ａ，５ｂに印加され、それ
によって円筒状圧電体２が変形し振動する。また円筒状
圧電体２の振動によってフィ−ドバック電極４ａ，４ｂ
に現われる信号が、発振回路にフィ−ドバックされる。
フィ−ドバックされる信号を利用して、発振回路は円筒
状圧電体２がそれの共振周波数ｆｍと一致する周波数で
振動するように、出力信号の周波数を自動的に調整す
る。

【００２１】発振回路に電源が投入されると、ある電圧
が、励振電極５ａ，５ｂと基準電位電極３の間に加わ
り、これにより円筒状圧電体２が第２直径方向Ｄ２で広
がる。又は縮小する。この変形によりフィ−ドバック電
極４ａ，４ｂと基準電位電極３の間に、ある電圧が発生
する。円筒状圧電体２が共振周波数ｆｍで、第２直径方
向Ｄ２に、拡大／縮小振動する時の振動の縮小ピ−クで
の円筒状圧電体２を、図４に誇張して点線２Ｂで示し、
拡大ピ−クでの円筒状圧電体２を、図４に誇張して二点
鎖線２Ａで示す。図４から分かるように、第２直径方向
Ｄ２の拡大／縮小は第１直径方向Ｄ１の縮小／拡大であ
り、Ｄ２方向の縮小ピ−クにＤ１方向の拡大ピ−クが対
応する。したがってこの例では、円筒状圧電体２は、十
字方向（Ｄ１＆Ｄ２）に振動する。

【００２２】上述のように円筒状圧電体２が十字方向
（Ｄ１＆Ｄ２）に振動しているとき（図４の２点鎖線２
Ａ＆点線２Ｂ）、検出電極６ａ，６ｂは、振動の節に位
置するので、それらと基準電位電極３との間に現われる
電圧は低い。理想状態では電圧は現われないが、円筒状
圧電体２の形状が完全円筒ではないのである程度の電圧
は発生する。

【００２３】円筒状圧電体２が回転すると、例えば図４
に示すように時計方向に回転すると、この回転と円筒状
圧電体２の振動によりコリオリ力Ｆ１〜Ｆ４が発生し、
これにより円筒状圧電体２の振動方向（Ｄ２）が、例え
ば図４に実線２Ｃで示すように、第３直径方向Ｄ３（又
は第４直径方向Ｄ４）にねじれて（回転して）、検出電
極６ａ，６ｂに現われる電圧が大きくなると共に、該電
圧（交流）の位相がシフトする。この位相シフト量が、
円筒状圧電体２に加わっている回転角速度に対応する。
従って図１に示す装置には、検出電極６ａ，６ｂに現わ
れる信号の位相シフト量を測定する回路が備わってい
る。

【００２４】図１を参照して、円筒状圧電体２を励振す
る発振回路について説明する。ＰＬＬ（位相同期ル−
プ）回路２０の２つの入力端子には、それぞれ信号ＳＥ
及びＳＦが印加される。ＰＬＬ回路２０から出力される
信号（三角波）は、疑似正弦波発生回路６０及びロ−パ
スフィルタ１４を通り、駆動信号ＳＡとして励振電極５
ａ，５ｂに印加される。また駆動信号ＳＡは、ロ−パス
フィルタ１３を介してシュミットトリガ付のインバ−タ
１７に入力される。インバ−タ１７の出力に得られる二
値信号ＳＤは、９０度移相回路４０を通って信号ＳＥに
変換される。信号ＳＥは、信号ＳＤに対して位相が９０
度遅れた信号である。フィ−ドバック電極４ａ，４ｂに
現われる信号は、ロ−パスフィルタ１２を通り、シュミ
ットトリガ付のインバ−タ１６に入力される。インバ−
タ１６の出力に得られる二値信号ＳＦが、ＰＬＬ回路２
０の一方の入力端子に印加される。

【００２５】疑似正弦波発生回路６０は、カウンタ６
１，読み出し専用メモリ（ＲＯＭ）６２，及びＤ／Ａ変
換器６３を備えている。カウンタ６１は３２進カウンタ
であり、信号ＳＮを計数し、計数値ＳＯを読み出し専用
メモリ６２のアドレス端子に印加する。読み出し専用メ
モリ６２は、正弦波の１周期の波形デ−タを３２種類の
アドレスに記憶している。即ち、１周期を３２等分した
各位相での波形レベルの値が連続する３２個のアドレス
に保持されている。従って、読み出し専用メモリ６２の
アドレス端子に、０，１，２，３，・・・３０，３１，
０と順次にアドレス値を与えることによって、正弦波に
似た波形の１周期分のデ−タが、順次に読み出され、そ
のデ−タがＤ／Ａ変換器６３に印加される。従って、Ｄ
／Ａ変換器６３が出力する信号ＳＰは、図７に示すよう
に疑似正弦波になる。ＰＬＬ回路２０が出力する信号Ｓ
Ｎの３２波毎に、１周期分の疑似正弦波が信号ＳＰに現
われるので、疑似正弦波発生回路６０は、分周器として
も機能する。即ち、信号ＳＰの周期は、信号ＳＮの周期
の３２倍になる。

【００２６】ロ−パスフィルタ１２及び１４は、入力信
号に含まれる高調波成分を除去し、基本波（円筒状圧電
体２の共振周波数と一致する周波数の正弦波）成分のみ
を抽出するものである。ロ−パスフィルタ１３は、ロ−
パスフィルタ１２により生じる位相ずれの影響を打ち消
すために設けてある。ロ−パスフィルタ１２，１３及び
１４は、円筒状圧電体２の共振周波数よりも少し高い遮
断周波数を有している。円筒状圧電体２の共振周波数
は、温度の変動などに伴なって多少は変化するが、大き
な変化は生じないので、ロ−パスフィルタ１２，１３及
び１４の遮断周波数は固定されている。また、疑似正弦
波発生回路６０が出力する信号ＳＰに含まれる高調波成
分は非常に少ないため、ロ−パスフィルタ１４には高調
波減衰率が比較的小さいものが用いられている。従って
ロ−パスフィルタ１４の入出力間に生じる位相変化は非
常に小さい。なお、ロ−パスフィルタ１４を省略して
も、多少ノイズが増えるだけであり、特に問題は生じな
い。

【００２７】ＰＬＬ回路２０は、図２に示すように、位
相比較器２１，ル−プフィルタ２２及びＶＣＯ（電圧制
御発振器）２３で構成されている。位相比較器２１は、
それの２つの入力端子に入力されるパルス信号間の位相
差に応じたパルス幅のパルス信号を出力する。ル−プフ
ィルタ２２は、位相比較器２１が出力する信号のパルス
幅に応じたアナログ電圧の信号を出力する。この信号が
ＶＣＯ２３に入力される。ＶＣＯ２３は、入力電圧に応
じた周波数の三角波信号を出力する。従って、ＰＬＬ回
路２０は、その２つの入力端子に入力されるパルス信号
間の位相差が零になるように、ＰＬＬ回路２０から出力
される三角波信号の周波数を自動的に調節する。

【００２８】９０度移相回路４０は、図２に示すよう
に、位相比較器４１，ル−プフィルタ４２，ＶＣＯ４
３，分周器４４，フリップフロップ４５及び４６で構成
されている。この中で、位相比較器４１，ル−プフィル
タ４２，ＶＣＯ４３及び分周器４４は、逓倍回路を構成
している。ＰＬＬ回路２０の場合と同様に、位相比較器
４１は、それの２つの入力端子に入力されるパルス信号
間の位相差に応じたパルス幅のパルス信号を出力する。
ル−プフィルタ４２は、位相比較器４１が出力する信号
のパルス幅に応じたアナログ電圧の信号を出力する。こ
の信号がＶＣＯ４３に入力される。ＶＣＯ４３は、入力
電圧に応じた周波数の三角波信号を出力する。ＶＣＯ４
３の出力信号は、分周器４４によって周波数が１／４に
分周されて位相比較器４１の一方の入力端子にフィ−ド
バックされる。従って、この逓倍回路では、９０度移相
回路４０に入力される信号の周波数ｆに対して４倍の周
波数の信号をＶＣＯ４３が出力する時に、位相比較器４
１の２つの入力端子に入力されるパルス信号間の位相差
が零になり、ロックされる。即ち、ＶＣＯ４３の出力信
号の周波数は４・ｆになる。

【００２９】ＶＣＯ４３の出力信号は、フリップフロッ
プ４５及び４６にクロックパルスとして印加される。そ
してフリップフロップ４６の出力端子（Ｑ）には、ＶＣ
Ｏ４３の出力信号Ｓ４３に対してそれの１周期分位相が
遅れ、周期が信号Ｓ４３の４倍の信号Ｓ４２が得られ
る。即ち、９０度移相回路４０の出力信号Ｓ４２は、入
力信号Ｓ４１と周波数が同一で、位相が９０度遅れたも
のになる。９０度移相回路４０における移相量は、入力
信号Ｓ４１の４倍の周波数の１周期分であるため、入力
信号Ｓ４１の周波数が変動する場合であっても、移相量
は常時９０度に維持される。

【００３０】再び図１を参照して説明を続ける。円筒状
圧電体２がそれの共振周波数で振動している時には、フ
ィ−ドバック電極４ａ，４ｂに現われる信号は、励振電
極５ａ，５ｂに印加する信号に対して９０度の位相差を
有しているが、信号の周波数が共振周波数からずれる
と、位相差が変化する。ＰＬＬ回路２０の一方の入力端
子には励振電極５ａ，５ｂに印加する信号を９０度移相
回路４０で９０度遅らせた信号ＳＥが印加され、ＰＬＬ
回路２０の他方の入力端子には、フィ−ドバック電極４
ａ，４ｂに現われる信号から生成した信号ＳＦが印加さ
れるので、円筒状圧電体２がそれの共振周波数で振動し
ている時には、ＰＬＬ回路２０がロック状態になり、振
動周波数は一定であるが、例えば温度変化によって共振
周波数が振動周波数からずれると、ＰＬＬ回路２０の２
つの入力信号の位相がずれるので、そのずれがなくなる
ように、ＰＬＬ回路２０が振動周波数を調節する。従っ
て、円筒状圧電体２は常時それの共振周波数で振動する
ように駆動される。

【００３１】ところで、ロ−パスフィルタ１２，１３及
び１４は各々時定数回路であり、入力と出力との間に位
相差が生じる。またこの位相差は、信号の周波数に応じ
て変化する。しかし、ロ−パスフィルタ１４によって生
じる位相ずれは、非常に小さく、しかも信号ＳＥとＳＦ
に共通に影響を及ぼす。また、ロ−パスフィルタ１２に
よって生じる位相ずれの信号ＳＦに対する影響と、ロ−
パスフィルタ１３によって生じる位相ずれの信号ＳＥに
対する影響とが略同一であるため、両者の影響はＰＬＬ
回路２０に対しては互いに相殺される。即ち、ロ−パス
フィルタ１２，１３及び１４によって生じる位相ずれ
は、ＰＬＬ回路２０に実質的に影響を及ぼさないため、
振動周波数が変動しても、円筒状圧電体２は常時共振状
態に維持される。

【００３２】次に、回転角速度を測定する回路について
説明する。円筒状圧電体２の検出電極６ａ，６ｂに現わ
れる信号は、ロ−パスフィルタ１１を通り、シュミット
トリガ付のインバ−タ１５に印加され、二値信号ＳＧに
変換される。この信号ＳＧがイクスクル−シブオアゲ−
ト５１の一方の入力端子に印加される。またイクスクル
−シブオアゲ−ト５１の他方の入力端子には、フィ−ド
バック電極４ａ，４ｂに現われる信号から生成した信号
ＳＦが印加される。イクスクル−シブオアゲ−ト５１の
出力信号ＳＨは、ナンドゲ−ト５２の一方の入力端子に
印加される。ナンドゲ−ト５２の他方の入力端子には、
逓倍回路３０の出力信号ＳＩが印加される。逓倍回路３
０の入力には、分周器５６の出力信号が印加される。分
周器５６の入力端子には、前記ＰＬＬ回路２０の出力信
号ＳＮが印加される。またこの信号ＳＮは、カウンタ５
５にクロックパルスとして印加される。カウンタ５５が
出力するキャリ−信号ＳＪは、カウンタ５３のクリア端
子及びラッチ５４のクロック端子に印加される。ナンド
ゲ−ト５２の出力信号ＳＫは、カウンタ５３にクロック
パルス（計数信号）として印加される。カウンタ５３の
計数値ＳＬは、ラッチ５４の入力端子に印加される。

【００３３】この実施例では、疑似正弦波発生回路６０
は入力信号に対して周期が３２倍の信号を出力する。ま
た分周器５６は、入力信号に対して周期が３１倍の信号
を出力する。また逓倍回路３０は、入力信号に対して周
波数が１０２４倍の信号を出力する。カウンタ５５は、
９９２進カウンタである。従って、信号ＳＡの周期及び
周波数をそれぞれＴ及びｆとすれば、各信号の周期及び
周波数は次の通りである。

【００３４】 ＳＡ，ＳＢ，ＳＣ： Ｔ， ｆ ＳＮ： Ｔ／３２， ３２ｆ ＳＪ： ３１Ｔ， ｆ／３１ ＳＩ： 31Ｔ／(32×1024)， (32×1024)ｆ／31 信号ＳＡ，ＳＢ，ＳＣ，ＳＤ，ＳＥ，ＳＦ，ＳＧ及びＳ
Ｈのタイミングの例を図５に示す。信号ＳＡとＳＢとの
位相差は、ＰＬＬ回路２０の制御によって常時９０度に
維持される。信号ＳＢ（ＳＦ）と信号ＳＣ（ＳＧ）との
位相差は、円筒状圧電体２に加わる回転角速度に比例し
て変化する。イクスクル−シブオアゲ−ト５１が出力す
る信号ＳＨのパルス幅をΔＴとすれば、ΔＴ／Ｔが、信
号ＳＦと信号ＳＧとの位相差、即ち角速度に比例して変
化する。従って、ΔＴ／Ｔを測定すれば、角速度を示す
情報が得られる。

【００３５】逓倍回路３０は、図２に示すように、位相
比較器３１，ル−プフィルタ３２，ＶＣＯ３３及び分周
器３４で構成されている。逓倍回路３０における分周器
３４の分周比は１０２４になっている。従って、逓倍回
路３０の出力には、入力信号の１０２４倍の周波数の信
号が得られる。

【００３６】図６に示すように、信号ＳＨは周期Ｔ毎に
ΔＴだけ高レベルＨになる。そして信号ＳＨが高レベル
の期間に、信号ＳＩのパルスが信号ＳＫに現われる。こ
の信号ＳＫのパルス数、即ち角速度に対応するΔＴ相当
の時間が、カウンタ５３によって計数される。カウンタ
５３をクリアする信号ＳＪの周期が３１Ｔであるため、
カウンタ５３は、３１Ｔの間に、ΔＴ×３１の時間積算
値を計算し、その積算値がラッチ５４に保持され信号Ｓ
Ｍとして出力される。

【００３７】ところで、図１に示す回路において、疑似
正弦波発生回路６０の分周比と分周器５６の分周比とを
異なる値に定めているのには特別な理由がある。即ち、
カウンタ５３の計数パルスになる信号ＳＩの周波数を、
円筒状圧電体２の振動周期数（１／Ｔ）の整数倍からず
らすことによって、信号ＳＩの周波数をあまり高くする
ことなく、測定精度を高めることができる。

【００３８】図１に示す回路において、仮に、分周器５
６の分周比を１／３２に変更すると、信号ＳＩの周波数
が１０２４ｆになるので、位相差（ΔＴ／Ｔ）を測定す
る場合の分解能が１／１０２４になり、微妙な角速度の
変化を測定することができない。分解能を高めるため
に、信号ＳＩの周波数を上げると、カウンタ５３等の測
定回路を高速で動作する特殊な回路で構成しなければな
らず、非常に高価になってしまう。

【００３９】図１に示す実際の回路においては、信号Ｓ
Ｉの周波数が(32×1024)ｆ／31であるため、例えば時間
Ｔの間のＳＩのパルス数は３２×１０２４／３１個にな
る。デジタル回路においては通常、パルス数の小数点以
下は切り捨て又は切り上げられるため、それが誤差にな
る。しかし図１の回路では、疑似正弦波発生回路６０と
分周器５６の分周比がずれているため、時間Ｔの中でＳ
Ｉのパルスが現われる位相は、時間とともに少しずつず
れることになり、ある周期においては時間Ｔの中で計数
されるＳＩのパルス数の小数点以下が切り捨てられる
が、別のある周期においては時間Ｔの中で計数されるＳ
Ｉのパルス数の小数点以下が切り上げられる。従って、
複数周期の中で計数したパルス数を平均化すれば、誤差
が低減される。

【００４０】実際には、カウンタ５３の計数周期を定め
る信号ＳＪの周期が３１Ｔであるため、ΔＴに対する時
間の測定が３１回繰り返され、３１Ｔの期間のΔＴの積
算値、即ち切り捨てと切り上げの誤差を平滑化した値
が、カウンタ５３で計数され、それがラッチ５４に保持
される。即ち、３１Ｔの期間のＳＩのパルス数が３２×
１０２４であるため、位相差（ΔＴ／Ｔ）の測定分解能
は、１／(３２×１０２４)になる。従って、疑似正弦波
発生回路６０分周器５６の分周比を同一にする場合と比
べて、分解能が３２倍になる。これにより、信号ＳＪの
周波数が低い場合でも、角速度を高精度で測定しうる。

【００４１】例えば、円筒状圧電体２の振動周波数が８
ＫＨｚの場合に、０.０２度の分解能で位相差を検出す
るためには、一般的な回路では１４４ＭＨｚのクロック
パルスを計数しなければならず、回路の構成が極めて難
しいが、この実施例の場合、クロックパルス（ＳＩ）の
周波数を約４.８ＭＨｚに下げることができるため、回
路構成が非常に簡単になる。

【００４２】なお上記実施例においては、９０度移相回
路４０を用いて、信号ＳＡを９０度シフトした信号をＰ
ＬＬ回路２０の一方の入力に印加しているが、９０度移
相回路４０を介挿する位置を変更し、信号ＳＢを９０度
シフトした信号をＰＬＬ回路２０の他方の入力に印加し
てもよい。

【００４３】１つの変形実施例の構成を図８に示す。図
８を参照して変更された部分について説明する。この実
施例においては、ＰＬＬ回路２０が出力する信号ＳＮを
分周器７１を用いて分周した信号ＳＱを生成し、この信
号ＳＱから、ロ−パスフィルタ１３及びインバ−タ１７
により信号ＳＥを生成している。また、分周器７１が出
力する信号ＳＱを、疑似正弦波発生回路６０Ｂのカウン
タ６１Ｂのクリア端子に印加している。更に、信号ＳＰ
の位相が９０度ずれるように、読み出し専用メモリ６２
Ｂにおけるアドレスとデ−タとの対応が、前記実施例と
は異なっており、この例ではアドレスの０〜３１を１周
期を３２分割した各位相と考えると波形デ−タは余弦波
パタ−ンになっている。

【００４４】図９に示すように、信号ＳＱの立ち上がり
点において、カウンタ６１Ｂがクリアされ、アドレス値
が０にリセットされるため、疑似正弦波発生回路６０Ｂ
が発生する信号ＳＰの位相は、分周器７１が出力する信
号ＳＱに同期する。そして、信号ＳＱとＳＰとの間に
は、常時９０度の位相差が生じる。このため、図１の実
施例における９０度位相回路４０は、図８の実施例では
省略されている。

【００４５】尚、本発明では振動子の振動状態が常時共
振状態となるように、第１の端子と第２の端子の信号と
の間には所定量の位相差を設けているが、その実施例と
して所定量の位相差が９０度の場合を説明した。この所
定量の位相差は、他に共振する位相差があればその値に
変更してもよい。実際には、回路定数や振動子のばらつ
き等によって、位相差は理論値から多少ずれた値（例え
ば、位相差の理論値を９０度とした場合、８０度〜１０
０度程度の範囲内）で共振することが考えられる。ま
た、振動周波数は共振周波数と完全に一致しなくても、
共振周波数付近であれば、ある程度ノイズの発生を防ぐ
ことができる。

【００４６】

【発明の効果】本発明によれば、アドレスカウンタ手段
（６１），波形デ−タ出力手段（６２）及びＤ／Ａ変換
手段（６３）によって、正弦波に近い波形の信号（Ｓ
Ｐ）が得られるため、Ｄ／Ａ変換手段（６３）が出力す
る信号をそのまま振動子の励振電極に印加する場合で
も、高調波による不要モ−ドの振動はあまり生じない。
ロ−パスフィルタを用いる場合であっても、それに要求
される高調波減衰率は比較的小さいので、そのロ−パス
フィルタによって生じる位相ずれは小さい。例えば温度
変化に伴なって振動子の駆動信号の周波数は変動する
が、本発明では、ロ−パスフィルタによって生じる位相
ずれが小さいため、周波数が変動しても位相比較手段に
印加される信号の位相はほとんど変化しない。このた
め、ＰＬＬ制御手段は振動子を常時共振状態に維持する
ことができる。

【００４７】また請求項３の発明では、同期制御手段
（７１，ＳＱ）が、位相比較手段の一方の入力に印加さ
れる信号と、アドレスカウンタ手段の計数値との同期を
とるので、例えば波形デ−タ出力手段（６２）のアドレ
スと波形デ−タとの対応を変えることにより、位相比較
手段の一方の入力に印加される信号（ＳＥ）に対して、
第１の端子（５ａ，５ｂ）に印加する信号（ＳＰ）の位
相を自由に調節することができる。従って移相手段の設
置を省略しうる。

【図面の簡単な説明】

【図１】 一実施例の回転角速度検出装置の構成を示す
ブロック図である。

【図２】 図１に示す装置の一部のブロックの詳細な構
成を示すブロック図である。

【図３】 センサ素子１０の外観と一部の断面を示す正
面図である。

【図４】 円筒状圧電体２の振動状態を示す平面図であ
る。

【図５】 図１の回路各部の信号の例を示すタイムチャ
−トである。

【図６】 図１の回路各部の信号の例を示すタイムチャ
−トである。

【図７】 図１の回路各部の信号の例を示すタイムチャ
−トである。

【図８】 変形実施例の構成を示すブロック図である。

【図９】 図８の回路各部の信号の例を示すタイムチャ
−トである。

【符号の説明】

１：素子台 ２：円筒状圧電体 ３：基準電位電極 ４ａ，４ｂ：フィ−ド
バック電極 ５ａ，５ｂ：励振電極 ６ａ，６ｂ：検出電極 ４ａ，４ｂ，５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ：電
極セグメント １０：センサ素子 １２，１３，１４：ロ
−パスフィルタ １６，１７：インバ−タ １８，５６：分周器 ２０：ＰＬＬ回路 ３０：逓倍回路 ２１，３１，４１：位相比較器 ２２，３２，４２：ル
−プフィルタ ２３，３３，４３：ＶＣＯ（電圧制御発振器） ３４，４４，５６：分周器 ４０：９０度移相回路 ４５，４６：フリップフロップ ５１：イクスクル−シ
ブオアゲ−ト ５２：ナンドゲ−ト ５３，５５：カウンタ ５４：ラッチ ６０，６０Ｂ：疑似正
弦波発生回路 ６１，６１Ｂ：カウンタ ６２，６２Ｂ：読み出
し専用メモリ ６３：Ｄ／Ａ変換器 ７１：分周器 ＳＡ，ＳＢ，ＳＣ，ＳＤ，ＳＥ，ＳＦ，ＳＧ，ＳＨ，Ｓ
Ｉ，ＳＪ，ＳＫ， ＳＬ，ＳＭ，ＳＮ，ＳＯ，ＳＰ，ＳＱ，Ｓ４１，Ｓ４
２，Ｓ４３：信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小 林 聡 宏 愛知県刈谷市朝日町２丁目１番地 アイシ ン精機株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 駆動電圧が供給される第１の端子と、共
   振状態において前記第１の端子の信号に対して所定量位
   相がずれた信号が現われる第２の端子とを含む振動子；
   ２つの信号間の位相差に応じた信号を出力する位相比較
   手段，該位相比較手段が出力する信号に応じた電圧を出
   力するル−プフィルタ手段，及び該ル−プフィルタ手段
   の出力電圧に応じた周波数の信号を生成する電圧制御発
   振手段、を含むＰＬＬ制御手段；該ＰＬＬ制御手段が出
   力する信号の波数を計数するアドレスカウンタ手段；正
   弦波もしくはそれに近い波形のデ−タを複数のアドレス
   に保持し、そのアドレス端子に前記アドレスカウンタ手
   段の計数値が印加される、波形デ−タ出力手段；該波形
   デ−タ出力手段が出力する波形のデ−タをアナログ信号
   に変換する、Ｄ／Ａ変換手段；前記Ｄ／Ａ変換手段が出
   力する信号に対応する信号を前記振動子の第１の端子に
   印加する手段；前記振動子の第１の端子に印加される信
   号に対応する信号を前記位相比較手段の一方の入力に印
   加する手段；及び前記振動子の第２の端子に現われる信
   号に対応する信号を前記位相比較手段の他方の入力に印
   加する手段；を備える振動子駆動回路。
2. 【請求項２】 前記振動子の第１の端子と前記位相比較
   手段の一方の入力との間、又は前記振動子の第２の端子
   と前記位相比較手段の他方の入力との間に、信号の位相
   を前記所定量だけずらす移相手段が介挿された、前記請
   求項１記載の振動子駆動回路。
3. 【請求項３】 前記位相比較手段の一方の入力に印加さ
   れる信号と、前記アドレスカウンタ手段の計数値との同
   期をとる同期制御手段が設置された、前記請求項１記載
   の振動子駆動回路。