JPS603565A

JPS603565A - 試験装置

Info

Publication number: JPS603565A
Application number: JP11085783A
Authority: JP
Inventors: Koichi Wakayama; 若山　浩一
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-06-22
Filing date: 1983-06-22
Publication date: 1985-01-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は電気機器等の周波数並びをこ位相特性を測定す
るための試験装置に係り、周波数並びに２つの交流電気
量の位相角をデジタル的に整定し、周波数及び位相角を
互に独立して出力することのでき試験装置に関する。

し発明の技術的背景とその問題点〕第１図は電気機器等の周波数特性、並びに位相特性等を
測定するだめの、交流電気量の信号源として使用される
従来の試験装置の一例を示すものである。同図において
、１はデジタル的に周波数を整定するための周波数整定
部、２はこの周波数整定部１の出力する整定値に従った
周波数ｆ１１を発振する周波数発振部で、この発振周波
数ｆ１１と試験装置の最終出力周波数ｆ０との関係は次
式のようになる。

ｆｏ＝ｆ、　Ｘ　−、、−０−０−０（１）ｌここで０１は後記するカウンタ回路６（１）、６（２）
のフルカウント値である。

３は周波数逓倍器で、この出力周波数ｆＩ２と最終出力
周波数ｆ０との関係を示すとｆＩ２＝　ｆｏ　Ｘ　３６０　Ｘ　ｎ２・−・・・・・
・（２）このｆＩ２が位相制御部の入力周波数となる。

上式の持つ意味は、ｎ！＝１とすると、ｆＩ、はｆｏの
３６０倍となる。これは、位相制御をｆ。に対し１°間
隔の整定を行なうことが出来る。

４は位相整定部、５は位相信号発生部であり、この回路
内には入力周波数ｆ１２をカウントするカウンター回路
（３６０ｘｎ２迄のカウントを行なう）、並びに後述す
るゼロ検出回路７の出力信号を受けて、このカウンター
回路を総てゼロζこリセットするリセット回路、カウン
ター出力と位相整定部４の出力信号とが一致したとき本
回路の出力パルスを発生する出力回路とから構成されて
おり、この出力信号により後述のカウンター回路７（２
）を制御する。

６（１）はｆｌｌを計数するだめのカウンター回路（基
準位相回路用）、７はカウンター回路６（１）の出力が
ゼロになった時出力パルスを発生するゼロ検出回路であ
る。又、６（２）はｆｕを計数するだめのカウンター回
路、但し位相信号発生部５の出力信号により、初期化さ
れる特徴を有する可変位相回路用のカウンター回路であ
る。このような構成によりカウンター回路６（２）は、
カウンター回路６（１）と比較して、整定された位相公
文は遅れて計数を行なうことにより、位相差の整定を可
能にしている。

８（１）、８（２）はＲＯＭ（リードオンリーメモリー
）で、カウンター回路６（ＩＬ　６（２）の出力信号を
アドレス信号入力として、ＲＯＭ内に書込まれた波形内
容を出力データとして出力する。９（１）、９（２）は
Ｄ／Ａ変換器で、カウンター回路６（１）、ＲＯＭ　８
　（２）の出力信号をデジタル−アナログ変換し、アナ
ログ波形として出力する。

以上のように構成することにより、周波数整定を動かし
ても、２つの電気量の位相には影響を与えず、又、位相
を変化させても整定周波数にも影響を与えない。しかし
周波数逓倍器３はＰＬＬ回路（フェーズロックループ回
路）等を使用するため、入力周波数が広範囲に変化する
と回路動作が追従しなくなり、位相整定を不可能にして
しまう欠点を有する。　。

′き〔発明の目的〕本発明は上記事情に鑑みてなされ、整定周波数がゼロで
ないかぎり整定周波数の総ての領域で確実に位相整定を
行ない得ると共に、周波数整定、位相整定、いずれを整
定しても他に影響を与えることのない信号源を備えた前
記欠点のない試験装置を提供することを目的とする。

〔発明の概要〕

本発明はデジタル的ｌこ整定された周波数を発生する第
１の回路、第１の回路の出力周波数を分周する第２の回
路、第２の回路出力により基準位相出力信号を発生する
第３の回路、第１の回路の出力と第３の回路のゼロ検出
信号を入力して位相整定信号を発生する第４の回路、及
び第２の回路の出力と第４の回路の出力を入力して可変
位相出力信号を発生する第５の回路とを設けることによ
り、上記の目的を達成するものである。

〔発明の実施例〕

以下、本発明の実施例を図面を参照して説明する。第２
図は本発明の一実施例を示し、１は周波数整定部、２は
周波数整部１の整定値に従ったｆｌｌなる周波数を発振
する周波数発振部で、周波数整定部１と共に第１の回路
１１を構成して、デジタル的に整定された周波数を発生
する。１２は第１の回路１１の出力を分周する第２の回
路で分周回路１０により構成される。１３は第２の回路
１２の出力により基準位相出力信号を発生する第３の回
路で、カウンター回路６（１）、ゼロ検出回路７、ＲＯ
Ｍ８（１）、及びＤ／Ａ変換回路９（１）より構成され
る。

１４は第３の回路１３のゼロ検出信号を入力して位相整
定信号を発生する第４の回路で、位相整定部４とｓ　’
１１なる入力周波数並びに位相整定部４の位相整定信号
及びゼロ検出回路７の出力信号を受け、後記のカウンタ
ー回路６（２）ヘリセット信号を出力して位相制御を行
なう位相信号発生部５により構成される。

上記で第２の回路１２を構成する分周回路１０は、’ｌ
ｌなる入力信号を受けｆ１２なる出力信号を発生する。

ここでｆｉ２と最修出力周波数ｆ０との関係は、次式に
よって表わされる。

ｆ＋２＝　ｆ、　ｘｎｘ　・・・・・・・・・・・・（
３）（３）式のｎｌはカウンター回路６（１）、６（２
）のフルカウント値に整定されている。さらにｆＩｌと
最終出力周波数ｆ。との関係を示すと、ｆ＋ｓ　＝　ｆｏ＋　３６０　ｘ　ｎ２．、、四四曲（
４＞上式のｎ２は位相角整定器の整定分解能を表わして
おり、ｎ２＝１であれば１°間隔の位相整定か、又、ｎ
２＝１０であれば０．１°間隔の整定を可能にしている
。

又、ｆｌｌ　とｆ１２との関係式を示すとｆ１２””−
ｉ；丁Ｘゴσｘ　ｆｌｌ　−−−−−°゛（５）となる
。６（１）はｆ１２を計数するための前記カウンター回
路（基準位相回路用）であり、７はカウンター回路６（
１）の出力がゼロになったとき出力パルスを発生するゼ
ロ検出回路である。

１５は第２の回路の出力と第４の回路の出力入力して可
変位相出力信号を発生する第５の回路で、カウンター回
路６（２）、几ＯＭ　８　（２）　、及びルへ変換回路
９（２）とからなっている。カウンター回路６（２）は
、前記カウンター回路６（１）と同じ＜　ｆｅｚを計数
するためのカウンター回路であるが、位相信号発生部５
の出力信号により、カウンター回路６（２）は初期化さ
れる特徴を有している。このように構成することにより
カウンター回路６（２）は、カウンター回路６（１）と
比較して、整定された位相公文は遅れて計数を行なうこ
とになり、位相差の整定を可能にしている。

なお、前記ＲＯＭ　８　（１）、８（２）はカウンター
回路６（１）、６（２）の出力をアドレス信号入力とし
て、ＦＬＯＭに書き込まれた波形内容を出力データとし
て出力する。又、Ｄ／Ａ変換回路９（１）、９（２）は
ＲＯＭ８（１）、８（２）の出力をデジタルアナログ波
形として出力する。

以上で構成についての説明が終り、次に本発明の動作に
ついて説明する。すなわち、本発明においては、周波数
整定部２により整定された周波数ｆ、！を周波数整定部
２より出力する。このｆｌｌな旧　する周波数は分周回路１０で０２　×３６０−に分周され
、′”２１１”：＞′Ｉ′Ｅ１７′ｔ″・“６２・＊＠
　＊　＠　’；０　％　＃　１５の入力周波数ｆＩｌ　
とカウンター６（１）の入力周波数との間で旦×」−の
差の周波数が発生する。

ｎ２　３６０位相信号発生部５では位相角整定器４の整定値に従った
出力パルスを発生する。但し整定値の分解能は、ｎ２に
より定められ、ｎ２＝ｌであれば１°間隔、ｎｚ＝ｌＱ
　であれば０．１°間隔に整定か可能となる。

又、カウンター回路６（１）の入力はｆＩ２なる周波数
入力のみのため、ｆ１２の周波数をカウントになれば自
分で自分自身をリセットすると共に、ゼロ検出回路７に
出力を発生する。すなわち自分自身でカウントを開始し
てから、フルカウントになる寸での周期が最終出力ｆ０
の１周期となる。したがって、このカウンター回路６（
１）が基準位相となる。

上記カウンター回路６（１）のフルカウント、即ちカウ
ンター回路６（１）の周期の終りのパルスでゼロ検出回
路７を動かし、位相信号発生部５内のカウンター回路を
ゼロにリセットする。そして、その時点から位相信号発
生部５は、ｆＩｌなる入力周波数のカウントを開始し、
位相整定部４の出力値と合致したとき、位相信号発生部
５よりカウンター回路６（２）へゼロリセット信号を出
力する。

これによりカウンター回路６（２）は、前記したように
位相信号発生部５の出力パルスによりカウンター回路を
ゼロにリセットされるため、位相信号発生部５の出力パ
ルスに支配された動きを行なう。

したがってｆＩ２なる入力周波数は、その間に、ＲＯＭ
　８　（２）えアドレス信号として渡すだけの役目とな
り、可変位相出力回路の動きとなる。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、最終出
力のＤ／Ａ変換回路以前でＰＬＬ等のアナログ系を含ま
ず全デジタル回路を構成することにより、周波数ゼロヘ
ルツ以外の総ての周波数領域で、周波数、位相角、いず
れも独立して整定することができ、他に影響を与えるこ
とのない、効果的な試験装置が提供できる。

【図面の簡単な説明】

第１図は従来の試験装置を示すブロック図、第２図は本
発明の一実施例を示すブロック図である。１１・・・第１の回路　１２・・・第２の回路１３・・
・第３の回路　１４・・・第４の回路１５・・・第５の
回路。

Claims

【特許請求の範囲】

デジタル的に整定された周波数を発生する第１の回路と
、この第１の回路の出力周波数を分周する第２の回路と
、この第２の回路の出力により基準位相出力信号を発生
する第３の回路と、前記第１の回路の出力、及び第３の
回路のゼロ検出信号を入力して位相整定信号を発生する
第４の回路と、前記第２の回路の出力、及び第４の回路
の出力とを入力して可変位相出力信号を発生する第５の
回路とを具備し、周波数ゼロ以外の整定周波数域におい
て周波数並びに位相角をデジタル的に独立して可変出来
ることを特徴とした試験装置。