JPH07334376A - マイクロプロセッサ及びマルチタスク管理方法 - Google Patents

Abstract

(57)【要約】 【目的】 プログラム開発時においてスタック操作によ
る問題点が発生するか否かを容易にチェックすることが
できる技術を提供する。 【構成】 ＳＰレジスタ９に格納されている値、即ち現
状のスタックポインタの値は信号線１９を介して、ＳＰ
Ｐレジスタ１５に格納されている値は信号線２０を介し
て、それぞれＳＰ比較回路１７に与えられる。ＳＰ比較
回路１７はＳＰレジスタ９に格納されていた値がＳＰＰ
レジスタ１５に格納されていた値よりも小さい場合には
信号線２１を“Ｈ”にし、それ以外の場合には信号線２
１を“Ｌ”に設定する。信号線２１が“Ｌ”から“Ｈ”
になったときに、ＳＰＰレジスタ１５にはＳＰレジスタ
９に格納されていた値が与えられる。 【効果】 ＳＰＰレジスタ１５には常にスタックポイン
タの最小値が格納されることになる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はマイクロプロセッサに
関し、特にスタックサイズを考慮してプログラム開発を
行うことができるマイクロプロセッサ、及びこのマイク
ロプロセッサのマルチタスク管理方法に関するものであ
る。

【０００２】

【従来の技術】一般にマイクロプロセッサによって実行
されるプログラムでは、記憶領域においてデータを一時
的に積み上げておく「スタック」という概念が導入され
る。スタックは通常、主記憶装置の所定の領域に割り当
てられる。

【０００３】例えばサブルーチンが呼び出される場合に
は、そのサブルーチンの実行が終了した後に戻るべき場
所を示す戻り番地がスタックに保存される。あるいはま
た、割り込みが発生した場合にマイクロプロセッサの内
部レジスタの値を一時的に保存しておくのに用いられ
る。さらには一時変数の変数格納領域としても用いられ
る。

【０００４】図８はスタックが記憶領域５００に割り当
てられる様子を示すアドレスの概念図である。図８にお
いて、上側は記憶領域５００の高アドレス側に、下側は
低アドレス側に、それぞれ対応している。通常、記憶領
域５００においては、プログラムの命令やデータを格納
するプログラム領域１００と、スタックが割り当てられ
るスタック領域２００とが設定されている。スタック領
域２００はスタック最上位アドレス２００ｕとスタック
最下位アドレス２００ｄとに挟まれた領域となってお
り、またここではプログラム領域１００の最上位のアド
レスはスタック最下位アドレス２００ｄに一致してい
る。

【０００５】スタック領域２００においてデータが積み
上げられてゆく場合、高アドレス側から低アドレス側へ
と順に積み上げられて行く。図においては白抜きの矢印
でその積み上げられる方向が示されている。

【０００６】スタックの一番上（低アドレス）に新たに
データを積み上げることはスタックプッシュと呼ばれ、
一番新しくスタックプッシュされたデータがあるアドレ
スをスタックポインタと呼ぶ。図においてスタックポイ
ンタは参照符号ＳＰで示されている。スタックプッシュ
される度にスタックポインタＳＰは小さな（低い）アド
レスを示すことになる。

【０００７】一方、スタックにおいて積み上げられたデ
ータの一番上からデータを取り出すことはスタックポッ
プと呼ばれ、スタックポップされる度にスタックポイン
タＳＰは大きな（高い）アドレスを示すことになる。

【０００８】スタック領域２００は少なくとも、実行す
るプログラムが使用するスタックの大きさ（スタックサ
イズ）だけ確保しておく必要がある。

【０００９】スタックそのものはソフトウェア上の概念
であり、効率よくスタックを割り当てて機能させるた
め、マイクロプロセッサにはスタック操作のための様々
な命令が備えられている。そして更に、スタック操作の
ためのこれらの命令を実現するために、様々なハードウ
ェアも備えられている。

【００１０】図９はかかるソフトウェア、ハードウェア
を備えたマイクロプロセッサの構成の概略を示すブロッ
ク図である。命令フェッチ部４はデータバス３を介し、
図示されない主記憶装置から命令を読み込む。読み込ま
れた命令は命令デコード部５において解析され、その結
果が命令実行部６に与えられる。命令実行部６はこの命
令に基づいた様々な処理を行う。上述の「スタック操作
のための様々な命令が備えられている」とは、命令に対
応するデータ自身は外部の主記憶装置に存在していて
も、これをデコードして解析する機能や、その命令を実
行する機能を有することを指している。

【００１１】命令実行部６により、プログラムカウンタ
７、汎用レジスタ８、スタックポインタレジスタ（ＳＰ
レジスタ）９が制御される。プログラムカウンタ７には
実行される命令のアドレスが格納される。ＳＰレジスタ
９にはスタックポインタが格納される。

【００１２】図１０はスタックプッシュ命令を行う場合
の処理を示すフローチャートである。スタックプッシュ
命令が実行される場合には、積み上げるべきデータの大
きさだけＳＰレジスタ９の値が減少される（ステップＳ
１１）。そして主記憶装置において、ＳＰレジスタ９の
更新された値で示されるアドレス（スタックポインタ）
に対し、積み上げるべきデータが格納される（ステップ
Ｓ１２）。勿論マイクロプロセッサはスタックポップ命
令をも備えている。

【００１３】また、スタックを使用する他の命令の例と
して、サブルーチンコール命令と、リターンサブルーチ
ン命令とがある。サブルーチンコール命令は、「サブル
ーチンの実行が終わった後で次に実行する命令」のアド
レスをスタックプッシュしてからサブルーチンに実行を
移す命令である。また、リターンサブルーチン命令は、
スタックから戻り先のアドレスをスタックポップし、そ
の番地に実行を移すことによってサブルーチンを呼び出
した元のアドレスに戻る命令である。

【００１４】この他、マイクロプロセッサ内部に汎用レ
ジスタ８が複数設けられ、一つの命令でスタックにセー
ブ、リストアする命令などがある。こうしてマイクロプ
ロセッサにスタックを操作するハードウェアや命令を備
えることで、スタック操作は高速化され、また簡単化さ
れていく。

【００１５】また、マイクロプロセッサは通常、更に割
り込みスタックポインタレジスタ（ＳＰＩレジスタ）１
０を備えている。そして、ＳＰＩレジスタ１０には、割
り込みルーチン実行中のスタックポインタが格納され
る。このように最近のマイクロプロセッサでは、割り込
みルーチン実行中とそうでない時とで、使用するスタッ
ク領域を自動的に変更し、それぞれのスタックポインタ
を格納するレジスタを別々に有するのが通常である。

【００１６】

【発明が解決しようとする課題】しかし、実行しようと
するプログラムが使用するスタック領域２００のサイズ
の見積が誤っていると、スタックがスタック領域２００
をオーバーフローし、プログラムが暴走する危険性があ
る。通常、スタック領域２００を主記憶装置のどの領域
にどれだけのサイズで設定するかはプログラム開発者が
計算して決定するため、スタックがオーバーフローする
ことはしばしば生じる問題である。

【００１７】図１１はスタックがオーバーフローする様
子を示すアドレスの概念図である。スタックがスタック
領域２００を越えて積まれ、スタックポインタＳＰはス
タック最下位アドレス２００ｄよりも低いアドレスにな
っている。このため、プログラム領域１００の高アドレ
ス側の領域１００ａにおいてもスタックが積まれ、領域
１００ａにおいて予め記憶されていたデータが破壊され
てしまう。この様な事態に陥った場合、破壊された領域
１００ａを対象としてプログラムが実行されると、もは
や正常な動作は行われないという問題点があった。

【００１８】スタック領域の設定ミスによるこのような
問題点は、その原因を特定するのが困難である。という
のも、スタックのオーバーフローが生じた時に直ちにプ
ログラムが暴走するわけではなく、スタックによって破
壊された領域１００ａにプログラムの実行が及んだ時点
で初めて動作不良が発生するためである。この時には既
にスタックポインタは最初に設定したスタック領域２０
０内に戻ってしまっているため、スタックによって領域
１００ａのデータが破壊されたかどうかを直ちに特定す
ることができない。

【００１９】また逆に、スタックの使用が間違っていた
りすると、スタック最上位アドレス２００ｕよりも高ア
ドレス側に対してスタックポップを行ってしまう、スタ
ックアンダーフローを生じさせるという問題点もある。

【００２０】これらのような、スタック操作に起因する
問題点を防ぐには、プログラムが使用するスタックのス
タックサイズを正確に把握する必要がある。そしてスタ
ックサイズを正確に把握できれば確保すべきスタック領
域２００は最小限度に抑えることができるので、主記憶
装置の記憶領域を節約することができる。

【００２１】しかし、プログラムが使用するスタックサ
イズを算定することは可能であるものの、高級言語でプ
ログラムを既述する場合にはその算定は面倒な場合があ
る。また、初級プログラマーがスタックという概念を知
らずにプログラミングすれば、その算定は不可能であ
る。

【００２２】そこで、実際にプログラムを実行させてス
タックサイズを調べる方法が考えられている。従来で
は、適当なタイミングでスタックポインタの値をチェッ
クすることにより、スタックにおいて必要なサイズが求
められていた。しかしそのタイミングにおいてスタック
ポインタがピーク値をとるとは限らず、プログラム領域
１００の破壊という問題点を完全に払拭することはでき
ない。

【００２３】この発明は以上のような問題点を解消する
ためになされたもので、プログラムが使用するスタック
サイズを正確に知ることができるマイクロプロセッサを
提供し、プログラム開発時においてスタック操作による
問題点が発生するか否かを容易にチェックすることがで
きる技術を提供することを目的としている。

【００２４】

【課題を解決するための手段】この発明のうち請求項１
にかかるものは、スタック操作を行うマイクロプロセッ
サであって、（ａ）スタックの現状のスタックポインタ
を格納するスタックポインタレジスタと、（ｂ）スタッ
クポインタピークレジスタと、（ｃ）（ｃ−１）前記ス
タックポインタレジスタの格納するデータが与えられる
第１入力端と、（ｃ−２）前記スタックポインタピーク
レジスタの格納するデータが与えられる第２入力端と、
（ｃ−３）前記第１入力端に与えられたデータと、前記
第２入力端に与えられたデータとを比較し、所定の大小
関係に基づいて前記スタックポインタピークレジスタの
格納するデータを更新する出力端とを有する比較器と、
（ｄ）前記スタックポインタピークレジスタに対して所
定の値を格納する命令を解析する、命令解析部とを備え
るマイクロプロセッサである。

【００２５】この発明のうち請求項２にかかるものは、
請求項１記載のマイクロプロセッサであって、前記所定
の大小関係とは、前記第１入力端に与えられたデータが
前記第２入力端に与えられたデータよりも小さい場合
に、前記スタックポインタピークレジスタの値を、前記
第１入力端に与えられたデータに更新することを示す。

【００２６】この発明のうち請求項３にかかるものは、
請求項１記載のマイクロプロセッサであって、前記所定
の大小関係とは、前記第１入力端に与えられたデータが
前記第２入力端に与えられたデータよりも大きい場合
に、前記スタックポインタピークレジスタの値を、前記
第１入力端に与えられたデータに更新することを示す。

【００２７】この発明のうち請求項４にかかるものは、
複数のスタックモードの制御を行うマイクロプロセッサ
であって、（ａ）前記複数のスタックモードのそれぞれ
に対応して設けられ、各スタックモードの現状のスタッ
クポインタをそれぞれ格納する複数のスタックポインタ
レジスタと、（ｂ）前記複数のスタックポインタレジス
タに対応して設けられたスタックポンタピークレジスタ
と、（ｃ）前記複数のスタックポインタレジスタに対応
して設けられ、その各々が、（ｃ−１）対応する前記ス
タックポインタレジスタの格納するデータが与えられる
第１入力端と、（ｃ−２）対応する前記スタックポイン
タピークレジスタの格納するデータが与えられる第２入
力端と、（ｃ−３）前記第１入力端に与えられたデータ
と、前記第２入力端に与えられたデータとを比較し、所
定の大小関係に基づいて前記スタックポインタピークレ
ジスタの格納するデータを更新する出力端とを有する複
数の比較器とを備える。

【００２８】この発明のうち請求項５にかかるものは、
請求項１記載のマイクロプロセッサにおいて複数のタス
クを時分割で実行させるマルチタスク管理方法であっ
て、（ｅ）一の前記タスクを中断し、前記スタックポイ
ンタピークレジスタ及び前記スタックポインタレジスタ
の値を前記一のタスクのコンテキストとしてセーブする
工程と、（ｆ）他の前記タスクを開始させ、中断させる
工程と、（ｇ）前記一のタスクのコンテキストをリスト
アする工程と、（ｈ）前記一のタスクを、前記一のタス
クのコンテキストに基づいて開始させる工程とを備え
る。

【００２９】

【作用】この発明のうち請求項１にかかるマイクロプロ
セッサにおいては、プログラムを実行した際に変動する
スタックポインタのピーク値がスタックポインタピーク
レジスタに格納される。

【００３０】この発明のうち請求項２にかかるマイクロ
プロセッサにおいては、プログラム実行中にとりえたス
タックポインタの最小ピーク値がスタックポインタピー
クレジスタに格納される。

【００３１】この発明のうち請求項３にかかるマイクロ
プロセッサにおいては、プログラム実行中にとりえたス
タックポインタの最大ピーク値がスタックポインタピー
クレジスタに格納される。

【００３２】この発明のうち請求項４にかかるマイクロ
プロセッサにおいては、複数のスタック毎にスタックポ
インタのピーク値がスタックポインタピークレジスタに
格納される。

【００３３】この発明のうち請求項５にかかるマルチタ
スク管理方法においては、タスクの中断・再開に際し
て、タスクのコンテキストとしてスタックポインタレジ
スタの値、スタックポインタピークレジスタの値がセー
ブ、リストアされる。

【００３４】

【実施例】

第１実施例：図１はこの発明の第１実施例にかかるマイ
クロプロセッサ１１の構造を示すブロック図である。マ
イクロプロセッサ１１は、図９に示された従来のマイク
ロプロセッサ１と同様に、命令フェッチ部４、命令デコ
ード部５、命令実行部６、プログラムカウンタ７、汎用
レジスタ８、ＳＰレジスタ９を備えている。しかし、更
に追加してスタックポインタ比較回路（ＳＰ比較回路）
１７、スタックポインタピークレジスタ（ＳＰＰレジス
タ）１５が設けられている。

【００３５】ＳＰＰレジスタ１５はＳＰレジスタ９と同
様に、ソフトウェア命令に基づき、命令実行部６によっ
て、信号線１４を介してその値を設定することができ
る。

【００３６】ＳＰレジスタ９に格納されている値、即ち
現状のスタックポインタの値は信号線１９を介して、Ｓ
ＰＰレジスタ１５に格納されている値は信号線２０を介
して、それぞれＳＰ比較回路１７に与えられる。ＳＰ比
較回路１７は通常用いられる大小比較器で構成され、Ｓ
Ｐレジスタ９に格納されていた値が、ＳＰＰレジスタ１
５に格納されていた値よりも小さい場合には信号線２１
を“Ｈ”にし、それ以外の場合には信号線２１を“Ｌ”
に設定する。

【００３７】ＳＰＰレジスタ１５は一種のラッチ回路で
構成されており、ＳＰレジスタ９に格納されていた値が
信号線２２を介して与えられている。そして信号線２１
が“Ｌ”から“Ｈ”になったときに、ＳＰＰレジスタ１
５にはＳＰレジスタ９に格納されていた値が与えられ
る。即ちＳＰＰレジスタ１５は現状のスタックポインタ
の値を用いて更新される。この様な動作によって、ＳＰ
Ｐレジスタ１５には常にスタックポインタの最小値が格
納されることになる。

【００３８】図２は、この実施例においてスタックプッ
シュ命令を実行する場合の手順を示すフローチャートで
ある。図１０において示された従来のスタックプッシュ
命令を実行する場合と比較して、ステップＳ１１，Ｓ１
２の間にステップＳ１３，Ｓ１４が介在した構成となっ
ている。ステップＳ１３ではＳＰレジスタ９に格納され
ていた値が、ＳＰＰレジスタ１５に格納されていた値よ
りも小さいか否かが判断され、“Ｙ”の場合にはステッ
プＳ１４において、ＳＰレジスタ９に格納されていた値
がＳＰＰレジスタ１５に与えられる。

【００３９】第１実施例にかかるマイクロプロセッサで
はこの様に動作するので、一時的にせよ、スタックポイ
ンタが到達したアドレスの最小値がＳＰＰレジスタ１５
に格納されている。従って、プログラムの開発時（特に
デバッグ時）に、スタック領域を何処まで使用したか、
スタックオーバーフローが生じなかったか否かを確実に
把握することができる。

【００４０】図３はこの把握の様子を示すフローチャー
トである。ステップＳ１５において、デバッグすべきプ
ログラムの実行に先だって、ＳＰレジスタ９、ＳＰＰレ
ジスタ１５にそれぞれスタック最上位アドレス２００ｕ
を初期値として与える。かかる初期値を与えるのは、ス
タックプッシュが実行され、スタックの積み上げが為さ
れたときには、必ずスタックポインタが低アドレス側に
移動するためである。

【００４１】ステップＳ１６においてデバッグすべきプ
ログラムが実行される。この実行によってスタックポイ
ンタは様々に移動するが、その最小のアドレスはＳＰＰ
レジスタ１５において格納されている。従ってステップ
Ｓ１７において、ＳＰＰレジスタ１５に格納された値を
読み出すことにより、スタックポインタがプログラム実
行中にたとえ一時的にせよ何処まで移動したかをチェッ
クすることができる。

【００４２】勿論、ＳＰＰレジスタ１５にはスタック最
上位アドレス２００ｕを初期値としてセットするのみな
らず、スタック最上位アドレス２００ｕよりも高アドレ
ス側であれば、他の任意の値をセットすることができ
る。この場合、ＳＰＰレジスタ１５には自動的にその時
のスタックポインタの値がコピーされることになる。

【００４３】一方、ＳＰ比較回路１７が、ＳＰレジスタ
９に格納されていた値が、ＳＰＰレジスタ１５に格納さ
れていた値よりも大きい場合には信号線２１を“Ｈ”に
し、それ以外の場合には信号線２１を“Ｌ”に設定する
様に動作するものを用いれば、ＳＰＰレジスタ１５には
常にスタックポインタの最大値が格納されることにな
る。よって、上記の動作と同様にしてスタックアンダー
フローを検出することができる。

【００４４】勿論、ＳＰ比較回路１７が、複数の動作モ
ードを有するようにしておき、必要に応じてスタックオ
ーバーフローとスタックアンダーフローの何れかを選択
して検出することもできる。

【００４５】なお、デバッグすべきプログラムの実行に
先だって、モニタプログラムを実行させる場合がある。
しかし、この発明ではスタックポインタピークレジスタ
に予め所定の値を格納する命令を実行することができる
ので、プログラム開発時においてモニタプログラムが前
もって実行されスタックポインタピークレジスタに既に
何らかの値が格納されていても、新たにスタックポイン
タピークレジスタの値を初期化する事ができる。従っ
て、スタックが必要とする領域の検出は、モニタプログ
ラムの実行によって誤ることはない。

【００４６】第２実施例：図４は第２実施例にかかるマ
イクロプロセッサ１１ａの構成を示すブロック図であ
る。

【００４７】第１実施例におけるＳＰ比較回路１７に対
応してＳＰ比較回路１７ａ，１７ｂが、ＳＰＰレジスタ
１５に対応してＳＰＰレジスタ１５ａ，１５ｂが、それ
ぞれ設けられている。ＳＰレジスタ９、ＳＰ比較回路１
７ａ、ＳＰＰレジスタ１５ａの接続関係と、ＳＰレジス
タ９、ＳＰ比較回路１７ｂ、ＳＰＰレジスタ１５ｂの接
続関係とは、共に第１実施例で示されたＳＰレジスタ
９、ＳＰ比較回路１７、ＳＰＰレジスタ１５の接続関係
と同様である。

【００４８】ＳＰレジスタ９に格納されていた値が、Ｓ
ＰＰレジスタ１５に格納されていた値よりも小さい場合
には、ＳＰ比較回路１７ａはＳＰＰレジスタ１５ａをし
てＳＰレジスタ９に格納されていた値を格納せしめる。

【００４９】一方、ＳＰレジスタ９に格納されていた値
が、ＳＰＰレジスタ１５に格納されていた値よりも大き
い場合には、ＳＰ比較回路１７ｂはＳＰＰレジスタ１５
ｂをしてＳＰレジスタ９に格納されていた値を格納せし
める。

【００５０】第２実施例は以上の様に構成され、機能す
るので、スタックポインタの最大値及び最小値をチェッ
クすることができ、スタックオーバーフロー、スタック
アンダーフローの何れをも検出することができる。

【００５１】第３実施例：図５は第２実施例にかかるマ
イクロプロセッサ１１ｂの構成を示すブロック図であ
る。

【００５２】マイクロプロセッサ１１ｂは、第１実施例
に示されたマイクロプロセッサ１１に追加して、ＳＰＩ
レジスタ１０、割り込みスタックポインタ比較回路（Ｓ
ＰＩ比較回路）１８、割り込みスタックポインタピーク
レジスタ（ＳＰＩＰレジスタ）１６を設けた構成を有し
ている。

【００５３】割り込みルーチン実行時においてもスタッ
クを使用し、複数のスタックモードを持つマイクロプロ
セッサでは、それぞれのスタックモード毎にスタックポ
インタレジスタを有している。そこで、この様な場合に
本発明を適用したのが、第３実施例である。

【００５４】ＳＰＩレジスタ１０、ＳＰＩ比較回路１
８、ＳＰＩＰレジスタ１６の接続関係は、第１実施例で
示されたＳＰレジスタ９、ＳＰ比較回路１７、ＳＰＰレ
ジスタ１５の接続関係と同様である。従って、割り込み
ルーチンにおいてもスタックポインタの最大値若しくは
最小値であるピーク値をチェックすることができる。

【００５５】第４実施例：マイクロプロセッサにおい
て、複数のタスクを実行させるマルチタスクオペレーシ
ョンシステム（マルチタスクＯＳ）が稼働される場合が
ある。マルチタスクＯＳは、その上で複数のプログラム
（タスク）を同時に動作させるソフトウェアである。
「同時に」とはいえ、通常のマイクロプロセッサは一度
に一つの処理しかできないために、複数のタスクは時分
割で実行される。

【００５６】図６はこのようなタスクの切り替えの手順
を示すフローチャートである。簡単の為に２つのタスク
を切り替える場合について説明するが、更に多くのタス
クを切り替える場合についても同様に行われる。便宜
上、図９に示された従来のマイクロプロセッサ１を参照
して説明する。

【００５７】第１のタスクが実行されており、これが中
断される（ステップＳ２０）。タスクを時分割で切り替
える際に、直前まで実行していた第１のタスクのコンテ
キスト（タスクの状態を示す情報）として、マイクロプ
ロセッサの内部レジスタの値を主記憶装置にセーブする
（ステップＳ２１，Ｓ２２，Ｓ２３）。そして第２のタ
スクの実行が開始される（ステップＳ２５）。この際、
後述する内部レジスタの値のリストアが、第２のタスク
に関しても行われる（ステップＳ２４）。

【００５８】この後、第２のタスクの実行が終了した
後、ステップＳ２１，Ｓ２２，Ｓ２３と同様のセーブ
が、第２のタスクに関して行われる（ステップＳ２
６）。次に第１のタスクに関して主記憶装置にセーブさ
れていた内部レジスタの値をリストアし（ステップＳ２
７，Ｓ２８，Ｓ２９）、再度第１のタスクが続行される
（ステップＳ３０）。なお、ステップＳ２４におけるリ
ストアは、ステップＳ２７，Ｓ２８，Ｓ２９に対応して
いる。

【００５９】このようにセーブ、リストアされる内部レ
ジスタのデータは、それぞれのタスクにおけるコンテキ
ストに対応しており、タスクが切り替わって、中断、再
開しても同一タスクに関しては連続した処理が可能とな
る。

【００６０】本発明をマルチタスクＯＳにおいて適用す
る場合には、コンテキストとしてスタックポインタをも
セーブ、リストアする。

【００６１】図７は、本発明をマルチタスクＯＳに適用
した場合の手順を示すフローチャートである。図６に示
されたフローチャートに対し、ステップＳ２２とステッ
プＳ２３との間にステップＳ３１を、ステップＳ２７と
ステップＳ２８の間にステップＳ３４を、それぞれ追加
し、ステップＳ２４をステップＳ３２に、ステップＳ２
６をステップＳ３３に、それぞれ置換した構成を有して
いる。

【００６２】ステップＳ３１において、第１のタスクに
関してＳＰＰレジスタ１５の値が、プログラムカウンタ
７の値及び汎用レジスタ８の値並びにＳＰレジスタ９の
値と同様、コンテキストの一つとしてセーブされる。ま
た、ステップＳ３４においては第１のタスクに関してＳ
ＰＰレジスタ１５の値がコンテキストの一つとしてリス
トアされる。

【００６３】ステップＳ３２においては第２のタスクに
関するリストアが行われるが、これはステップＳ２７，
Ｓ３４，Ｓ２８，Ｓ２９に対応している。また、ステッ
プＳ３３においては第２のタスクに関するセーブが行わ
れるが、これはステップＳ２１，Ｓ２２，Ｓ３１，Ｓ２
３に対応している。

【００６４】以上のように、第４実施例においては、タ
スクが時分割で実行されていても、各タスク毎にスタッ
ク領域の最大値・最小値を得ることができる。勿論、中
断・再開されることにより、時間的には不連続であって
も、同一タスクに関する限り、スタックが一時的にせよ
最大値・最小値を採った場合にはその値が最後までＳＰ
Ｐレジスタ１５に格納される。従って、各タスク毎にス
タックオーバーフロー、スタックアンダーフローを容易
に検出することができる。

【００６５】

【発明の効果】この発明のうち請求項１にかかるマイク
ロプロセッサにおいては、スタックポインタピークレジ
スタにおいてスタックポインタのピーク値が格納される
ので、プログラムの途中でたとえ一時的にせよ、スタッ
クとして使用する領域の最大サイズが検出できる。この
ため、プログラムを開発する際にスタック領域の設定に
おいてスタックサイズを考慮することが容易となる。

【００６６】しかも、スタックポインタピークレジスタ
に予め所定の値を格納する命令を実行することができる
ので、プログラム開発時においてモニタプログラムが前
もって実行され、スタックポインタピークレジスタに既
に何らかの値が格納されていても、新たにスタックポイ
ンタピークレジスタの値を初期化する事ができる。従っ
て、スタックが必要とする領域の検出は、モニタプログ
ラムの実行によって誤ることはない。

【００６７】この発明のうち請求項２にかかるマイクロ
プロセッサにおいては、スタックオーバーフローが生じ
ないようにプログラムを開発することが容易となる。

【００６８】この発明のうち請求項３にかかるマイクロ
プロセッサにおいては、スタックアンダーフローが生じ
ないようにプログラムを開発することが容易となる。

【００６９】この発明のうち請求項４にかかるマイクロ
プロセッサにおいては、複数のスタック毎にスタックが
必要とする領域が検出できる。

【００７０】この発明のうち請求項５にかかるマルチタ
スク管理方法においては、マルチタスクを実行しつつ、
スタックポインタのピーク値が検出できる。

【図面の簡単な説明】

【図１】 この発明の第１実施例を示すブロック図であ
る。

【図２】 この発明の第１実施例の動作を示すフローチ
ャートである。

【図３】 この発明の第１実施例の動作を示すフローチ
ャートである。

【図４】 この発明の第２実施例を示すブロック図であ
る。

【図５】 この発明の第３実施例を示すブロック図であ
る。

【図６】 この発明の第４実施例の前提を示すフローチ
ャートである。

【図７】 この発明の第４実施例の動作を示すフローチ
ャートである。

【図８】 従来の技術を示すアドレスの概念図である。

【図９】 従来の技術を示すブロック図である。

【図１０】 従来の技術を示すフローチャートである。

【図１１】 樹来の技術の問題点を示す、アドレスの概
念図である。

【符号の説明】

５ 命令デコード部、６ 命令実行部、９ ＳＰレジス
タ、１０ ＳＰＩレジスタ、１５，１５ａ，１５ｂ Ｓ
ＰＰレジスタ、１６ ＳＰＩＰレジスタ、１７，１７
ａ，１７ｂ ＳＰ比較回路、１８ ＳＰＩ比較回路。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 スタック操作を行うマイクロプロセッサ
   であって、 （ａ）スタックの現状のスタックポインタを格納するス
   タックポインタレジスタと、 （ｂ）スタックポインタピークレジスタと、 （ｃ）（ｃ−１）前記スタックポインタレジスタの格納
   するデータが与えられる第１入力端と、（ｃ−２）前記
   スタックポインタピークレジスタの格納するデータが与
   えられる第２入力端と、（ｃ−３）前記第１入力端に与
   えられたデータと、前記第２入力端に与えられたデータ
   とを比較し、所定の大小関係に基づいて前記スタックポ
   インタピークレジスタの格納するデータを更新する出力
   端とを有する比較器と、 （ｄ）前記スタックポインタピークレジスタに対して所
   定の値を格納する命令を解析する、命令解析部とを備え
   るマイクロプロセッサ。
2. 【請求項２】 前記所定の大小関係とは、前記第１入力
   端に与えられたデータが前記第２入力端に与えられたデ
   ータよりも小さい場合に、前記スタックポインタピーク
   レジスタの値を、前記第１入力端に与えられたデータに
   更新することを示す、請求項１記載のマイクロプロセッ
   サ。
3. 【請求項３】 前記所定の大小関係とは、前記第１入力
   端に与えられたデータが前記第２入力端に与えられたデ
   ータよりも大きい場合に、前記スタックポインタピーク
   レジスタの値を、前記第１入力端に与えられたデータに
   更新することを示す、請求項１記載のマイクロプロセッ
   サ。
4. 【請求項４】 複数のスタックモードの制御を行うマイ
   クロプロセッサであって、 （ａ）前記複数のスタックモードのそれぞれに対応して
   設けられ、各スタックモードの現状のスタックポインタ
   をそれぞれ格納する複数のスタックポインタレジスタ
   と、 （ｂ）前記複数のスタックポインタレジスタに対応して
   設けられたスタックポンタピークレジスタと、 （ｃ）前記複数のスタックポインタレジスタに対応して
   設けられ、その各々が、（ｃ−１）対応する前記スタッ
   クポインタレジスタの格納するデータが与えられる第１
   入力端と、（ｃ−２）対応する前記スタックポインタピ
   ークレジスタの格納するデータが与えられる第２入力端
   と、（ｃ−３）前記第１入力端に与えられたデータと、
   前記第２入力端に与えられたデータとを比較し、所定の
   大小関係に基づいて前記スタックポインタピークレジス
   タの格納するデータを更新する出力端とを有する複数の
   比較器とを備えるマイクロプロセッサ。
5. 【請求項５】 請求項１記載のマイクロプロセッサにお
   いて複数のタスクを時分割で実行させるマルチタスク管
   理方法であって、 （ｅ）一の前記タスクを中断し、前記スタックポインタ
   ピークレジスタ及び前記スタックポインタレジスタの値
   を前記一のタスクのコンテキストとしてセーブする工程
   と、 （ｆ）他の前記タスクを開始させ、中断させる工程と、 （ｇ）前記一のタスクのコンテキストをリストアする工
   程と、 （ｈ）前記一のタスクを、前記一のタスクのコンテキス
   トに基づいて開始させる工程とを備えるマルチタスク管
   理方法。