JPH07334473A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】 【目的】 低コストで、疎結合マルチプロセッサシステ
ム相互間を接続して拡張する。 【構成】 各プロセッサシステムの共有メモリ４Ａ〜４
Ｃは、同一のメモリアドレスに割り付けられているた
め、何れのシステムでデータアクセスがあっても同時に
読み出しや書き込みが実行される。しかも各共有メモリ
４Ａ〜４Ｃへのデータ書き込みは共有メモリ間接続バス
１０を介して行なわれる。この共有メモリ間接続バス１
０はトラフィック量が少ないため、低速のものでよくハ
ードウェアコストが抑えられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、疎結合マルチプロセッ
サシステムを相互に接続して拡張したマルチプロセッサ
システムに関する。

【０００２】

【従来の技術】マルチプロセッサシステムは、複数のプ
ロセッサがそれぞれ共有メモリを介してデータを相互に
やり取りし、一定の処理を実行する。このようなシステ
ムを更に拡張しようとすれば、プロセッサや入出力装置
等を増設することも可能であるがこれには限度がある。
そこで、マルチプロセッサシステム拡張のための方法と
して、複数のマルチプロセッサシステムのシステムバス
を相互にバスリピータを介して接続する方法が知られて
いる。

【０００３】

【発明が解決しようとする課題】ところで、上記のよう
な従来の拡張されたマルチプロセッサシステムは、バス
リピータを介してシステムバスが直列接続される構成を
採用するため、接続されるシステム数が増えれば性能が
低下するという問題がある。また、システムバスを相互
に接続するバスリピータやシステムバスそのものを、シ
ステム全体の性能を十分に満足させるために、それぞれ
高性能で高価なものとしなければならない。しかも、入
出力制御装置等による割り込みをデータ転送と同様に実
現しようとすれば、システムバス以外に多数の割り込み
信号線を増設する必要があり、ハードウェアコストがか
さむという問題もある。

【０００４】

【課題を解決するための手段】本発明は以上の点を解決
するために次の構成を採用する。このシステムは、それ
ぞれシステムバスとシステムバスを介して接続されたプ
ロセッサ及び共有メモリを持つ複数のプロセッサシステ
ムから成る。各プロセッサシステムを共有メモリが相互
に各システムバスとは別個に設けられた共有メモリ間接
続バスによって接続される。いずれの共有メモリも共有
メモリ間接続バス上で各プロセッサシステムの共通の同
一のメモリアドレスに割り付けられる。

【０００５】

【作用】各プロセッサシステムの共有メモリは、いずれ
のシステムでも同一のメモリアドレスに割り付けられて
いるため、どのシステムでデータアクセスがあっても同
時に読み出しや書き込みが実行される。しかも、各共有
メモリへのデータ書き込みは共有メモリ間接続バスを介
して行なわれる。この共有メモリ間接続バスはトラフィ
ック量が少ないため低速のものでよく、ハードウェアコ
ストが抑えられる。

【０００６】

【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図１は、本発明のシステムの実施例を示すブロ
ック図である。本発明のシステムは、図に示すように複
数のプロセッサシステムを相互に接続した構成のもので
ある。図の例では３組のプロセッサシステムがその共有
メモリ４Ａ〜４Ｃをつなぐ共有メモリ間接続バス１０を
介して接続されている。

【０００７】この図１に示す各プロセッサシステムは具
体的には次のような構成とされる。図２に、本発明の実
施に適するプロセッサシステム具体例ブロック図を示
す。このプロセッサシステムは、システムバス１に対し
プロセッサ（この図ではＣＰＵと表示）２−１〜２−３
と、共有メモリ４及びＩ／Ｏ制御部５−１〜５−２を接
続した構成のものである。この図の例では、プロセッサ
２−１〜２−３は３台図示したが、これは２台でもそれ
以上何台接続されたものでもよい。また、各プロセッサ
２−１〜２−３にはそれぞれローカルメモリ３−１〜３
−３が接続されている。

【０００８】即ち、このシステムはいわゆる疎結合マル
チプロセッサシステムを構成している。疎結合マルチプ
ロセッサシステムは、各プロセッサ２−１〜２−３がそ
れぞれ相互に共用するデータは共有メモリ４を使用して
アクセスするが、その他のデータ処理には、個別に接続
されたローカルメモリ３−１〜３−３を使用する。従っ
て、いわゆるシステムバスの機能に、キャッシュ一致制
御プロトコルが不要となる。即ち、共有メモリ４はプロ
セッサ間のデータ転送に使われるのみであって、共有メ
モリ４に対するアクセス頻度、即ちトラフィック量が比
較的少ない。本発明はこのような疎結合マルチプロセッ
サシステムの特性を活かし、比較的安いハードウェアコ
ストでシステムの拡張を図ることを目的としている。従
って、本発明はこの種の疎結合マルチプロセッサシステ
ムについて適用される。

【０００９】図１には図２に示したシステムのプロセッ
サやＩ／Ｏ制御部の表示を一部簡略化して記載してい
る。即ち、図１のシステムは、それぞれシステムバス１
Ａ、１Ｂ、１Ｃに対し複数のプロセッサ２Ａ、２Ｂ、２
Ｃが接続され、更に共有メモリ４Ａ、４Ｂ、４ＣとＩ／
Ｏ制御部５Ａ、５Ｂ、５Ｃが接続された構成のものであ
る。また、各プロセッサ２Ａ、２Ｂ、２Ｃはそれぞれロ
ーカルメモリ３Ａ、３Ｂ、３Ｃを接続している。

【００１０】ここで、本発明のシステムでは、従来のよ
うにマルチプロセッサシステムの拡張のためシステムバ
スを相互に接続することなく、共有メモリ４Ａ〜４Ｃを
共有メモリ間接続バス１０によって相互に接続してい
る。即ち、共有メモリ４Ａ〜４Ｃは、システムバス１Ａ
〜１Ｃとは別個に設けられた共有メモリ間接続バス１０
によって相互に接続されている。ここで、本発明におい
てはいずれの共有メモリ４Ａ〜４Ｃも、共有メモリ間接
続バス１０上で全てのプロセッサシステムに共通の同一
のメモリアドレスに割り付けられる。

【００１１】図３に、このようなアドレス空間例（その
１）を示す。この図に示すように、図１の実施例では、
全ての共有メモリ４Ａ、４Ｂ、４Ｃに全く同一のアドレ
ス空間が割り付けられる。このアドレス空間には、例え
ば共有メモリ４Ａ〜４Ｃに共通の領域１１と、プロセッ
サ２Ａ用の割り込みアドレス１１Ａと、プロセッサ２Ｂ
用の割り込みアドレス１１Ｂと、プロセッサ２Ｃ用の割
り込みアドレス１１Ｃが設定されている。

【００１２】図１のブロック図と図３のアドレス空間を
参照しながら本発明のシステムの動作を説明する。例え
ば、図１に示すプロセッサ２Ａは、プロセッサ２Ｂに対
しデータの転送を行なう場合、次のように動作する。ま
ず、プロセッサ２Ａは、共有メモリ間接続バス１０を介
して所定のアドレスにデータを書き込む。この場合、共
有メモリ４Ａ、４Ｂ、４Ｃがいずれも同一のメモリアド
レスに割り付けられているため、このデータは各共有メ
モリ４Ａ、４Ｂ、４Ｃの対応する領域に同時に書き込ま
れる。

【００１３】次に、プロセッサ２Ａはこのように共有メ
モリにデータを書き込んだ旨をプロセッサ２Ｂに通知す
るために、特定のアドレスへ割り込み処理用のデータ書
き込みを行なう。このアドレスは図３に示したプロセッ
サ２Ｂ用割り込みアドレス１１Ｂである。図１に示すプ
ロセッサ２Ａがこのプロセッサ２Ｂ用割り込みアドレス
１１Ｂに所定のデータを書き込むと、プロセッサ２Ｂに
対し割り込み通知が入力する。なお、これは例えば特定
の割り込み用アドレスがアクセスされた場合に、そのア
クセス信号によって割り込み信号が有効になる割り込み
線をプロセッサ２Ｂに接続しておくような手段によれば
よい。こうして割り込みを受けたプロセッサ２Ｂは共有
メモリ４Ｂから自己のシステムバス１Ｂを介してそのデ
ータを読み込み一定の処理を実行する。

【００１４】次に、図４を用いて本発明のシステムの別
の実施例を示すブロック図を説明する。このシステムで
は各プロセッサシステムの共有メモリ４Ａ、４Ｂ、４Ｃ
にはそれぞれ共通領域７Ａ〜７Ｃと内部専用領域８Ａ〜
８Ｃが設けられている。上記図１の実施例では各プロセ
ッサシステムの共有メモリ４Ａ、４Ｂ、４Ｃは全て同一
のメモリアドレスに割り付けられていた。従って、デー
タの書き込み、読出しは全ての共有メモリの対応する領
域に対し同時に行なわれていた。しかしながら、同一の
システムバス内で閉じたデータ転送にも共有メモリ４
Ａ、４Ｂ、４Ｃが使用される。このような同一システム
バス内で閉じたデータ転送も共有メモリ間接続バス１０
を用いて行なうと、他のプロセッサシステムの共有メモ
リにも必要ないデータが同時に書き込まれてしまう。そ
こで、この実施例では同一システムバス内で閉じたデー
タ転送は内部専用領域８Ａ〜８Ｃを使用し、各プロセッ
サシステム間でのデータ転送には共通領域７Ａ〜７Ｃを
使用するようにメモリアドレスを割り付けている。

【００１５】図５に、図４の実施例におけるアドレス空
間例説明図を示す。この図に示すように、図４の実施例
では例えば共有メモリ４Ａの共通領域７Ａには図１の実
施例同様に、共有メモリ４Ａ〜４Ｃに共通の領域１１と
プロセッサ２Ａ用割り込みアドレス１１Ａ、プロセッサ
２Ｂ用割り込みアドレス１１Ｂ、プロセッサ２Ｃ用割り
込みアドレス１１Ｃを割り付けている。そして、これ以
外に内部のプロセッサ用割り込みアドレス１１ＡＡ…
と、内部専用領域１２を設ける。内部専用領域１２は各
システム毎にそれぞれ異なるデータが書き込まれる領域
とされる。

【００１６】図４及び図５を用いてこの実施例のシステ
ムの具体的動作を説明する。例えば、プロセッサ２Ａが
同一のシステムバス１Ａに接続された他のプロセッサに
対してデータ転送を行なう場合には、共有メモリ４Ａの
内部専用領域８Ａに対しデータを書き込む。次に、プロ
セッサ２Ａは転送相手先のプロセッサ用の割り込みアド
レス、例えば図５に示したアドレス１１ＡＡにデータ書
き込み通知のためのアクセスを行なう。なお、このデー
タ転送を受けるシステムバス１Ａに接続されたもう１つ
のプロセッサをプロセッサ２ＡＡと表示している。

【００１７】即ち、図５に示すように、共通領域７Ａに
は全てのプロセッサのための割り込みアドレスが設けら
れている。従って、割り込み用のアクセスがされると、
共有メモリ間接続バス１０を介して他の共有メモリ４
Ｂ、４Ｃの対応する割込みアドレスにも同時書き込みが
行なわれる。これは共通領域７Ａについて各共有メモリ
４Ａ、４Ｂ、４Ｃに書き込まれた内容を一致させるため
で、ここに全てのプロセッサに対する割り込み用アドレ
スが設定されているため、上記のような処理が実行され
る。次に、システムバス１Ａに接続されたプロセッサ２
ＡＡは上記の割り込みアドレスへのアクセスを検出し内
部専用領域８Ａから該当するデータを読み込む。

【００１８】上記のような動作によって、共有メモリ間
接続バス１０は可能な限り不要なデータ転送に使用しな
いようにすることができる。従って、トラフィック量を
減少させることができる。即ち、この実施例では以上の
ように、共有メモリ４Ａ、４Ｂ、４Ｃの一部は、共有メ
モリ間接続バス１０上で各プロセッサシステムに共通の
同一のメモリアドレスに張り付けられ、残りの部分は自
己のプロセッサシステム内部でのみアクセスされるアド
レス空間、即ち内部専用領域８Ａに割り付けられる。

【００１９】次に、本発明の更に別の実施例を説明す
る。図６は、本発明の別のシステムの実施例ブロック図
である。このシステムでは、各プロセッサシステムの共
有メモリ４Ａ、４Ｂ、４Ｃが、それぞれ自己がデータの
転送を受けるアドレス空間に対応する部分のメモリのみ
を実装している。即ち、この図に示すように、共有メモ
リ４Ａはプロセッサ２Ａがデータの転送を受ける領域９
Ａと内部専用領域８Ａを実装している。また、共有メモ
リ４Ｂは、プロセッサ２Ｂがデータの転送を受ける領域
９Ｂと内部専用領域８Ｂを実装している。最後に、共有
メモリ４Ｃは、プロセッサ２Ｃがデータの転送を受ける
領域９Ｃと内部専用領域８Ｃとを実装している。内部専
用領域８Ａ、８Ｂ、８Ｃの構成や取り扱いは図４に示し
た実施例と全く同様で、それぞれのシステムバス内で閉
じた空間に割り当てられそれぞれ別個のデータが格納さ
れる。

【００２０】一方、残りの領域は共通領域に割り付けら
れるが、実際にはシステムバス１Ａに接続された共有メ
モリ４Ａは、プロセッサ２Ａがデータの転送を受ける領
域９Ａのみを実装している。従って、プロセッサ２Ａが
受けるべきデータの書き込みが実行されると、共有メモ
リ４Ａの領域９Ａにのみそのデータが書き込まれる。ま
た、プロセッサ２Ｂが受けるべきデータの書き込みにつ
いてアクセスが行なわれると、共有メモリ４Ｂの領域９
Ｂに対してのみそのデータが書き込まれる。従って、不
要な共有メモリに対するデータの同時書き込みはこの実
施例では行なわれない。このようにして関係の無いシス
テムのトラフィック量を抑えるようにしている。

【００２１】図７に、この実施例におけるアドレス空間
例説明図を示す。この図に示すように、この実施例では
プロセッサ２Ａがデータ転送を受ける領域１３Ａはプロ
セッサシステムＡ、プロセッサ２Ｂがデータ転送を受け
る領域１３Ｂはシステムバス１Ｂに接続されたプロセッ
サシステムのみがメモリを実装している。プロセッサ２
Ｃがデータ転送を受ける領域１３Ｃについても、システ
ムバス１Ｃに接続されたプロセッサシステムのみがメモ
リを実装している。内部専用領域１２は各プロセッサシ
ステム毎に設けられる。

【００２２】上記の実施例のシステムは次のように動作
する。まず、プロセッサ２Ａがプロセッサ２Ｂに対しデ
ータ転送を行なう場合を考える。この場合、プロセッサ
２Ａは共有メモリ間接続バス１０を介してデータ書き込
みを実施する。この場合、自己のシステムバス１Ａに接
続された共有メモリ４Ａには該当するアドレスがないた
め、システムバス１Ｂに接続された共有メモリ４Ｂの該
当するアドレスにのみデータが書き込まれる。

【００２３】次に、データ割り込みのための特定のアド
レスにアクセスを行なう。この実施例の場合、各プロセ
ッサ用の割り込みアドレスは各共有メモリに共通に設け
られているとする。実際にこの割り込みアドレスはプロ
セッサ数分設ければよく、実質的にメモリの使用量が極
めて少ないので、それぞれに共通に設けたとしてもコス
トアップにはならない。しかも、制御はしやすくなるた
め、このような設定が好ましい。プロセッサ２Ｂはデー
タ書き込みのための割り込みがあると自己のシステムバ
ス１Ｂに接続された共有メモリ４Ａの該当するアドレス
からデータを読み出す。

【００２４】この実施例では、それぞれ自己がデータの
転送を受けるアドレス空間に対応する部分のみメモリを
実装するため、各プロセッサシステムともハードウェア
量を十分少なくし、コストを抑えることができる。

【００２５】本発明は以上の実施例に限定されない。各
共有メモリに書き込まれたデータを一致させるための処
理は、トラフィック量が比較的少ないことから、簡単な
ＤＭＡ（ダイレクトメモリアクセス）コントローラー等
を用いてもよいし、またその他同様のよく知られたデー
タ転送デバイスを使用して差し支えない。また、各プロ
セッサシステムに接続されたプロセッサの数や入出力制
御部の数その他は自由に変更しても差し支えない。もち
ろん、共有メモリ間接続バスにより相互に接続される共
有メモリの数や、これに対応するシステムバスの数も自
由に選定し変更して差し支えない。

【００２６】また、上記の実施例では全て共有メモリの
特定のアドレスに対するアクセスによってデータ転送先
のプロセッサに対する割り込みを通知する構成とした
が、割り込み信号線を別に設けるような構成にしても差
し支えない。

【００２７】

【発明の効果】以上説明した本発明のマルチプロセッサ
システムは、システムバスとシステムバスを介して接続
されたプロセッサ及び共有メモリを持つ複数のプロセッ
サシステムから成り、各プロセッサシステムの共有メモ
リが相互に各システムバスとは別個に設けられた共有メ
モリ間接続バスによって接続され、いずれの共有メモリ
も共有メモリ間接続バス上で一定のメモリアドレスに割
り付けられ、この共有メモリ間接続バスによってデータ
の転送が行なわれるため、システムを拡張する場合のハ
ードウェア量が非常に少なくてすむ。しかもデータ転送
のトラフィック量が少ないことから比較的低速のバスで
よく、ハードウェアのコストを十分低く抑えることがで
きる。

【図面の簡単な説明】

【図１】本発明のシステムの実施例を示すブロック図
（その１）である。

【図２】本発明の実施に適するプロセッサシステムブロ
ック図である。

【図３】アドレス空間例説明図（その１）である。

【図４】本発明のシステムの別の実施例を示すブロック
図（その２）である。

【図５】アドレス空間例説明図（その２）である。

【図６】本発明のシステムの更に別の実施例を示すブロ
ック図である。

【図７】アドレス空間例説明図（その３）である。

【符号の説明】

１Ａ、１Ｂ、１Ｃ システムバス ２Ａ、２Ｂ、２Ｃ プロセッサ ３Ａ、３Ｂ、３Ｃ ローカルメモリ ４Ａ、４Ｂ、４Ｃ 共有メモリ １０ 共有メモリ間接続バス

Claims (4)

【特許請求の範囲】
1. 【請求項１】 それぞれシステムバスと、このシステム
   バスを介して接続されたプロセッサ及び共有メモリを持
   つ複数のプロセッサシステムから成り、 前記各プロセッサシステムの共有メモリは、相互に、前
   記各システムバスとは別個に設けられた、共有メモリ間
   接続バスによって接続され、 いずれの共有メモリも、前記共有メモリ間接続バス上
   で、各プロセッサシステムに共通の同一のメモリアドレ
   スに割り付けられていることを特徴とするマルチプロセ
   ッサシステム。
2. 【請求項２】 それぞれシステムバスと、このシステム
   バスを介して接続されたプロセッサ及び共有メモリを持
   つ複数のプロセッサシステムから成り、 前記各プロセッサシステムの共有メモリは、相互に、前
   記各システムバスとは別個に設けられた、共有メモリ間
   接続バスによって接続され、 いずれの共有メモリも、その一部が、前記共有メモリ間
   接続バス上で、各プロセッサシステムに共通の同一のメ
   モリアドレスに割り付けられ、残部が、自己のプロセッ
   サシステム内部でのみアクセスされるアドレス空間に割
   り付けられていることを特徴とするマルチプロセッサシ
   ステム。
3. 【請求項３】 それぞれシステムバスと、このシステム
   バスを介して接続されたプロセッサ及び共有メモリを持
   つ複数のプロセッサシステムから成り、 前記各プロセッサシステムの共有メモリは、相互に、前
   記各システムバスとは別個に設けられた、共有メモリ間
   接続バスによって接続され、 いずれの共有メモリも、前記共有メモリ間接続バス上
   で、各プロセッサシステムに共通のメモリアドレス空間
   に割り付けられるとともに、各プロセッサシステム毎
   に、自己がデータの転送を受けるアドレス空間に対応す
   る部分のみ、メモリを実装していることを特徴とするマ
   ルチプロセッサシステム。
4. 【請求項４】 共有メモリ間接続バス上で、割り付けら
   れている特定のメモリアドレスが、 各プロセッサシステムのプロセッサに対する、共有メモ
   リへのデータ書き込み通知のための、割り込みアドレス
   に設定されていることを特徴とする請求項１、２または
   ３に記載のマルチプロセッサシステム。