JPH07335478A - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法Info
- Publication number
- JPH07335478A JPH07335478A JP14554394A JP14554394A JPH07335478A JP H07335478 A JPH07335478 A JP H07335478A JP 14554394 A JP14554394 A JP 14554394A JP 14554394 A JP14554394 A JP 14554394A JP H07335478 A JPH07335478 A JP H07335478A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- element block
- cutting
- laminated
- firing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000005520 cutting process Methods 0.000 claims abstract description 55
- 238000010304 firing Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 13
- 238000000227 grinding Methods 0.000 claims description 4
- 238000005245 sintering Methods 0.000 abstract description 18
- 229910010293 ceramic material Inorganic materials 0.000 abstract 1
- 239000003985 ceramic capacitor Substances 0.000 description 15
- 239000011230 binding agent Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- 239000000567 combustion gas Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
- H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
- H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
- Y10T29/49792—Dividing through modified portion
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 脱バインダーやセラミックの焼結にばらつき
を生じさせることなく、寸法の大きな積層ブロック（セ
ラミック積層体）を効率よく焼成することを可能にす
る。 【構成】 積層ブロック４の所定の位置（切断位置の少
なくとも一部）に溝１１を設けて素子ブロック連１４を
形成し、表面積を大きくして焼成するとともに、焼成後
の素子ブロック連１４の溝１１の幅Ｗ1より厚みＴ2の大
きい切断刃９を用いて、焼成後の素子ブロック連１４を
所定の切断位置で切断し、切断位置に溝１１が形成され
ている部分については、切断刃９により溝１１の側面を
研削して内部電極１を研削面に露出させつつ溝１１に沿
って切断することにより各素子ブロック５を切り離す。
を生じさせることなく、寸法の大きな積層ブロック（セ
ラミック積層体）を効率よく焼成することを可能にす
る。 【構成】 積層ブロック４の所定の位置（切断位置の少
なくとも一部）に溝１１を設けて素子ブロック連１４を
形成し、表面積を大きくして焼成するとともに、焼成後
の素子ブロック連１４の溝１１の幅Ｗ1より厚みＴ2の大
きい切断刃９を用いて、焼成後の素子ブロック連１４を
所定の切断位置で切断し、切断位置に溝１１が形成され
ている部分については、切断刃９により溝１１の側面を
研削して内部電極１を研削面に露出させつつ溝１１に沿
って切断することにより各素子ブロック５を切り離す。
Description
【０００１】
【産業上の利用分野】この発明は、積層セラミック電子
部品の製造方法に関し、詳しくは、セラミックコンデン
サ、積層ＬＣ複合部品、積層圧電アクチュエータなどの
ように、セラミック中に内部電極が配設された構造を有
する積層セラミック電子部品の製造方法に関する。
部品の製造方法に関し、詳しくは、セラミックコンデン
サ、積層ＬＣ複合部品、積層圧電アクチュエータなどの
ように、セラミック中に内部電極が配設された構造を有
する積層セラミック電子部品の製造方法に関する。
【０００２】
【従来の技術】積層セラミックコンデンサなどの積層セ
ラミック電子部品の生産性の向上を図った製造方法の一
つに以下に説明するような製造方法がある。
ラミック電子部品の生産性の向上を図った製造方法の一
つに以下に説明するような製造方法がある。
【０００３】この製造方法（積層セラミックコンデンサ
の製造方法）においては、 まず、図８に示すように、複数の内部電極５１が形成
されたセラミックグリーンシート５２を積層するととも
に、上下両面側に内部電極の形成されていないセラミッ
クグリーンシート５３を積層し、これを圧着することに
より積層ブロック５４を形成する。 それから、この積層ブロック５４を焼成した後、所定
の位置で、内部電極５１が形成された面と略垂直の方向
にスライスして、複数枚の素子ブロック（複数の積層セ
ラミックコンデンサ素子を含むブロック）５５を切り出
す（図９）。 次に、この素子ブロック５５の表裏両面に端子電極
（外部電極）５６を塗布する（図１０）。 そして、この素子ブロック５５を所定の位置で切断す
る（図１１(ａ)）ことにより、図１１(ｂ)に示すよう
な、セラミック５７中に内部電極５１が垂直方向に配設
され、上下両面側に端子電極５６が配設された積層セラ
ミックコンデンサ５８を得る。
の製造方法）においては、 まず、図８に示すように、複数の内部電極５１が形成
されたセラミックグリーンシート５２を積層するととも
に、上下両面側に内部電極の形成されていないセラミッ
クグリーンシート５３を積層し、これを圧着することに
より積層ブロック５４を形成する。 それから、この積層ブロック５４を焼成した後、所定
の位置で、内部電極５１が形成された面と略垂直の方向
にスライスして、複数枚の素子ブロック（複数の積層セ
ラミックコンデンサ素子を含むブロック）５５を切り出
す（図９）。 次に、この素子ブロック５５の表裏両面に端子電極
（外部電極）５６を塗布する（図１０）。 そして、この素子ブロック５５を所定の位置で切断す
る（図１１(ａ)）ことにより、図１１(ｂ)に示すよう
な、セラミック５７中に内部電極５１が垂直方向に配設
され、上下両面側に端子電極５６が配設された積層セラ
ミックコンデンサ５８を得る。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の製
造方法によれば、積層ブロック５４を焼成する際に、積
層ブロック５４の寸法が大きいために、脱バインダーや
セラミックの焼結にばらつきが生じやすく、得られる素
子の特性がばらつくという問題点がある。
造方法によれば、積層ブロック５４を焼成する際に、積
層ブロック５４の寸法が大きいために、脱バインダーや
セラミックの焼結にばらつきが生じやすく、得られる素
子の特性がばらつくという問題点がある。
【０００５】この問題点を解決するために、積層ブロッ
ク５４をスライスして、複数枚の素子ブロック５５にし
てから焼成するという手順で製造する方法も考えられる
が、その場合、内部電極５１とセラミックグリーンシー
ト５２の焼結収縮量の差より、内部電極５１が、素子ブ
ロック５５の表面から後退して、端子電極（外部電極）
５６とのコンタクト不良が発生しやすくなるという問題
点がある。
ク５４をスライスして、複数枚の素子ブロック５５にし
てから焼成するという手順で製造する方法も考えられる
が、その場合、内部電極５１とセラミックグリーンシー
ト５２の焼結収縮量の差より、内部電極５１が、素子ブ
ロック５５の表面から後退して、端子電極（外部電極）
５６とのコンタクト不良が発生しやすくなるという問題
点がある。
【０００６】この発明は、上記問題点を解決するもので
あり、脱バインダーやセラミックの焼結にばらつきを生
じさせることなく、寸法の大きな積層ブロック（セラミ
ック積層体）を焼成して、効率よく確実に脱バインダー
及びセラミックの焼結を行なうことが可能で、量産性に
優れた積層セラミック電子部品の製造方法を提供するこ
とを目的とする。
あり、脱バインダーやセラミックの焼結にばらつきを生
じさせることなく、寸法の大きな積層ブロック（セラミ
ック積層体）を焼成して、効率よく確実に脱バインダー
及びセラミックの焼結を行なうことが可能で、量産性に
優れた積層セラミック電子部品の製造方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明の積層セラミック電子部品の製造方法は、
セラミック中に内部電極が埋設された構造を有する積層
セラミック電子部品の製造方法において、(ａ)所定の位
置に内部電極が配設されたセラミックグリーンシートを
複数枚積層して積層ブロックを形成する工程と、(ｂ)前
記積層ブロックの、下記(ｄ)の工程における切断位置の
少なくとも一部に、内部電極が形成された面と略垂直の
方向に所定の幅を有する溝を形成することにより、それ
ぞれが複数の積層セラミック電子部品素子を含む複数の
素子ブロックが、前記溝を介して連結された状態の素子
ブロック連を形成する工程と、(ｃ)前記素子ブロック連
を焼成する工程と、(ｄ)焼成後の素子ブロック連の溝の
幅より厚みの大きい切断刃を用いて焼成後の素子ブロッ
ク連を所定の切断位置で切断し、切断位置に溝が形成さ
れている部分については、前記切断刃により溝の側面を
研削して内部電極を研削面に露出させつつ溝に沿って切
断することにより、各素子ブロックを切り離す工程とを
具備することを特徴としている。
に、この発明の積層セラミック電子部品の製造方法は、
セラミック中に内部電極が埋設された構造を有する積層
セラミック電子部品の製造方法において、(ａ)所定の位
置に内部電極が配設されたセラミックグリーンシートを
複数枚積層して積層ブロックを形成する工程と、(ｂ)前
記積層ブロックの、下記(ｄ)の工程における切断位置の
少なくとも一部に、内部電極が形成された面と略垂直の
方向に所定の幅を有する溝を形成することにより、それ
ぞれが複数の積層セラミック電子部品素子を含む複数の
素子ブロックが、前記溝を介して連結された状態の素子
ブロック連を形成する工程と、(ｃ)前記素子ブロック連
を焼成する工程と、(ｄ)焼成後の素子ブロック連の溝の
幅より厚みの大きい切断刃を用いて焼成後の素子ブロッ
ク連を所定の切断位置で切断し、切断位置に溝が形成さ
れている部分については、前記切断刃により溝の側面を
研削して内部電極を研削面に露出させつつ溝に沿って切
断することにより、各素子ブロックを切り離す工程とを
具備することを特徴としている。
【０００８】また、前記(ｂ)の素子ブロック連を形成す
る工程において形成される溝の幅が０．１〜０．５mmの
範囲にあることを特徴としている。
る工程において形成される溝の幅が０．１〜０．５mmの
範囲にあることを特徴としている。
【０００９】さらに、前記(ｄ)の素子ブロック連を切断
する工程において用いられる切断刃の厚みが、前記(ｃ)
の焼成工程を経た後の素子ブロック連の溝の幅より０．
０５〜０．３mm大きいことを特徴としている。
する工程において用いられる切断刃の厚みが、前記(ｃ)
の焼成工程を経た後の素子ブロック連の溝の幅より０．
０５〜０．３mm大きいことを特徴としている。
【００１０】
【作用】積層ブロックの所定の位置（焼成後に切断する
位置の少なくとも一部）に、内部電極が形成された面と
略垂直の方向に溝を形成することにより、それぞれが複
数の積層セラミック電子部品素子を含む複数の素子ブロ
ックが、該溝を介して連結された状態の素子ブロック連
が形成される。（このとき、各素子ブロックに含まれる
積層セラミック電子部品素子の所定の内部電極が素子ブ
ロックの所定の端面に露出する。）
位置の少なくとも一部）に、内部電極が形成された面と
略垂直の方向に溝を形成することにより、それぞれが複
数の積層セラミック電子部品素子を含む複数の素子ブロ
ックが、該溝を介して連結された状態の素子ブロック連
が形成される。（このとき、各素子ブロックに含まれる
積層セラミック電子部品素子の所定の内部電極が素子ブ
ロックの所定の端面に露出する。）
【００１１】この素子ブロック連は、各素子ブロック間
に溝が形成されており、従来の、溝が形成されていない
積層ブロックに比べて表面積が大きいため、脱バインダ
ー時に発生する有機物の燃焼ガスの抜けやセラミックの
焼結時における雰囲気ガスとの交換が効率よく行なわ
れ、脱バインダーやセラミックの焼結がむらなく均一に
行なわれる。
に溝が形成されており、従来の、溝が形成されていない
積層ブロックに比べて表面積が大きいため、脱バインダ
ー時に発生する有機物の燃焼ガスの抜けやセラミックの
焼結時における雰囲気ガスとの交換が効率よく行なわ
れ、脱バインダーやセラミックの焼結がむらなく均一に
行なわれる。
【００１２】一方、この焼結工程では、素子ブロックを
構成する内部電極とセラミックグリーンシートの焼結収
縮量の差より、内部電極が素子ブロックの端面（表面）
から後退するが、素子ブロック連の切断工程において、
溝の幅より厚みの大きい切断刃を用いて溝に沿って切断
する際に、溝の側面が研削され、内部電極が研削面に露
出する。したがって、内部電極を端子電極（外部電極）
などに確実に導通させることが可能になる。
構成する内部電極とセラミックグリーンシートの焼結収
縮量の差より、内部電極が素子ブロックの端面（表面）
から後退するが、素子ブロック連の切断工程において、
溝の幅より厚みの大きい切断刃を用いて溝に沿って切断
する際に、溝の側面が研削され、内部電極が研削面に露
出する。したがって、内部電極を端子電極（外部電極）
などに確実に導通させることが可能になる。
【００１３】また、素子ブロック連を形成する工程にお
いて、積層ブロックに形成する溝の幅を０．１〜０．５
mmとすることにより、各素子ブロックが溝により隔てら
れた表面積の大きい素子ブロック連を確実に形成するこ
とが可能になり、素子ブロック連の焼成工程において、
良好な脱バインダー及びセラミックの焼結を行なうこと
が可能になる。
いて、積層ブロックに形成する溝の幅を０．１〜０．５
mmとすることにより、各素子ブロックが溝により隔てら
れた表面積の大きい素子ブロック連を確実に形成するこ
とが可能になり、素子ブロック連の焼成工程において、
良好な脱バインダー及びセラミックの焼結を行なうこと
が可能になる。
【００１４】なお、溝の幅を０．１〜０．５mmの範囲と
したのは、０．１mm未満では、脱バインダー時のガス抜
けやセラミックの焼結などにむらが生じ、また、０．５
mmを越えても、脱バインダー時のガス抜けやセラミック
の焼結などの効果に顕著な改善がみられなくなるばかり
でなく、素子ブロック連が大型化して材料の無駄が増え
るため、コストの増大を招くなどの問題点があることに
よる。また、溝の幅のさらに好ましい範囲は０．３mm〜
０．４mmの範囲である。
したのは、０．１mm未満では、脱バインダー時のガス抜
けやセラミックの焼結などにむらが生じ、また、０．５
mmを越えても、脱バインダー時のガス抜けやセラミック
の焼結などの効果に顕著な改善がみられなくなるばかり
でなく、素子ブロック連が大型化して材料の無駄が増え
るため、コストの増大を招くなどの問題点があることに
よる。また、溝の幅のさらに好ましい範囲は０．３mm〜
０．４mmの範囲である。
【００１５】また、前記(ｄ)の素子ブロック連を切断す
る工程において、その厚みが、焼成工程を経た後の素子
ブロック連の溝の幅より０．０５〜０．３mm大きい切断
刃を用いることにより、前記溝の側面を確実に研削し
て、内部電極を研削面に露出させつつ溝に沿って素子ブ
ロック連を切断して、各素子ブロックを切り離すことが
できる。
る工程において、その厚みが、焼成工程を経た後の素子
ブロック連の溝の幅より０．０５〜０．３mm大きい切断
刃を用いることにより、前記溝の側面を確実に研削し
て、内部電極を研削面に露出させつつ溝に沿って素子ブ
ロック連を切断して、各素子ブロックを切り離すことが
できる。
【００１６】なお、切断刃の厚みを焼成後の素子ブロッ
ク連の溝の幅より、０．０５〜０．３mm大きい範囲とし
たのは、焼成後の溝の幅との差が０．０５mm未満の場
合、内部電極を研削面に確実に露出させることができな
い場合があり、また、０．３mmを越えると、研削量が大
きくなり過ぎ、材料の無駄が増えてコストの増大を招く
などの問題点があることによる。また、切断刃の厚みの
さらに好ましい範囲は、焼成後の素子ブロック連の溝の
幅より、０．１〜０．２mm大きい範囲である。
ク連の溝の幅より、０．０５〜０．３mm大きい範囲とし
たのは、焼成後の溝の幅との差が０．０５mm未満の場
合、内部電極を研削面に確実に露出させることができな
い場合があり、また、０．３mmを越えると、研削量が大
きくなり過ぎ、材料の無駄が増えてコストの増大を招く
などの問題点があることによる。また、切断刃の厚みの
さらに好ましい範囲は、焼成後の素子ブロック連の溝の
幅より、０．１〜０．２mm大きい範囲である。
【００１７】
【実施例】以下、この発明の実施例を図に基づいて説明
する。なお、この実施例では、積層セラミックコンデン
サを製造する場合について説明する。
する。なお、この実施例では、積層セラミックコンデン
サを製造する場合について説明する。
【００１８】まず、図１に示すように、複数の内部電
極１が形成されたセラミックグリーンシート２を積層す
るとともに、上下両面側に内部電極の形成されていない
セラミックグリーンシート３を積層し、これを圧着する
ことにより積層ブロック４を形成した（例えば、幅Ｗ＝
５０mm、高さＨ＝４mm、長さＬ＝５０mm）。 次いで、図２に示すように、この積層ブロック４の所
定の位置、すなわち、焼成後に切断すべき位置（カット
ライン）Ａに、厚みＴ1が０．３mmの刃（図示せず）を
用いて、幅Ｗ0が０．３１mmの溝１１を、内部電極が形
成された面と略垂直の方向に形成して、それぞれが複数
の積層セラミック電子部品素子を含む複数の素子ブロッ
ク５が溝１１を介して連結された状態の素子ブロック連
１４を形成した。なお、溝１１は、図２に示すように、
切断位置（カットライン）Ａのすべてに形成してもよ
く、また、図３に示すように、カットライン２〜数本お
きに形成してもよい。なお、溝１１を形成するために用
いる刃としては、例えば、ダイヤモンドなどの砥粒を結
合剤で固めたダイシングブレードなどを用いることが可
能である。 次に、この素子ブロック連１４を所定の条件で焼成し
た（例えば、１３００℃×２ｈｒ）。 それから、図４，図５(ａ)，(ｂ)に示すように、焼成
された素子ブロック連１４を、焼成後の溝１１の幅Ｗ1
（この実施例では、Ｗ1＝０．２５mm）より大きい厚み
Ｔ2（この実施例では０．４mm）の切断刃９を用い、前
記溝１１の側面を研削して内部電極１を研削面に露出さ
せつつ、溝１１に沿って切断することにより各素子ブロ
ック５を切り離した。なお、切断刃９としては、例え
ば、ダイヤモンドなどの砥粒を結合剤で固めたダイシン
グブレードなどを用いることが可能である。 次に、この素子ブロック５の表裏両面に端子電極（外
部電極）６を付与した（図６）。 それから、この素子ブロック５を所定の位置で切断し
た（図７(ａ)）。
極１が形成されたセラミックグリーンシート２を積層す
るとともに、上下両面側に内部電極の形成されていない
セラミックグリーンシート３を積層し、これを圧着する
ことにより積層ブロック４を形成した（例えば、幅Ｗ＝
５０mm、高さＨ＝４mm、長さＬ＝５０mm）。 次いで、図２に示すように、この積層ブロック４の所
定の位置、すなわち、焼成後に切断すべき位置（カット
ライン）Ａに、厚みＴ1が０．３mmの刃（図示せず）を
用いて、幅Ｗ0が０．３１mmの溝１１を、内部電極が形
成された面と略垂直の方向に形成して、それぞれが複数
の積層セラミック電子部品素子を含む複数の素子ブロッ
ク５が溝１１を介して連結された状態の素子ブロック連
１４を形成した。なお、溝１１は、図２に示すように、
切断位置（カットライン）Ａのすべてに形成してもよ
く、また、図３に示すように、カットライン２〜数本お
きに形成してもよい。なお、溝１１を形成するために用
いる刃としては、例えば、ダイヤモンドなどの砥粒を結
合剤で固めたダイシングブレードなどを用いることが可
能である。 次に、この素子ブロック連１４を所定の条件で焼成し
た（例えば、１３００℃×２ｈｒ）。 それから、図４，図５(ａ)，(ｂ)に示すように、焼成
された素子ブロック連１４を、焼成後の溝１１の幅Ｗ1
（この実施例では、Ｗ1＝０．２５mm）より大きい厚み
Ｔ2（この実施例では０．４mm）の切断刃９を用い、前
記溝１１の側面を研削して内部電極１を研削面に露出さ
せつつ、溝１１に沿って切断することにより各素子ブロ
ック５を切り離した。なお、切断刃９としては、例え
ば、ダイヤモンドなどの砥粒を結合剤で固めたダイシン
グブレードなどを用いることが可能である。 次に、この素子ブロック５の表裏両面に端子電極（外
部電極）６を付与した（図６）。 それから、この素子ブロック５を所定の位置で切断し
た（図７(ａ)）。
【００１９】これにより、図７(ｂ)に示すような、セラ
ミック７中に内部電極１が垂直方向に配設され、上下両
面側に端子電極６が配設された積層セラミックコンデン
サ８を得た。
ミック７中に内部電極１が垂直方向に配設され、上下両
面側に端子電極６が配設された積層セラミックコンデン
サ８を得た。
【００２０】上記実施例の方法によれば、素子ブロック
連１４には溝１１が形成されており、その表面積が大き
くなっているため、従来のように、溝が形成されていな
い積層ブロックのままで焼成する場合に比べて、脱バイ
ンダー時に発生する有機物の燃焼ガスの抜けやセラミッ
クの焼結時における雰囲気ガスとの交換が効率よく行な
われる。したがって、脱バインダーやセラミックの焼結
をむらなく均一に行なうことが可能になり、良好な焼結
体を得ることができる。
連１４には溝１１が形成されており、その表面積が大き
くなっているため、従来のように、溝が形成されていな
い積層ブロックのままで焼成する場合に比べて、脱バイ
ンダー時に発生する有機物の燃焼ガスの抜けやセラミッ
クの焼結時における雰囲気ガスとの交換が効率よく行な
われる。したがって、脱バインダーやセラミックの焼結
をむらなく均一に行なうことが可能になり、良好な焼結
体を得ることができる。
【００２１】また、焼成された素子ブロック連１４にお
いては、図５(ａ)に示すように、内部電極１とセラミッ
クグリーンシート２の焼結収縮量の差より、内部電極１
が素子ブロック５の端面（表面）から後退しているが、
図５(ｂ)に示すように、素子ブロック連１４の切断工程
において、焼成後の溝１１の幅Ｗ1（０．２５mm）より
大きい厚みの大きい切断刃９（Ｔ2＝０．４mm）を用い
て溝１１に沿って切断する際に、溝１１の側面が研削さ
れ、内部電極１が研削面に露出する。したがって、内部
電極１を端子電極（外部電極）６（図６，図７）などに
確実に導通させることが可能になる。
いては、図５(ａ)に示すように、内部電極１とセラミッ
クグリーンシート２の焼結収縮量の差より、内部電極１
が素子ブロック５の端面（表面）から後退しているが、
図５(ｂ)に示すように、素子ブロック連１４の切断工程
において、焼成後の溝１１の幅Ｗ1（０．２５mm）より
大きい厚みの大きい切断刃９（Ｔ2＝０．４mm）を用い
て溝１１に沿って切断する際に、溝１１の側面が研削さ
れ、内部電極１が研削面に露出する。したがって、内部
電極１を端子電極（外部電極）６（図６，図７）などに
確実に導通させることが可能になる。
【００２２】なお、この発明の積層セラミック電子部品
の製造方法においては、焼成後の素子ブロック連を切断
するために用いる切断刃として、その厚みが溝を形成す
る工程で用いられる刃の厚みと同じかまたはそれより大
きいものを用いることが好ましい。これは、上記のよう
な厚みを有する切断刃を用いることにより、焼成工程で
収縮して焼成前より幅の狭くなった溝１１の側面を研削
して内部電極１を研削面に露出させつつ溝１１に沿って
切断すること、すなわち、素子ブロック連１４の切断と
内部電極１を露出させるための研削を同時に行なうこと
が可能になることによる。
の製造方法においては、焼成後の素子ブロック連を切断
するために用いる切断刃として、その厚みが溝を形成す
る工程で用いられる刃の厚みと同じかまたはそれより大
きいものを用いることが好ましい。これは、上記のよう
な厚みを有する切断刃を用いることにより、焼成工程で
収縮して焼成前より幅の狭くなった溝１１の側面を研削
して内部電極１を研削面に露出させつつ溝１１に沿って
切断すること、すなわち、素子ブロック連１４の切断と
内部電極１を露出させるための研削を同時に行なうこと
が可能になることによる。
【００２３】なお、溝の幅が焼成工程において収縮する
割合を調べ、その結果から、内部電極を研削面に露出さ
せるのに必要な切断刃の厚みを決定することも可能であ
ることはいうまでもない。
割合を調べ、その結果から、内部電極を研削面に露出さ
せるのに必要な切断刃の厚みを決定することも可能であ
ることはいうまでもない。
【００２４】また、上記実施例では、積層セラミックコ
ンデンサを製造する場合を例にとって説明したが、この
発明は、積層セラミックコンデンサに限らず、ＬＣ複合
部品、積層型圧電アクチュエータなどのように、セラミ
ック中に内部電極が配設された構造を有する種々の積層
セラミック電子部品の製造方法に適用することが可能で
ある。
ンデンサを製造する場合を例にとって説明したが、この
発明は、積層セラミックコンデンサに限らず、ＬＣ複合
部品、積層型圧電アクチュエータなどのように、セラミ
ック中に内部電極が配設された構造を有する種々の積層
セラミック電子部品の製造方法に適用することが可能で
ある。
【００２５】なお、その他の点においても、この発明は
上記実施例に限定されるものではなく、内部電極の配設
パターン、溝の形状、その配設数及び配設位置、あるい
は素子ブロック連の焼成条件などに関し、発明の要旨の
範囲内で種々の応用、変形を加えることができる。
上記実施例に限定されるものではなく、内部電極の配設
パターン、溝の形状、その配設数及び配設位置、あるい
は素子ブロック連の焼成条件などに関し、発明の要旨の
範囲内で種々の応用、変形を加えることができる。
【００２６】
【発明の効果】上述のように、この発明の積層セラミッ
ク電子部品の製造方法は、積層ブロックの所定の位置
（切断位置の少なくとも一部）に溝を設けて素子ブロッ
ク連を形成し、表面積を大きくして焼成するようにして
いるため、脱バインダー時に発生する有機物の燃焼ガス
の抜けやセラミックの焼結時の雰囲気ガスとの交換を確
実に行なわせることが可能になる。その結果、均一で良
好な脱バインダー及びセラミックの焼結を行なうことが
可能になるとともに、焼成時間を短縮することが可能に
なる。
ク電子部品の製造方法は、積層ブロックの所定の位置
（切断位置の少なくとも一部）に溝を設けて素子ブロッ
ク連を形成し、表面積を大きくして焼成するようにして
いるため、脱バインダー時に発生する有機物の燃焼ガス
の抜けやセラミックの焼結時の雰囲気ガスとの交換を確
実に行なわせることが可能になる。その結果、均一で良
好な脱バインダー及びセラミックの焼結を行なうことが
可能になるとともに、焼成時間を短縮することが可能に
なる。
【００２７】また、素子ブロック連の切断工程におい
て、溝の幅より厚みの大きい切断刃を用い、溝の側面を
研削して内部電極を研削面に露出させつつ溝に沿って切
断することにより、内部電極を容易かつ確実に研削面に
露出させることができる。したがって、内部電極を端子
電極（外部電極）などに確実に導通させることが可能に
なり、コンタクト不良の発生を抑制、防止して信頼性を
向上させることが可能になる。
て、溝の幅より厚みの大きい切断刃を用い、溝の側面を
研削して内部電極を研削面に露出させつつ溝に沿って切
断することにより、内部電極を容易かつ確実に研削面に
露出させることができる。したがって、内部電極を端子
電極（外部電極）などに確実に導通させることが可能に
なり、コンタクト不良の発生を抑制、防止して信頼性を
向上させることが可能になる。
【００２８】また、素子ブロック連を形成する工程にお
いて、積層ブロックに形成する溝の幅を０．１〜０．５
mmとすることにより、各素子ブロックが溝により隔てら
れた表面積の大きい素子ブロック連を確実に形成するこ
とが可能になり、素子ブロック連の焼成工程において、
良好な脱バインダー及びセラミックの焼結を行なうこと
が可能になる。
いて、積層ブロックに形成する溝の幅を０．１〜０．５
mmとすることにより、各素子ブロックが溝により隔てら
れた表面積の大きい素子ブロック連を確実に形成するこ
とが可能になり、素子ブロック連の焼成工程において、
良好な脱バインダー及びセラミックの焼結を行なうこと
が可能になる。
【００２９】さらに、素子ブロック連を切断する工程に
おいて、その厚みが、焼成工程を経た後の素子ブロック
連の溝の幅より０．０５〜０．３mm大きい切断刃を用い
ることにより、溝の側面を研削して内部電極を研削面に
露出させつつ、溝に沿って素子ブロック連を切断して、
各素子ブロックを切り離すことができる。
おいて、その厚みが、焼成工程を経た後の素子ブロック
連の溝の幅より０．０５〜０．３mm大きい切断刃を用い
ることにより、溝の側面を研削して内部電極を研削面に
露出させつつ、溝に沿って素子ブロック連を切断して、
各素子ブロックを切り離すことができる。
【図１】この発明の一実施例において積層ブロックを形
成する工程を示す図である。
成する工程を示す図である。
【図２】この発明の一実施例において積層ブロックに溝
を形成することにより素子ブロック連を形成する工程を
示す断面図である。
を形成することにより素子ブロック連を形成する工程を
示す断面図である。
【図３】溝の形成態様の他の例を示す断面図である。
【図４】この発明の一実施例において形成された素子ブ
ロック連の切断工程を示す斜視図である。
ロック連の切断工程を示す斜視図である。
【図５】(ａ)はこの発明の一実施例において形成された
素子ブロック連の溝が形成された部分の切断前の状態を
示す図であり、(ｂ)は溝が形成された部分を切断する際
の状態を示す断面図である。
素子ブロック連の溝が形成された部分の切断前の状態を
示す図であり、(ｂ)は溝が形成された部分を切断する際
の状態を示す断面図である。
【図６】この発明の一実施例において形成された素子ブ
ロックに端子電極を塗布した状態を示す斜視図である。
ロックに端子電極を塗布した状態を示す斜視図である。
【図７】(ａ)は図６の素子ブロックを切断することによ
り切り出された複数の積層セラミックコンデンサを示す
斜視図であり、(ｂ)はそのうちの一つの積層セラミック
コンデンサの破断斜視図である。
り切り出された複数の積層セラミックコンデンサを示す
斜視図であり、(ｂ)はそのうちの一つの積層セラミック
コンデンサの破断斜視図である。
【図８】従来の積層セラミック電子部品（積層セラミッ
クコンデンサ）の製造方法における積層ブロックの形成
工程を示す図である。
クコンデンサ）の製造方法における積層ブロックの形成
工程を示す図である。
【図９】従来のセラミック電子部品の製造方法における
積層ブロックの切断工程を示す斜視図である。
積層ブロックの切断工程を示す斜視図である。
【図１０】従来のセラミック電子部品の製造方法におい
て形成された素子ブロックに端子電極を塗布した状態を
示す斜視図である。
て形成された素子ブロックに端子電極を塗布した状態を
示す斜視図である。
【図１１】(ａ)は図１０の素子ブロックを切断すること
により切り出された複数の積層セラミックコンデンサを
示す斜視図であり、(ｂ)はそのうちの一つの積層セラミ
ックコンデンサの破断斜視図である。
により切り出された複数の積層セラミックコンデンサを
示す斜視図であり、(ｂ)はそのうちの一つの積層セラミ
ックコンデンサの破断斜視図である。
１ 内部電極 ２ セラミックグリーンシート ４ 積層ブロック ５ 素子ブロック ６ 端子電極（外部電極） ７ セラミック ８ 積層セラミックコンデンサ ９ 切断刃 １１ 溝 １４ 素子ブロック連 Ｗ1 焼成後の溝の厚み Ｔ2 切断刃の厚み
Claims (3)
- 【請求項１】 セラミック中に内部電極が埋設された構
造を有する積層セラミック電子部品の製造方法におい
て、 (ａ)所定の位置に内部電極が配設されたセラミックグリ
ーンシートを複数枚積層して積層ブロックを形成する工
程と、 (ｂ)前記積層ブロックの、下記(ｄ)の工程における切断
位置の少なくとも一部に、内部電極が形成された面と略
垂直の方向に所定の幅を有する溝を形成することによ
り、それぞれが複数の積層セラミック電子部品素子を含
む複数の素子ブロックが、前記溝を介して連結された状
態の素子ブロック連を形成する工程と、 (ｃ)前記素子ブロック連を焼成する工程と、 (ｄ)焼成後の素子ブロック連の溝の幅より厚みの大きい
切断刃を用いて焼成後の素子ブロック連を所定の切断位
置で切断し、切断位置に溝が形成されている部分につい
ては、前記切断刃により溝の側面を研削して内部電極を
研削面に露出させつつ溝に沿って切断することにより、
各素子ブロックを切り離す工程とを具備することを特徴
とする積層セラミック電子部品の製造方法。 - 【請求項２】 前記(ｂ)の素子ブロック連を形成する工
程において形成される溝の幅が０．１〜０．５mmの範囲
にあることを特徴とする請求項１記載の積層セラミック
電子部品の製造方法。 - 【請求項３】 前記(ｄ)の素子ブロック連を切断する工
程において用いられる切断刃の厚みが、前記(ｃ)の焼成
工程を経た後の素子ブロック連の溝の幅より０．０５〜
０．３mm大きいことを特徴とする請求項１記載の積層セ
ラミック電子部品の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14554394A JP3492421B2 (ja) | 1994-06-02 | 1994-06-02 | 積層セラミック電子部品の製造方法 |
| US08/457,407 US5692280A (en) | 1994-06-02 | 1995-06-01 | Manufacturing method of laminated ceramic electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14554394A JP3492421B2 (ja) | 1994-06-02 | 1994-06-02 | 積層セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335478A true JPH07335478A (ja) | 1995-12-22 |
| JP3492421B2 JP3492421B2 (ja) | 2004-02-03 |
Family
ID=15387618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14554394A Expired - Lifetime JP3492421B2 (ja) | 1994-06-02 | 1994-06-02 | 積層セラミック電子部品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5692280A (ja) |
| JP (1) | JP3492421B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1042079A4 (en) * | 1997-11-24 | 2006-03-22 | Avx Corp | IMPROVED CONDENSER MODEL FOR SURFACE MOUNTING AND METHOD OF MAKING |
| JP2010238989A (ja) * | 2009-03-31 | 2010-10-21 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| JP2023067709A (ja) * | 2021-10-29 | 2023-05-16 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層セラミック電子部品の製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6678927B1 (en) * | 1997-11-24 | 2004-01-20 | Avx Corporation | Miniature surface mount capacitor and method of making same |
| JP3758442B2 (ja) * | 1999-02-23 | 2006-03-22 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
| JP4509243B2 (ja) * | 1999-03-04 | 2010-07-21 | 株式会社ディスコ | 積層被加工物の切削方法 |
| US6120326A (en) * | 1999-10-21 | 2000-09-19 | Amphenol Corporation | Planar-tubular composite capacitor array and electrical connector |
| WO2001097296A1 (en) * | 2000-06-16 | 2001-12-20 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive device and method of producing the same |
| JP4151278B2 (ja) * | 2001-04-12 | 2008-09-17 | 株式会社デンソー | セラミック積層体の製造方法 |
| JP2003110238A (ja) * | 2001-09-28 | 2003-04-11 | Murata Mfg Co Ltd | ガラスセラミック多層基板の製造方法 |
| JP3991894B2 (ja) * | 2002-03-18 | 2007-10-17 | セイコーエプソン株式会社 | 圧電アクチュエータの製造方法、液体噴射ヘッドの製造方法、及び、アクチュエータ母部材 |
| EP2192630A4 (en) * | 2007-09-27 | 2012-06-27 | Kyocera Corp | MULTILAYER PIEZOELECTRIC ELEMENT, EQUIPPED INJECTOR AND FUEL INJECTION SYSTEM |
| KR101498098B1 (ko) * | 2009-07-01 | 2015-03-03 | 케메트 일렉트로닉스 코포레이션 | 고전압 성능을 가지는 고캐패시턴스 다층레이어 |
| JP5678905B2 (ja) * | 2011-03-14 | 2015-03-04 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP6178172B2 (ja) * | 2013-08-29 | 2017-08-09 | 住友化学株式会社 | ニオブ酸アルカリ系圧電体薄膜素子の製造方法 |
| DE102014112207A1 (de) * | 2014-08-26 | 2016-03-03 | Epcos Ag | Verfahren zur Herstellung von keramischen Vielschichtbauelementen und keramisches Vielschichtbauelement |
| CN110228140A (zh) * | 2019-06-27 | 2019-09-13 | 大连达利凯普科技有限公司 | 一种单层片式晶界层陶瓷电容器的切割方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527455A (en) * | 1978-08-17 | 1980-02-27 | Mitsubishi Electric Corp | Riveting method |
| DE3021449A1 (de) * | 1980-06-06 | 1981-12-24 | Siemens AG, 1000 Berlin und 8000 München | Ultraschallwandleranordnung und verfahren zu seiner herstellung |
| US4355457A (en) * | 1980-10-29 | 1982-10-26 | Rca Corporation | Method of forming a mesa in a semiconductor device with subsequent separation into individual devices |
| US4852227A (en) * | 1988-11-25 | 1989-08-01 | Sprague Electric Company | Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge |
| US5034851A (en) * | 1990-05-23 | 1991-07-23 | American Technical Ceramics Corporation | Miniature monolithic multilayered capacitors and method for trimming |
| JP2976262B2 (ja) * | 1992-09-25 | 1999-11-10 | 株式会社村田製作所 | 電子部品の製造方法 |
-
1994
- 1994-06-02 JP JP14554394A patent/JP3492421B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-01 US US08/457,407 patent/US5692280A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1042079A4 (en) * | 1997-11-24 | 2006-03-22 | Avx Corp | IMPROVED CONDENSER MODEL FOR SURFACE MOUNTING AND METHOD OF MAKING |
| JP2010238989A (ja) * | 2009-03-31 | 2010-10-21 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| JP2023067709A (ja) * | 2021-10-29 | 2023-05-16 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層セラミック電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5692280A (en) | 1997-12-02 |
| JP3492421B2 (ja) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3492421B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH08130160A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH09270540A (ja) | 積層型圧電アクチュエータ素子及びその製造方法 | |
| KR102166591B1 (ko) | 적층 세라믹 전자 부품의 제조 방법 | |
| JPH08298227A (ja) | 積層コンデンサ | |
| JP2850718B2 (ja) | 圧電アクチュエータの製造方法 | |
| JPH09190947A (ja) | 積層セラミック電子部品 | |
| JPH1154365A (ja) | 積層セラミック電子部品 | |
| JP6189742B2 (ja) | 積層型電子部品およびその製造方法 | |
| KR102166588B1 (ko) | 적층 세라믹 전자 부품의 제조 방법 | |
| JPH10335168A (ja) | 積層セラミックコンデンサ | |
| JPH09260187A (ja) | セラミック電子部品の製造方法 | |
| JPH0766076A (ja) | 積層チップ部品の製造方法と積層チップ部品 | |
| JPH08222472A (ja) | 積層セラミック電子部品 | |
| JPH06120579A (ja) | 積層型圧電アクチュエータ | |
| JP4120270B2 (ja) | セラミック多層基板の製造方法 | |
| JP2004288794A (ja) | 積層型圧電素子およびその製造方法 | |
| JP3706497B2 (ja) | 積層セラミックコンデンサ | |
| JP2004221268A (ja) | 積層セラミック電子部品の製造方法 | |
| JP4659368B2 (ja) | 積層型電子部品の製法 | |
| JPH0387076A (ja) | 圧電アクチュエータ及びその製造方法 | |
| JP2002270459A (ja) | 積層セラミック電子部品の製造方法 | |
| JP3493812B2 (ja) | セラミック電子部品の製造方法 | |
| JPH04273485A (ja) | 積層型圧電アクチュエータ素子およびその製造方法 | |
| JPH08181032A (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |