JPH07335834A - 半導体集積回路装置の出力ドライバ - Google Patents

半導体集積回路装置の出力ドライバ

Info

Publication number
JPH07335834A
JPH07335834A JP6125254A JP12525494A JPH07335834A JP H07335834 A JPH07335834 A JP H07335834A JP 6125254 A JP6125254 A JP 6125254A JP 12525494 A JP12525494 A JP 12525494A JP H07335834 A JPH07335834 A JP H07335834A
Authority
JP
Japan
Prior art keywords
drive signal
mos transistor
stage
integrated circuit
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6125254A
Other languages
English (en)
Inventor
Hideki Fukazawa
秀貴 深澤
Satoshi Sekine
聡 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP6125254A priority Critical patent/JPH07335834A/ja
Priority to US08/452,465 priority patent/US5705941A/en
Priority to EP95108623A priority patent/EP0687068A3/en
Publication of JPH07335834A publication Critical patent/JPH07335834A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 静電放電発生時における破壊保護が可能な出
力ドライバを提供することを目的とする。 【構成】 出力ドライバのプリドライブ段とパワードラ
イブ段との間に静電気破壊保護回路を設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置にお
ける出力ドライバに関する。
【０００２】
【従来技術】図１は、かかる半導体集積回路装置として
の集積回路パッケージの内部構造を示す図である。図に
おいて、集積回路パッケージ１には外部装置との信号接
続を行うための複数のリードピン２が設けられており、
さらに、シリコン半導体からなるシリコンチップ３が固
着されている。かかるシリコンチップ３上には、集積回
路パッケージとしての回路動作を司るための多数の集積
回路素子が形成されている回路構成部３０、及び複数の
入出力バッファ３１が配置されている。更に、このシリ
コンチップ３上には、これら入出力バッファ３１を環状
に挟むように、高電位側電源供給用ラインとしてのＶｄ
ｄバス３４及び低電位側電源供給用ラインとしてのＶｓ
ｓバス３５が夫々形成されている。上記リードピン２と
入出力バッファ３１とは各々ボンディングワイヤ４及び
ボンディングパッド３２にて接続されている。かかる入
出力バッファ３１は、リードピン２、ボンディングワイ
ヤ４及びボンディングパッド３２を介して外部装置から
供給された外部信号を所望電圧に変換してこれを回路構
成部３０に供給する。又、この入出力バッファ３１は、
回路構成部３０から供給された信号を所望電圧に変換し
てこれをボンディングパッド３２、ボンディングワイヤ
４及びリードピン２を介して外部装置へ出力する。
【０００３】ここで、かかる構成の如き集積回路パッケ
ージにおいては、例えば人体等に帯電した静電気が放電
して、この静電放電により発生した高電圧の電流が上記
リードピン２を介してシリコンチップ３内に流れ込むこ
とが知られている。この際、かかる高電圧の電流は、リ
ードピン２、ボンディングパッド３２を介してこのボン
ディングパッド３２に直接接続されている出力ドライバ
に流れ込みこれを破壊してしまうのである。
【０００４】そこで、かかる静電放電の影響による出力
ドライバの破損を防止すべく、上記ボンディングパッド
３２の近傍に静電破壊保護回路を設けるようにした構成
が採用されている。図２は、かかる静電破壊保護回路及
び出力ドライバを内蔵した入出力バッファ３１の内部構
成の一例を示す図である。
【０００５】尚、図２においては、入出力バッファ機能
の内の出力段の構成のみを示しており、入力段の構成に
ついては図示していない。図２において、回路構成部３
０から供給された信号は、プリドライバ４１及びパワー
ＭＯＳ（Metal Oxide Semiconductor）トランジスタ４
２からなる出力ドライバ４０に供給される。プリドライ
バ４１は、回路構成部３０から供給された信号をパワー
ＭＯＳトランジスタ４２を駆動し得る所望電圧に変換
し、これをパワードライブ段駆動信号として駆動信号ラ
インＰに印加する。かかるパワードライブ段駆動信号は
駆動信号ラインＰを介してパワーＭＯＳトランジスタ４
２のゲート端Ｇに供給される。パワーＭＯＳトランジス
タ４２のドレイン端Ｄにはボンディングパッド３２が接
続されており、そのソース端Ｓは低電位側電源供給用ラ
インとしてのＶｓｓバス３５に接続されている。すなわ
ち、出力ドライバ４０は、プリドライブ段としてのプリ
ドライバ４１及びパワードライブ段としてのパワーＭＯ
Ｓトランジスタ４２からなるオープンドレインタイプの
出力ドライバであり、その出力端がボンディングパッド
３２に接続された構成となっている。
【０００６】かかるボンディングパッド３２の近傍に
は、ＭＯＳトランジスタ３７及び３８からなる静電破壊
保護回路が形成されている。ＭＯＳトランジスタ３７
は、ＰチャネルタイプのＭＯＳトランジスタであり、そ
のゲート端Ｇ、ソース端Ｓ及びバックゲート各々が高電
位側電源供給用ラインとしてのＶｄｄバス３４に接続さ
れている。又、かかるＭＯＳトランジスタ３７のドレイ
ン端Ｄは、ボンディングパッド３２及びＭＯＳトランジ
スタ３８のドレイン端Ｄに接続されている。ＭＯＳトラ
ンジスタ３８は、ＮチャネルタイプのＭＯＳトランジス
タであり、そのゲート端Ｇ、ソース端Ｓ及びバックゲー
ト各々が低電位側電源供給用ラインとしてのＶｓｓバス
３５に接続されている。尚、図２においては、静電破壊
保護機能を為すものとしてＭＯＳトランジスタ３７及び
３８を図示しているが、一般的にかかる静電破壊保護機
能は、出力段としてのパワーＭＯＳトランジスタ４２自
体が有する寄生成分で代用される。
【０００７】次に、かかる静電破壊保護回路の動作につ
いて説明する。図２において、静電放電の影響によりリ
ードピン２に正極性の高電圧が印加されるとＭＯＳトラ
ンジスタ３８の寄生トランジスタがオンして、その高電
圧印加による電流の大半がボンディングパッド３２及び
ＭＯＳトランジスタ３８を介してＶｓｓバス３５に流れ
込む。又は、ＭＯＳトランジスタ３７のダイオード動作
により、かかる正極性の高電圧印加による電流の大半
は、かかるＭＯＳトランジスタ３７を介してＶｄｄバス
３４に流れ込んで吸収される。よって、この際、パワー
ＭＯＳトランジスタ４２に流れ込む電流は微小なものと
なり素子破壊を免れることが出来るのである。一方、か
かるリードピン２に負極性の高電圧が印加されるとＭＯ
Ｓトランジスタ３８のダイオード動作により、その高電
圧印加による電流の大半がボンディングパッド３２及び
ＭＯＳトランジスタ３８を介してＶｓｓバス３５に流れ
込む。よって、この際も同様に、パワーＭＯＳトランジ
スタ４２に流れ込む電流は微小なものとなり素子破壊を
免れることが出来るのである。
【０００８】しかしながら、このパワーＭＯＳトランジ
スタ４２のドレイン端Ｄ及びゲート端Ｇ間には寄生容量
が存在する。ここで、かかるドレイン・ゲート間の寄生
容量は、上記の如きパワーＭＯＳトランジスタに拘らず
通常のＭＯＳトランジスタにおいても存在するものであ
るが、パワーＭＯＳトランジスタの如き大出力回路では
その寄生容量も大となり、これに応じてカップリング効
果も大となる。
【０００９】よって、静電放電の発生に応じてパワーＭ
ＯＳトランジスタ４２のドレイン端Ｄに高電圧が印加さ
れると、例えＭＯＳトランジスタ３７及び３８による静
電破壊保護機能が動作したとしても、パワーＭＯＳトラ
ンジスタ４２のドレイン端Ｄ及びゲート端Ｇ間のキャパ
シタンスカップリングにより、フローティング状態のゲ
ート端Ｇの電位が上昇（又は下降）して、この際の電流
がプリドライバ４１に流れ込むことになる。
【００１０】従って、上述の如き構成においては、パワ
ーＭＯＳトランジスタ４２の静電破壊保護がなされるも
のの、かかるパワーＭＯＳトランジスタ４２の寄生容量
の影響により、瞬時的な高電圧の電流がプリドライバ４
１に流れ込んだ場合には、このプリドライバ４１が破壊
されてしまうという問題が生じた。
【００１１】
【発明が解決しようとする課題】本発明は、かかる問題
を解決すべくなされたものであり、静電破壊保護が可能
な出力ドライバを提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明による出力ドライ
バは、入力信号を所望電圧に変換してパワードライブ段
駆動信号を生成してこれを駆動信号ラインに印加するプ
リドライバ段と、前記パワードライブ段駆動信号に応じ
た出力信号をボンディングパッドに印加するパワードラ
イブ段とからなる半導体集積回路装置の出力ドライバで
あって、前記駆動信号ラインに所定電圧値以上の高電圧
が印加された場合に前記駆動信号ラインと電源供給用バ
スラインとを接続して前記高電圧印加による電流を前記
電源供給用バスラインに強制的に流す静電破壊保護回路
を備えている。
【００１３】
【発明の作用】入力信号を所望電圧に変換してパワード
ライブ段駆動信号を生成してこれを駆動信号ラインに印
加するプリドライバ段と、かかるパワードライブ段駆動
信号に応じた出力信号を得るパワードライブ段との間
に、上記駆動信号ラインに所定電圧値以上の高電圧が印
加された場合にこの駆動信号ラインと電源供給用バスラ
インとを接続してかかる高電圧印加による電流を電源供
給用バスラインに強制的に流す静電破壊保護回路を設け
る。
【００１４】
【実施例】図３は、本発明による出力ドライバ４０’を
備えた入出力バッファ３１の構成の一例を示す図であ
る。図において、回路構成部３０から供給された信号
は、プリドライバ４１、パワーＭＯＳ（Metal Oxide Se
miconductor）トランジスタ４２、ＭＯＳトランジスタ
４３及び４４からなる出力ドライバ４０’に供給され
る。
【００１５】プリドライバ４１は、回路構成部３０から
供給された信号をパワーＭＯＳトランジスタ４２を駆動
し得る所望電圧に変換し、これをパワードライブ段駆動
信号として駆動信号ラインＰに印加する。かかるパワー
ドライブ段駆動信号は駆動信号ラインＰを介してパワー
ＭＯＳトランジスタ４２のゲート端Ｇに供給される。パ
ワーＭＯＳトランジスタ４２のドレイン端Ｄにはボンデ
ィングパッド３２が接続されており、そのソース端Ｓは
低電位側電源供給用ラインとしてのＶｓｓバス３５に接
続されている。
【００１６】更に、かかる駆動信号ラインＰには、静電
破壊保護回路としてのＭＯＳトランジスタ４３及び４４
各々のドレイン端Ｄが接続されている。かかるＭＯＳト
ランジスタ４３は、ＰチャネルタイプのＭＯＳトランジ
スタであり、そのゲート端Ｇ、ソース端Ｓ及びバックゲ
ート各々が高電位側電源供給用ラインとしてのＶｄｄバ
ス３４に接続されている。ＭＯＳトランジスタ４４は、
ＮチャネルタイプのＭＯＳトランジスタであり、そのゲ
ート端Ｇ、ソース端Ｓ及びバックゲート各々が低電位側
電源供給用ラインとしてのＶｓｓバス３５に接続されて
いる。かかるＭＯＳトランジスタ４３及び４４からなる
回路は、その出力が常時ハイインピーダンス状態固定と
なっているいわゆるディスエーブルバッファである。
【００１７】かかるボンディングパッド３２の近傍に
は、ＭＯＳトランジスタ３７及び３８からなる静電破壊
保護回路が形成されている。ＭＯＳトランジスタ３７
は、ＰチャネルタイプのＭＯＳトランジスタであり、そ
のゲート端Ｇ、ソース端Ｓ及びバックゲート各々が高電
位側電源供給用ラインとしてのＶｄｄバス３４に接続さ
れている。又、かかるＭＯＳトランジスタ３７のドレイ
ン端Ｄは、ボンディングパッド３２及びＭＯＳトランジ
スタ３８のドレイン端Ｄに接続されている。ＭＯＳトラ
ンジスタ３８は、ＮチャネルタイプのＭＯＳトランジス
タであり、そのゲート端Ｇ、ソース端Ｓ及びバックゲー
ト各々が低電位側電源供給用ラインとしてのＶｓｓバス
３５に接続されている。
【００１８】以上の如く、本発明による出力ドライバ４
０’においては、プリドライブ段としてのプリドライバ
４１と、パワードライブ段としてのパワーＭＯＳトラン
ジスタ４２とを接続している駆動信号ライン上に、ＭＯ
Ｓトランジスタ３７及び３８からなる静電破壊保護回路
を設ける構成としている。次に、かかる構成における動
作について説明する。
【００１９】静電放電の発生に応じて、ボンディングパ
ッド３２に所定電圧値以上の高電圧が印加され、この
際、パワーＭＯＳトランジスタ４２の寄生容量の影響に
より、瞬時的に正極性の高電圧が駆動信号ラインＰに印
加されると、ＭＯＳトランジスタ４３のダイオード動作
により、かかる正極性の高電圧印加による電流の大半は
かかるＭＯＳトランジスタ４３を介してＶｄｄバス３４
に流れ込んで吸収される。又は、ＭＯＳトランジスタ４
４の寄生トランジスタがオンして、かかる正極性の高電
圧印加による電流の大半がＶｓｓバス３５に流れ込んで
吸収される。一方、負極性の高電圧が駆動信号ラインＰ
に印加されると、ＭＯＳトランジスタ４４のダイオード
動作により、かかる負極性の高電圧印加による電流の大
半はＶｓｓバス３５に流れ込んで吸収される。又は、Ｍ
ＯＳトランジスタ４３のダイオード動作により、かかる
負極性の高電圧印加による電流の大半がＶｄｄバス３４
に流れ込んで吸収される。
【００２０】よって、この際、プリドライバ４１に流れ
込む電流は微小なものとなり素子破壊を免れることが出
来るのである。すなわち、ディスエーブルバッファとし
てのＭＯＳトランジスタ４３及び４４は、駆動信号ライ
ンＰ上に所定電圧値以上の高電圧が印加された場合にこ
の駆動信号ラインＰとＶｄｄバス３４（もしくはＶｓｓ
バス３５）とを接続して、かかる高電圧印加による電流
をＶｄｄバス３４（もしくはＶｓｓバス３５）に強制的
に流すことにより、プリドライバ４１の破壊保護動作を
成すのである。
【００２１】尚、上記実施例においては、ＭＯＳトラン
ジスタ４３及び４４からなるディスエーブルバッファを
静電破壊保護回路として用いているが、この際、ディス
エーブルバッファとしてはかかる構成に限定されるもの
ではない。要するに、その出力が常時ハイインピーダン
ス出力状態固定となっているバッファであれば良いので
ある。
【００２２】又、上記実施例においては、かかるディス
エーブルバッファをプリドライブ段とパワードライブ段
との間に接続するようにしているが、図４に示されるが
如く、プリドライブ段としてのプリドライバ４１と並列
にディスエーブルバッファ４５を接続しても同様な効果
が得られる。又、上記実施例においては、ＭＯＳトラン
ジスタ３７及び４３をＰチャネルタイプのＭＯＳトラン
ジスタとしているが、これらをＮチャネルタイプのＭＯ
Ｓトランジスタとしても、上述と同様な静電破壊保護動
作が成される。
【００２３】図５は、かかるＭＯＳトランジスタ３７及
び４３を夫々ＮチャネルタイプのＭＯＳトランジスタ３
７’及び４３’とした場合における入出力バッファ３１
の構成の一例を示す図である。尚、図５において、図３
と同一機能素子には同一符号が付されている。図５の如
く、ＮチャネルタイプのＭＯＳトランジスタ３７’は、
そのドレイン端Ｄが高電位側電源供給用ラインとしての
Ｖｄｄバス３４に接続されており、ゲート端Ｇ及びバッ
クゲート各々が低電位側電源供給用ラインとしてのＶｓ
ｓバス３５に接続されている。更に、このＭＯＳトラン
ジスタ３７’のソース端ＳがＭＯＳトランジスタ３８の
ドレイン端Ｄに接続されている。一方、Ｎチャネルタイ
プのＭＯＳトランジスタ４３’は、そのドレイン端Ｄが
高電位側電源供給用ラインとしてのＶｄｄバス３４に接
続されており、ゲート端Ｇ及びバックゲート各々が低電
位側電源供給用ラインとしてのＶｓｓバス３５に接続さ
れている。更に、このＭＯＳトランジスタ４３’のソー
ス端ＳがＭＯＳトランジスタ４４のドレイン端Ｄに接続
されている。
【００２４】かかる図５の如き構成によれば、駆動信号
ラインＰ及びボンディングパッド３２に印加される電圧
が、Ｖｄｄバス３４及びＶｓｓバス３５間に印加される
電源電圧よりも大となる場合、すなわち、出力ドライバ
４０’が、回路構成部３０にて使用される電源電圧より
も高い電圧値の信号をボンディングパッド３２を介して
外部装置に出力する場合においても正常な出力ドライバ
動作が成されるのである。
【００２５】尚、上記実施例においては出力ドライバ４
０’を入出力バッファ３１内に形成するようにしている
が、この出力ドライバ４０’を回路構成部３０内に形成
しても構わない。又、上記実施例においては、静電放電
時におけるプリドライバ４１の素子破壊を防止するため
に、プリドライバ４１及びパワーＭＯＳトランジスタ４
２間に静電破壊保護回路を設ける構成としているが、か
かる電気破壊保護回路を設けずにプリドライバ４１自体
を静電破壊保護機能を持たせたレイアウトとしても良
い。
【００２６】図６は、かかる静電破壊保護機能を持たせ
たプリドライバ４１の最終出力段のレイアウト構成の一
例を示す図である。図６において、Ｐチャネル拡散領域
５１及びＮチャネル拡散領域５２各々には図示せぬ酸化
膜層を介してポリシリコンゲート配線５３が付着されて
いる。かかるポリシリコンゲート配線５３にはゲート電
極としての金属配線５４が接続されている。Ｐチャネル
拡散領域５１内におけるポリシリコンゲート配線５３の
端面から距離Ａだけ離れた位置にソースコンタクトホー
ル５５が形成されている。又、ポリシリコンゲート配線
５３の上記端面の反対側の端面から距離Ｂだけ離れた位
置にドレインコンタクトホール５６が形成されている。
一方、Ｎチャネル拡散領域５２内におけるポリシリコン
ゲート配線５３の端面から距離Ａだけ離れた位置にソー
スコンタクトホール５７が形成されており、かかる端面
の反対側の端面から距離Ｂだけ離れた位置にドレインコ
ンタクトホール５８が形成されている。かかるＰチャネ
ル拡散領域５１に形成されているドレインコンタクトホ
ール５６と、Ｎチャネル拡散領域５２に形成されている
ドレインコンタクトホール５８とは金属配線５９にて接
続されている。かかる構成において、プリドライバ４１
の出力信号としてのパワードライブ段駆動信号は、かか
る金属配線５９を介してパワーＭＯＳトランジスタ４２
のゲート端Ｇに供給されるのである。つまり、金属配線
５９が駆動信号ラインＰとなるのである。
【００２７】尚、上記の距離Ａとは、集積回路装置自体
のレイアウト設計ルールにて規定される最小のゲート・
コンタクト間距離であり、上記の距離Ｂとは、かかる距
離Ａよりも大なる所定の距離である。すなわち、金属配
線５９を介してパワーＭＯＳトランジスタ４２のゲート
端Ｇに接続されているコンタクトホール５６及び５８
を、ポリシリコンゲート配線５３の端面から、集積回路
装置自体のレイアウト設計ルールにて規定される最小の
ゲート・コンタクト間距離Ａよりも離した位置に形成す
るのである。
【００２８】上述の如く、プリドライバ４１の最終出力
段をかかるレイアウト構成とすることにより、ＭＯＳト
ランジスタ４３（もしくは４３’）及び４４からなる静
電破壊保護回路を設けることなく、プリドライバ４１の
静電破壊保護が成されるのである。又、図６におけるポ
リシリコンゲート配線５３のゲート幅Ｗを大きくして
も、同様な効果が得られる。又、プリドライバのゲート
幅Ｗを大きくせずとも、ディスエーブルのポリシリコン
ゲート配線５３’を付加してレイアウトすることによっ
ても同様の効果が得られる。
【００２９】図７は、かかるディスエーブルポリシリコ
ンゲート配線５３’を付加してレイアウトした場合のプ
リドライバのレイアウト構成の一例を示す図である。
尚、図７において、図６と同一構成部には同一の符号が
付されている。
【００３０】
【発明の効果】上記したことから明らかな如く、本発明
による出力ドライバは、パワードライブ段駆動信号を生
成してこれを駆動信号ラインに印加するプリドライバ段
と、かかるパワードライブ段駆動信号に応じた出力信号
を得るパワードライブ段との間に、上記駆動信号ライン
に所定電圧値以上の高電圧が印加された場合にこの駆動
信号ラインと電源供給用バスラインとを接続してかかる
高電圧印加による電流を電源供給用バスラインに強制的
に流す静電破壊保護回路を設ける構成としている。
【００３１】よって、パワードライブ段のパワーＭＯＳ
トランジスタが有する寄生容量の影響により、瞬時的な
高電圧がプリドライブ段に印加されてしまってもこれを
吸収することが出来るので、確実に出力ドライバの破壊
保護がなされて好ましいのである。
【図面の簡単な説明】
【図１】集積回路パッケージの内部構造を示す図であ
る。
【図２】入出力バッファ３１の内部構成を示す図であ
る。
【図３】本発明による出力ドライバ４０’を備えた入出
力バッファ３１の内部構成を示す図である。
【図４】本発明の他の実施例による出力ドライバ４０’
を備えた入出力バッファ３１の内部構成を示す図であ
る。
【図５】本発明の他の実施例による出力ドライバ４０’
を備えた入出力バッファ３１の内部構成を示す図であ
る。
【図６】本発明によるプリドライバ４１の最終出力段の
レイアウト構成を示す図である。
【図７】本発明によるプリドライバ４１の最終出力段の
他の実施例によるレイアウト構成を示す図である。
【主要部分の符号の説明】
４０’ 出力ドライバ ４１ プリドライバ ４２ パワーＭＯＳトランジスタ ４３ ＰチャネルＭＯＳトランジスタ ４４ ＮチャネルＭＯＳトランジスタ ４５ ディスエーブルバッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ３０１ Ｗ ３０１ Ｋ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 入力信号を所望電圧に変換してパワード
    ライブ段駆動信号を生成してこれを駆動信号ラインに印
    加するプリドライバ段と、前記パワードライブ段駆動信
    号に応じた出力信号をボンディングパッドに印加するパ
    ワードライブ段とからなる半導体集積回路装置の出力ド
    ライバであって、 前記駆動信号ラインに所定電圧値以上の高電圧が印加さ
    れた場合に前記駆動信号ラインと電源供給用バスライン
    とを接続して前記高電圧印加による電流を前記電源供給
    用バスラインに強制的に流す静電破壊保護回路を備えた
    ことを特徴とする半導体集積回路装置の出力ドライバ。
  2. 【請求項２】 前記静電破壊保護回路は、ソース端及び
    ドレイン端夫々が高電位側電源供給用ライン及び前記駆
    動信号ラインに接続されているＰチャネルＭＯＳトラン
    ジスタと、ドレイン端及びソース端夫々が前記駆動信号
    ライン及び低電位側電源供給用ラインに接続されている
    ＮチャネルＭＯＳトランジスタとからなることを特徴と
    する請求項１記載の半導体集積回路装置の出力ドライ
    バ。
  3. 【請求項３】 前記静電破壊保護回路は、ドレイン端及
    びソース端夫々が高電位側電源供給用ライン及び前記駆
    動信号ラインに接続されているＮチャネルＭＯＳトラン
    ジスタと、ドレイン端及びソース端夫々が前記駆動信号
    ライン及び低電位側電源供給用ラインに接続されている
    ＮチャネルＭＯＳトランジスタとからなることを特徴と
    する請求項１記載の半導体集積回路装置の出力ドライ
    バ。
  4. 【請求項４】 前記静電破壊保護回路は、出力が常時ハ
    イインピーダンス状態固定となっているディスエーブル
    バッファであることを特徴とする請求項１記載の半導体
    集積回路装置の出力ドライバ。
  5. 【請求項５】 前記ディスエーブルバッファは、前記プ
    リドライバ段の入出力間に接続されることを特徴とする
    請求項４記載の半導体集積回路装置の出力ドライバ。
  6. 【請求項６】 入力信号を所望電圧に変換してパワード
    ライブ段駆動信号を生成してこれを駆動信号ラインに印
    加するプリドライバ段と、前記パワードライブ段駆動信
    号に応じた出力信号をボンディングパッドに印加するパ
    ワードライブ段とからなる半導体集積回路装置の出力ド
    ライバであって、 前記プリドライバ段における最終段のＭＯＳトランジス
    タは、前記駆動信号ラインに接続されている金属配線
    と、ポリシリコンゲート配線が施されている拡散領域
    と、前記金属配線と前記拡散領域とを接続するコンタク
    トホールとからなり、前記コンタクトホールは前記ポリ
    シリコンゲート配線の端面から、前記半導体集積回路装
    置のレイアウト設計ルールにて規定される最小のゲート
    ・コンタクト間距離よりも大なる距離離れた位置に形成
    されることを特徴とする半導体集積回路装置の出力ドラ
    イバ。
JP6125254A 1994-06-07 1994-06-07 半導体集積回路装置の出力ドライバ Pending JPH07335834A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6125254A JPH07335834A (ja) 1994-06-07 1994-06-07 半導体集積回路装置の出力ドライバ
US08/452,465 US5705941A (en) 1994-06-07 1995-05-26 Output driver for use in semiconductor integrated circuit
EP95108623A EP0687068A3 (en) 1994-06-07 1995-06-06 Output driver for a semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6125254A JPH07335834A (ja) 1994-06-07 1994-06-07 半導体集積回路装置の出力ドライバ

Publications (1)

Publication Number Publication Date
JPH07335834A true JPH07335834A (ja) 1995-12-22

Family

ID=14905560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6125254A Pending JPH07335834A (ja) 1994-06-07 1994-06-07 半導体集積回路装置の出力ドライバ

Country Status (3)

Country Link
US (1) US5705941A (ja)
EP (1) EP0687068A3 (ja)
JP (1) JPH07335834A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323454B1 (ko) * 1999-12-31 2002-02-06 박종섭 이에스디(ｅｓｄ) 보호회로
US7183802B2 (en) 2004-03-15 2007-02-27 Denso Corporation Semiconductor output circuit
JP2008206307A (ja) * 2007-02-20 2008-09-04 Seiko Epson Corp 集積回路装置及び電子機器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072681A (ko) * 1996-04-03 1997-11-07 김광호 기판 바이어스가 분리된 회로에서의 정전기 보호회로
JPH1125678A (ja) 1997-06-27 1999-01-29 Samsung Electron Co Ltd 出力ドライバ及び半導体メモリ装置
JP3270364B2 (ja) * 1997-07-28 2002-04-02 エヌイーシーマイクロシステム株式会社 静電保護回路
US6271706B1 (en) * 1998-01-22 2001-08-07 Intel Corporation Divided voltage de-coupling structure
WO2001050526A1 (en) * 1999-12-30 2001-07-12 Intel Corporation Optimized driver layout for integrated circuits with staggered bond pads
JP3808026B2 (ja) * 2002-10-23 2006-08-09 株式会社ルネサステクノロジ 半導体装置
CN107786187B (zh) * 2016-08-26 2020-04-07 无锡华润上华科技有限公司 时钟电压提升电路
US20190326900A1 (en) * 2018-04-24 2019-10-24 Infineon Technologies Ag Driver circuit for a device circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580359A (en) * 1978-12-05 1980-06-17 Siemens Ag Field effect transistor
JPH02137269A (ja) * 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置
JPH0418762A (ja) * 1990-05-14 1992-01-22 Hitachi Ltd 絶縁ゲート形電界効果トランジスタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075577A (en) * 1987-06-23 1991-12-24 Mitsubishi Denki Kabushiki Kaisha Tristate output circuit with input protection
EP0435047A3 (en) * 1989-12-19 1992-07-15 National Semiconductor Corporation Electrostatic discharge protection for integrated circuits
US5335134A (en) * 1990-02-06 1994-08-02 Siemens Aktiengesellschaft Circuit configuration for protecting terminals of integrated circuits
US5036224A (en) * 1990-03-01 1991-07-30 National Semiconductor Corporation Single ended MOS to ECL output buffer
JP2895166B2 (ja) * 1990-05-31 1999-05-24 キヤノン株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580359A (en) * 1978-12-05 1980-06-17 Siemens Ag Field effect transistor
JPH02137269A (ja) * 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置
JPH0418762A (ja) * 1990-05-14 1992-01-22 Hitachi Ltd 絶縁ゲート形電界効果トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323454B1 (ko) * 1999-12-31 2002-02-06 박종섭 이에스디(ｅｓｄ) 보호회로
US7183802B2 (en) 2004-03-15 2007-02-27 Denso Corporation Semiconductor output circuit
JP2008206307A (ja) * 2007-02-20 2008-09-04 Seiko Epson Corp 集積回路装置及び電子機器

Also Published As

Publication number Publication date
US5705941A (en) 1998-01-06
EP0687068A2 (en) 1995-12-13
EP0687068A3 (en) 1996-07-03

Similar Documents

Publication Publication Date Title
JP3258866B2 (ja) 集積回路
KR100996171B1 (ko) 집적회로
JPH11274911A (ja) 耐電圧性出力バッファ
JPH03116316A (ja) 低電圧ｃｍｏｓ出力バッファ
JPH06163824A (ja) 半導体集積回路
JPH08274618A (ja) 耐過電圧集積回路出力バッファ
JP4698996B2 (ja) 半導体装置
US5705941A (en) Output driver for use in semiconductor integrated circuit
JP2589938B2 (ja) 半導体集積回路装置の静電破壊保護回路
JP2003303899A (ja) 半導体装置の静電破壊防止回路
EP0886380B1 (en) Zero current draw circuit for use during a bonding option
JP3590535B2 (ja) 多数の供給電圧に対処するプログラマブル・バイアスを有する出力バッファおよびその方法
JPH0722617A (ja) 半導体集積回路装置の静電気破壊保護回路
CN111355226B (zh) 静电放电保护电路
JPH0379120A (ja) 入力保護回路
JP4368790B2 (ja) 高電圧振幅への耐性のある出力段を含む回路
JP3301278B2 (ja) サージ保護回路
JP2884946B2 (ja) 半導体集積回路装置
JP2002231886A (ja) Ｅｓｄ保護回路および半導体集積回路装置
KR100438669B1 (ko) 정전기 특성이 향상된 반도체 장치
JP2634362B2 (ja) 入出力保護回路
KR100323454B1 (ko) 이에스디(ｅｓｄ) 보호회로
JPH05218312A (ja) オープンドレイン型出力回路
JPH08316418A (ja) 半導体集積回路装置
KR100443511B1 (ko) 정전기 보호 회로