JPH07336112A - 集中定数型アイソレータ及びその調整方法 - Google Patents
集中定数型アイソレータ及びその調整方法Info
- Publication number
- JPH07336112A JPH07336112A JP13220894A JP13220894A JPH07336112A JP H07336112 A JPH07336112 A JP H07336112A JP 13220894 A JP13220894 A JP 13220894A JP 13220894 A JP13220894 A JP 13220894A JP H07336112 A JPH07336112 A JP H07336112A
- Authority
- JP
- Japan
- Prior art keywords
- isolator
- lumped
- matching
- terminating resistor
- adjusting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【目的】 アイソレータの挿入損失の最小点と逆方向損
失の最大点の周波数ズレを，簡易に修正できる集中定数
型アイソレータとその調整方法とを提供すること。 【構成】 中心導体２０，フェライト円板１５，整合用
コンデンサ１６ａ，１６ｂ，１６ｃ，終端用抵抗１７に
て構成される中心部回路に，磁界印加用の上部及び下部
マグネット１８，１９によって磁界を印加してなる集中
定数型アイソレータにおいて，所望の特性を有するアイ
ソレータを得るために前記整合用コンデンサ１６ａ，１
６ｂ，１６ｃのうち，終端用抵抗１７に接続される整合
用コンデンサ１６ａのみを容量調整できるように構成し
た。具体的には，整合用コンデンサ１６ａの容量調整用
の調整孔を設けた。集中定数型アイソレータの調整方法
は，この集中定数型アイソレータを用いて，所望の特性
を有するアイソレータを得るために前記整合用コンデン
サのうち，終端用抵抗部１７に接続される整合用コンデ
ンサ１６ａのみを容量調整する。
失の最大点の周波数ズレを，簡易に修正できる集中定数
型アイソレータとその調整方法とを提供すること。 【構成】 中心導体２０，フェライト円板１５，整合用
コンデンサ１６ａ，１６ｂ，１６ｃ，終端用抵抗１７に
て構成される中心部回路に，磁界印加用の上部及び下部
マグネット１８，１９によって磁界を印加してなる集中
定数型アイソレータにおいて，所望の特性を有するアイ
ソレータを得るために前記整合用コンデンサ１６ａ，１
６ｂ，１６ｃのうち，終端用抵抗１７に接続される整合
用コンデンサ１６ａのみを容量調整できるように構成し
た。具体的には，整合用コンデンサ１６ａの容量調整用
の調整孔を設けた。集中定数型アイソレータの調整方法
は，この集中定数型アイソレータを用いて，所望の特性
を有するアイソレータを得るために前記整合用コンデン
サのうち，終端用抵抗部１７に接続される整合用コンデ
ンサ１６ａのみを容量調整する。
Description
【０００１】
【産業上の利用分野】本発明は，マイクロ波通信機等に
用いる非可逆回路素子である集中定数型アイソレータと
その製造方法に関するものである。
用いる非可逆回路素子である集中定数型アイソレータと
その製造方法に関するものである。
【０００２】
【従来の技術】従来の集中定数型アイソレータの構造の
一例を図８に示す。
一例を図８に示す。
【０００３】図８において，中心導体２０は，３本のス
トリップ導体１１，１２，１３が１２０°ずつの等角度
間隔で，耐熱性絶縁フィルム１４を介して互いに絶縁さ
れた状態で重ねられ，全体がラミネートされた一体型の
フレキシブル基板にて構成されている。両面プリント基
板３０には，フェライト円板１５の位置決め用のこのフ
ライト円板１５と同径の貫通孔２１，及び整合用コンデ
ンサ１６ａ，１６ｂ，１６ｃの位置決め用の切り欠き２
２，及び終端用抵抗１７の位置決め用の切り欠き（図示
せず）が夫々設けられており，また，フェライト円板１
５，整合用コンデンサ１６ａ，１６ｂ，１６ｃ，終端用
抵抗１７の各部品，及び端子が各々導通するようにアー
ス電極２３及び入出力用電極２４が上下面に設けられて
おり（下面は図示せず），それらは各々スルーホール２
５によって上下面が導通している。同様に，両面プリン
ト基板４０もアース電極３１及び入出力用電極３２がス
ルーホール３３にて上下面導通しており，各端子に導通
するようになっている。この例によれば，以上の部位に
より中心部回路が構成されている。一方，下面に図示さ
れた樹脂ケース５０には，入力用端子（図示せず），出
力用端子４１，及びアース端子４２が一体になってお
り，樹脂ケース内部から外部へ導出されている。そし
て，底部にはマグネット挿着用のマグネット用貫通孔４
４が設けられている。組立手順としては，樹脂ケース５
０に前記中心導体２０，フェライト円板１５，両面プリ
ント基板３０，４０及び整合用コンデンサ１６ａ，１６
ｂ，１６ｃ，終端用抵抗１７を電気的に接続する部分に
クリーム半田を付けながら重ねて収納し，リフローにて
半田付けする。その後，図９に示すように上部及び下部
マグネット１８，１９を樹脂ケース５０に収納し，上下
磁性ヨーク６０，７０を装着して集中定数型アイソレー
タが構成される。
トリップ導体１１，１２，１３が１２０°ずつの等角度
間隔で，耐熱性絶縁フィルム１４を介して互いに絶縁さ
れた状態で重ねられ，全体がラミネートされた一体型の
フレキシブル基板にて構成されている。両面プリント基
板３０には，フェライト円板１５の位置決め用のこのフ
ライト円板１５と同径の貫通孔２１，及び整合用コンデ
ンサ１６ａ，１６ｂ，１６ｃの位置決め用の切り欠き２
２，及び終端用抵抗１７の位置決め用の切り欠き（図示
せず）が夫々設けられており，また，フェライト円板１
５，整合用コンデンサ１６ａ，１６ｂ，１６ｃ，終端用
抵抗１７の各部品，及び端子が各々導通するようにアー
ス電極２３及び入出力用電極２４が上下面に設けられて
おり（下面は図示せず），それらは各々スルーホール２
５によって上下面が導通している。同様に，両面プリン
ト基板４０もアース電極３１及び入出力用電極３２がス
ルーホール３３にて上下面導通しており，各端子に導通
するようになっている。この例によれば，以上の部位に
より中心部回路が構成されている。一方，下面に図示さ
れた樹脂ケース５０には，入力用端子（図示せず），出
力用端子４１，及びアース端子４２が一体になってお
り，樹脂ケース内部から外部へ導出されている。そし
て，底部にはマグネット挿着用のマグネット用貫通孔４
４が設けられている。組立手順としては，樹脂ケース５
０に前記中心導体２０，フェライト円板１５，両面プリ
ント基板３０，４０及び整合用コンデンサ１６ａ，１６
ｂ，１６ｃ，終端用抵抗１７を電気的に接続する部分に
クリーム半田を付けながら重ねて収納し，リフローにて
半田付けする。その後，図９に示すように上部及び下部
マグネット１８，１９を樹脂ケース５０に収納し，上下
磁性ヨーク６０，７０を装着して集中定数型アイソレー
タが構成される。
【０００４】
【発明が解決しようとする課題】ところで，集中定数型
アイソレータは，集中定数型サーキュレータの１つの入
出力端を抵抗にて終端した原理となっているが，サーキ
ュレータの構成条件としては通常，３つの各入出力端に
並列に接続される整合用コンデンサの容量はすべて同容
量である。アイソレータの設計の際にもこの構成条件を
適用するのだが，集中定数型アイソレータの場合は，抵
抗端に終端用抵抗を接続したときに，抵抗が理想的に終
端できないために，微妙なインピーダンスのミスマッチ
が生じて最適なアイソレータの構成条件を満足しなくな
り，図１０に示すように，同一磁界での挿入損失の最小
点Ｆと逆方向損失の最大点Ｇとの周波数ｆが一致せず，
ずれた状態（ズレ）でのアイソレータとなり，アイソレ
ータの特性を満足する帯域幅が小さくなってしまうとい
う欠点がある。このズレを一致させる方法として，あら
かじめ各端の整合容量を各々決定しておく方法がある
が，接続する抵抗の公差，接続状況等により，インピー
ダンスのミスマッチの度合いも変化するので，製造され
たアイソレータすべてを周波数ずれのないようにするの
は困難である。
アイソレータは，集中定数型サーキュレータの１つの入
出力端を抵抗にて終端した原理となっているが，サーキ
ュレータの構成条件としては通常，３つの各入出力端に
並列に接続される整合用コンデンサの容量はすべて同容
量である。アイソレータの設計の際にもこの構成条件を
適用するのだが，集中定数型アイソレータの場合は，抵
抗端に終端用抵抗を接続したときに，抵抗が理想的に終
端できないために，微妙なインピーダンスのミスマッチ
が生じて最適なアイソレータの構成条件を満足しなくな
り，図１０に示すように，同一磁界での挿入損失の最小
点Ｆと逆方向損失の最大点Ｇとの周波数ｆが一致せず，
ずれた状態（ズレ）でのアイソレータとなり，アイソレ
ータの特性を満足する帯域幅が小さくなってしまうとい
う欠点がある。このズレを一致させる方法として，あら
かじめ各端の整合容量を各々決定しておく方法がある
が，接続する抵抗の公差，接続状況等により，インピー
ダンスのミスマッチの度合いも変化するので，製造され
たアイソレータすべてを周波数ずれのないようにするの
は困難である。
【０００５】それ故に，本発明の技術的課題は，製造さ
れるアイソレータの挿入損失の最小点と逆方向損失の最
大点の周波数ズレを，簡易に修正できる集中定数型アイ
ソレータとその調整方法とを提供することにある。
れるアイソレータの挿入損失の最小点と逆方向損失の最
大点の周波数ズレを，簡易に修正できる集中定数型アイ
ソレータとその調整方法とを提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば，中心導
体，フェライト，整合用コンデンサ，終端用抵抗にて構
成される中心部回路に，磁界印加用マグネットによって
磁界を印加してなる集中定数型アイソレータにおいて，
所望の特性を有するアイソレータを得るために前記整合
用コンデンサのうち，前記終端用抵抗部に接続される整
合用コンデンサのみを容量調整できるように構成したこ
とを特徴とする集中定数型アイソレータが得られる。
体，フェライト，整合用コンデンサ，終端用抵抗にて構
成される中心部回路に，磁界印加用マグネットによって
磁界を印加してなる集中定数型アイソレータにおいて，
所望の特性を有するアイソレータを得るために前記整合
用コンデンサのうち，前記終端用抵抗部に接続される整
合用コンデンサのみを容量調整できるように構成したこ
とを特徴とする集中定数型アイソレータが得られる。
【０００７】また，本発明によれば，前記集中定数型ア
イソレータにおいて，前記終端用抵抗部に接続される整
合用コンデンサの容量調整用の調整孔を設けたことを特
徴とする集中定数型アイソレータが得られる。
イソレータにおいて，前記終端用抵抗部に接続される整
合用コンデンサの容量調整用の調整孔を設けたことを特
徴とする集中定数型アイソレータが得られる。
【０００８】さらに，本発明によれば，前記したいずれ
かの集中定数型アイソレータを用いて，所望の特性を有
するアイソレータを得るために，前記整合用コンデンサ
のうち，前記終端用抵抗部に接続される整合用コンデン
サのみを容量調整することを特徴とする集中定数型アイ
ソレータの調整方法が得られる。
かの集中定数型アイソレータを用いて，所望の特性を有
するアイソレータを得るために，前記整合用コンデンサ
のうち，前記終端用抵抗部に接続される整合用コンデン
サのみを容量調整することを特徴とする集中定数型アイ
ソレータの調整方法が得られる。
【０００９】
【作用】本発明においては，集中定数型アイソレータの
抵抗端に接続される整合用コンデンサのみを容量調整す
ることにより，挿入損失の最小点と逆方向損失の最大点
の周波数ズレを無くして，有効な帯域幅を広げることが
でき，すなわち特性を向上させることができ，かつ容量
調整用の調整孔が設けてあるので，簡易に調整可能とな
り，生産性を大きく向上させることができる。
抵抗端に接続される整合用コンデンサのみを容量調整す
ることにより，挿入損失の最小点と逆方向損失の最大点
の周波数ズレを無くして，有効な帯域幅を広げることが
でき，すなわち特性を向上させることができ，かつ容量
調整用の調整孔が設けてあるので，簡易に調整可能とな
り，生産性を大きく向上させることができる。
【００１０】
【実施例】以下，本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１乃至図３は本発明の一実施例による集
中定数型アイソレータを示す図であり，図１及び図２は
分解組立図，図３は上面図である。図１及び図３におい
て，図８及び９における従来のアイソレータの部品と同
様のものは同一の番号にて示している。図１及び図２に
おいて，基本構成，組立手順は図８で示すと従来と同様
であるが，本発明の実施例においては，両面プリント基
板１に終端用抵抗１７に接続される整合用コンデンサ１
６ａの容量調整用の調整孔（切り欠き）２が設けてある
点で従来の構成と異っている。
中定数型アイソレータを示す図であり，図１及び図２は
分解組立図，図３は上面図である。図１及び図３におい
て，図８及び９における従来のアイソレータの部品と同
様のものは同一の番号にて示している。図１及び図２に
おいて，基本構成，組立手順は図８で示すと従来と同様
であるが，本発明の実施例においては，両面プリント基
板１に終端用抵抗１７に接続される整合用コンデンサ１
６ａの容量調整用の調整孔（切り欠き）２が設けてある
点で従来の構成と異っている。
【００１２】図３を参照して，図１及び図２のマグネッ
ト及び磁性ヨークを装着する前の組立て体１０の上面図
が示されている。容量調整方法は，この組立て体１０に
電磁石等により，直流磁界を印加してアイソレータ特性
を測定しながら，周波数ズレがなくなるように，容量調
整孔２から整合用コンデンサ１６ａを切削し，容量調整
を行う。切削方法としては，針状の金属棒で切削しても
良いし，レーザーで切削するなど適宜に行えばよい。
ト及び磁性ヨークを装着する前の組立て体１０の上面図
が示されている。容量調整方法は，この組立て体１０に
電磁石等により，直流磁界を印加してアイソレータ特性
を測定しながら，周波数ズレがなくなるように，容量調
整孔２から整合用コンデンサ１６ａを切削し，容量調整
を行う。切削方法としては，針状の金属棒で切削しても
良いし，レーザーで切削するなど適宜に行えばよい。
【００１３】図４及び図５は本発明の別の一実施例によ
る集中定数型アイソレータを示す分解組立斜視図であ
る。図６は，図４及び図５の組立体の側面図である。図
４に示すように，図８で示す従来例と異る点は，樹脂ケ
ース４の側面に，整合用コンデンサの容量調整孔５が設
けてあるものである。図５は，従来と同様の構成であ
る。
る集中定数型アイソレータを示す分解組立斜視図であ
る。図６は，図４及び図５の組立体の側面図である。図
４に示すように，図８で示す従来例と異る点は，樹脂ケ
ース４の側面に，整合用コンデンサの容量調整孔５が設
けてあるものである。図５は，従来と同様の構成であ
る。
【００１４】図６に，図４及び図５に示したマグネット
及び磁性ヨークを装着する前の組立て体７の側面図を示
す。この場合も図１の実施例と同様にして容量調整を行
えばよい。また，上部及び下部磁性ヨーク６０，７０に
も樹脂ケース４の容量調整孔５に対応するように容量調
整孔を設けて，上部及び下部マグネット１８，１９，上
部及び下部磁性ヨーク６０，７０を装着した後に容量調
整する事も可能である。
及び磁性ヨークを装着する前の組立て体７の側面図を示
す。この場合も図１の実施例と同様にして容量調整を行
えばよい。また，上部及び下部磁性ヨーク６０，７０に
も樹脂ケース４の容量調整孔５に対応するように容量調
整孔を設けて，上部及び下部マグネット１８，１９，上
部及び下部磁性ヨーク６０，７０を装着した後に容量調
整する事も可能である。
【００１５】前述２つの実施例によって得られるアイソ
レータ特性の例として，図１に示すアイソレータの特性
を図７に示す。図１０と比較してわかるように，周波数
ズレが改善され，挿入損失の最小点Ａと逆方向損失の最
大点Ｂの周波数ｆがほぼ一致しており，アイソレータ特
性が向上している。また，図４及び５の別の実施例に関
するものも図６と同様な結果が得られている。
レータ特性の例として，図１に示すアイソレータの特性
を図７に示す。図１０と比較してわかるように，周波数
ズレが改善され，挿入損失の最小点Ａと逆方向損失の最
大点Ｂの周波数ｆがほぼ一致しており，アイソレータ特
性が向上している。また，図４及び５の別の実施例に関
するものも図６と同様な結果が得られている。
【００１６】
【発明の効果】以上，説明したように，本発明による集
中定数型アイソレータは，抵抗端に接続される整合用コ
ンデンサのみを容量調整することによって挿入損失の最
小点と逆方向損失の最大点の周波数ズレをなくし，アイ
ソレータを満足する帯域幅を大きくすることができ，特
性が向上されたアイソレータが得られる。また，本発明
においては，ケース，または配線基板にコンデンサ調整
孔を設けることによってより簡単に容量調整でき，生産
性のある製造ができる。
中定数型アイソレータは，抵抗端に接続される整合用コ
ンデンサのみを容量調整することによって挿入損失の最
小点と逆方向損失の最大点の周波数ズレをなくし，アイ
ソレータを満足する帯域幅を大きくすることができ，特
性が向上されたアイソレータが得られる。また，本発明
においては，ケース，または配線基板にコンデンサ調整
孔を設けることによってより簡単に容量調整でき，生産
性のある製造ができる。
【図１】本発明の一実施例による集中定数型アイソレー
タの分解組立斜視図である。
タの分解組立斜視図である。
【図２】本発明の一実施例による集中定数型アイソレー
タの分解組立斜視図である。
タの分解組立斜視図である。
【図３】本発明の一実施例による集中定数型アイソレー
タの一実施例の半製品の組立て体の上面図である。
タの一実施例の半製品の組立て体の上面図である。
【図４】本発明の別の実施例による集中定数型アイソレ
ータの分解組立斜視図である。
ータの分解組立斜視図である。
【図５】本発明の別の実施例による集中定数型アイソレ
ータの分解組立斜視図である。
ータの分解組立斜視図である。
【図６】本発明の別の実施例による集中定数型アイソレ
ータの半製品の組立体の側面図である。
ータの半製品の組立体の側面図である。
【図７】図５は本発明の実施例による集中定数型アイソ
レータの特性図である。
レータの特性図である。
【図８】従来例による集中定数型アイソレータの分解組
立斜視図である。
立斜視図である。
【図９】従来例による集中定数型アイソレータの分解組
立斜視図である。
立斜視図である。
【図１０】従来例による集中定数型アイソレータの特性
図である。
図である。
１，３０，４０ 両面プリント基板 ２，５ 容量調整孔 ４，５０ 樹脂ケース ７，１０ 組立て体 １５ フェライト円板 １６ａ，１６ｂ，１６ｃ 整合用コンデンサ １７ 終端用抵抗 １８ 上部マグネット １９ 下部マグネット ２０ 中心導体 ２１ 貫通孔 ２２ 切り欠き ２３，３１ アース電極 ２４，３２ 入出力用電極 ２５ スルーホール ４１ 出力用端子 ４２ アース端子 ４４ マグネット用貫通孔 ６０ 上部磁性ヨーク ７０ 下部磁性ヨーク
Claims (3)
- 【請求項１】 中心導体，フェライト，整合用コンデン
サ，終端用抵抗にて構成される中心部回路に，磁界印加
用マグネットによって磁界を印加してなる集中定数型ア
イソレータにおいて，所望の特性を有するアイソレータ
を得るために前記整合用コンデンサのうち，前記終端用
抵抗部に接続される整合用コンデンサのみを容量調整で
きるように構成したことを特徴とする集中定数型アイソ
レータ。 - 【請求項２】 請求項１記載の集中定数型アイソレータ
において，前記終端用抵抗部に接続される整合用コンデ
ンサの容量調整用の調整孔を設けたことを特徴とする集
中定数型アイソレータ。 - 【請求項３】 請求項１又は２記載の集中定数型アイソ
レータを用いて，所望の特性を有するアイソレータを得
るために前記整合用コンデンサのうち，前記終端用抵抗
部に接続される整合用コンデンサのみを容量調整するこ
とを特徴とする集中定数型アイソレータの調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13220894A JPH07336112A (ja) | 1994-06-14 | 1994-06-14 | 集中定数型アイソレータ及びその調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13220894A JPH07336112A (ja) | 1994-06-14 | 1994-06-14 | 集中定数型アイソレータ及びその調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07336112A true JPH07336112A (ja) | 1995-12-22 |
Family
ID=15075931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13220894A Withdrawn JPH07336112A (ja) | 1994-06-14 | 1994-06-14 | 集中定数型アイソレータ及びその調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07336112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431502B1 (ko) * | 1999-11-30 | 2004-05-14 | 가부시키가이샤 무라타 세이사쿠쇼 | 비가역 회로장치, 통신장치 및 비가역 회로장치의 제조방법 |
-
1994
- 1994-06-14 JP JP13220894A patent/JPH07336112A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431502B1 (ko) * | 1999-11-30 | 2004-05-14 | 가부시키가이샤 무라타 세이사쿠쇼 | 비가역 회로장치, 통신장치 및 비가역 회로장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01198802A (ja) | 非可逆回路素子 | |
| US4916417A (en) | Microstripline filter | |
| US8058945B2 (en) | Ferrite magnet device, nonreciprocal circuit device, and composite electronic component | |
| JPH07336112A (ja) | 集中定数型アイソレータ及びその調整方法 | |
| JP3539351B2 (ja) | 非可逆回路素子の製造方法 | |
| KR20000062780A (ko) | 비가역 회로 소자 및 그 제조 방법과 그를 이용한 무선단말 장치 | |
| JPH07263917A (ja) | 非可逆回路素子 | |
| US6734753B2 (en) | Nonreciprocal circuit element and communication device | |
| US6545558B2 (en) | Nonreciprocal circuit component and communication device with a resin member having electrode-thick convexity | |
| JP2606474Y2 (ja) | 非可逆回路素子 | |
| US6633204B1 (en) | Nonreciprocal circuit device and communication apparatus | |
| JP5120101B2 (ja) | フェライト・磁石素子の製造方法 | |
| JP4193759B2 (ja) | 非可逆回路素子及び通信装置 | |
| JPH0714704U (ja) | 非可逆回路素子 | |
| JP3334284B2 (ja) | 非可逆回路素子 | |
| JP2606475Y2 (ja) | 非可逆回路素子 | |
| JP4182926B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP3306137B2 (ja) | 誘電体フィルタの共振周波数調整方法 | |
| US20050174187A1 (en) | Non-reciprocal circuit device including multilayer board | |
| JP2661004B2 (ja) | 誘電体フィルタ | |
| JPH0936610A (ja) | 非可逆回路素子 | |
| JP4636355B2 (ja) | 中心導体組立体およびこれを用いた非可逆回路素子 | |
| JPH07212107A (ja) | 非可逆回路素子 | |
| JPH0865013A (ja) | 集中定数型アイソレータ | |
| JPH08148908A (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |