JPH08148908A - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JPH08148908A JPH08148908A JP28202494A JP28202494A JPH08148908A JP H08148908 A JPH08148908 A JP H08148908A JP 28202494 A JP28202494 A JP 28202494A JP 28202494 A JP28202494 A JP 28202494A JP H08148908 A JPH08148908 A JP H08148908A
- Authority
- JP
- Japan
- Prior art keywords
- central conductor
- circuit board
- printed circuit
- ground
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【目的】 整合容量コンデンサ外側面での短絡を回避
し、プリント基板の中心導体アース電極とケースのアー
ス端子に接続されている台座アース電極との接続を従来
よりも簡素化し、容易に確認できる非可逆回路素子を提
供すること。 【構成】 互いに絶縁された複数のストリップ導体１１
９からなる中心導体を両面プリント基板で形成した中心
導体プリント基板１０３と、少なくとも１枚のフェライ
ト板１０４を、略同一中心に配置し、上下の永久磁石１
０２，１１３にて直流磁界を印加してなる非可逆回路素
子において、中心導体プリント基板１０３の外形が、入
出力端子と同数の整合容量コンデンサ１０６の電極面を
部分的に覆い、フェライト板１０４の外形よりも大きく
形成されている。また、中心導体のアース電極１１８
ａ，１１８ｂ，１１８ｃに、サイドカットスルーホール
のアース電極を設けている。
し、プリント基板の中心導体アース電極とケースのアー
ス端子に接続されている台座アース電極との接続を従来
よりも簡素化し、容易に確認できる非可逆回路素子を提
供すること。 【構成】 互いに絶縁された複数のストリップ導体１１
９からなる中心導体を両面プリント基板で形成した中心
導体プリント基板１０３と、少なくとも１枚のフェライ
ト板１０４を、略同一中心に配置し、上下の永久磁石１
０２，１１３にて直流磁界を印加してなる非可逆回路素
子において、中心導体プリント基板１０３の外形が、入
出力端子と同数の整合容量コンデンサ１０６の電極面を
部分的に覆い、フェライト板１０４の外形よりも大きく
形成されている。また、中心導体のアース電極１１８
ａ，１１８ｂ，１１８ｃに、サイドカットスルーホール
のアース電極を設けている。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波通信機器及
び移動体通信機器等に用いられる非可逆回路素子に関す
る。
び移動体通信機器等に用いられる非可逆回路素子に関す
る。
【０００２】
【従来の技術】従来の非可逆回路素子は、図４に示すよ
うに、中心導体を構成している中心導体プリント基板３
と、１枚のフェライト板４及び整合容量６、終端抵抗７
を台座５に設置し、入出力端子１１及びアース端子１０
を備えたケース９に必要個所の導通を確保し組み込まれ
る構成としており（ケース反対側に位置する入出力端子
は図示せず）、更に上下から永久磁石２，１３及び磁性
ヨーク１，１４を用いて閉磁路を構成し、フェライト板
４及び中心導体プリント基板３に直流磁界を印加するこ
とで非可逆回路素子を構成している。
うに、中心導体を構成している中心導体プリント基板３
と、１枚のフェライト板４及び整合容量６、終端抵抗７
を台座５に設置し、入出力端子１１及びアース端子１０
を備えたケース９に必要個所の導通を確保し組み込まれ
る構成としており（ケース反対側に位置する入出力端子
は図示せず）、更に上下から永久磁石２，１３及び磁性
ヨーク１，１４を用いて閉磁路を構成し、フェライト板
４及び中心導体プリント基板３に直流磁界を印加するこ
とで非可逆回路素子を構成している。
【０００３】図４に示した中心導体プリント基板３のア
ース面と部品面の拡大図を図５に示す。
ース面と部品面の拡大図を図５に示す。
【０００４】ここで、中心導体プリント基板３の外形寸
法は、上述したフェライト板４近傍に設置される各整合
容量コンデンサ６の全電極面を覆う大きさである。
法は、上述したフェライト板４近傍に設置される各整合
容量コンデンサ６の全電極面を覆う大きさである。
【０００５】中心導体プリント基板３は、整合容量６が
半田付けされるプリント基板３の部品面の入出力電極１
７ａ，１７ｂ，１７ｃと、これら入出力電極１７ａ，１
７ｂ，１７ｃとそれぞれ相対するアース電極１８ａ，１
８ｂ，１８ｃから構成されており、入出力電極１７ａ，
１７ｂ，１７ｃとアース電極１８ａ，１８ｂ，１８ｃ
は、プリント基板３のアース面及び部品面にそれぞれ等
角度間隔に設けられた複数本のストリップ導体１９，１
９′をスルーホール１６を介して中心導体として導通さ
せ、アース電極１５のスルーホール２５を介することで
一体の構成としている。
半田付けされるプリント基板３の部品面の入出力電極１
７ａ，１７ｂ，１７ｃと、これら入出力電極１７ａ，１
７ｂ，１７ｃとそれぞれ相対するアース電極１８ａ，１
８ｂ，１８ｃから構成されており、入出力電極１７ａ，
１７ｂ，１７ｃとアース電極１８ａ，１８ｂ，１８ｃ
は、プリント基板３のアース面及び部品面にそれぞれ等
角度間隔に設けられた複数本のストリップ導体１９，１
９′をスルーホール１６を介して中心導体として導通さ
せ、アース電極１５のスルーホール２５を介することで
一体の構成としている。
【０００６】組立の際に中心導体プリント基板３の各ア
ース電極１８ａ，１８ｂ，１８ｃは、図４に示した台座
５内のアース電極２０と導通され、更に、アース電極２
０はケース９のアース端子１０と導通することになる。
ース電極１８ａ，１８ｂ，１８ｃは、図４に示した台座
５内のアース電極２０と導通され、更に、アース電極２
０はケース９のアース端子１０と導通することになる。
【０００７】尚、アース電極１８ａ，１８ｂ，１８ｃ
は、プリント基板３のアース面のｄ，ｅ，ｆ部に位置
し、フェライト板４及び整合容量コンデンサ６の近傍に
位置している。
は、プリント基板３のアース面のｄ，ｅ，ｆ部に位置
し、フェライト板４及び整合容量コンデンサ６の近傍に
位置している。
【０００８】
【発明が解決しようとする課題】従来の非可逆回路素子
においては、プリント基板３の外形寸法は、各整合容量
コンデンサ６の全電極面を覆い尽くすような大きさであ
り、整合容量コンデンサ６を半田付けする際に整合容量
コンデンサ６の外側面で短絡する可能性があり、これは
製造工程上注意すべき点の一つとなっている。
においては、プリント基板３の外形寸法は、各整合容量
コンデンサ６の全電極面を覆い尽くすような大きさであ
り、整合容量コンデンサ６を半田付けする際に整合容量
コンデンサ６の外側面で短絡する可能性があり、これは
製造工程上注意すべき点の一つとなっている。
【０００９】更に、中心導体プリント基板３と台座５が
半田付けされる際、従来型の基板では、中心導体プリン
ト基板３内の各アース電極１８ａ，１８ｂ，１８ｃと台
座５内のアース電極２０の接続が、プリント基板３の整
合容量コンデンサ６の接続面、つまり上方から確認でき
ない部品面で半田付けされるため、作業中にその接続状
態を確認することは困難であった。
半田付けされる際、従来型の基板では、中心導体プリン
ト基板３内の各アース電極１８ａ，１８ｂ，１８ｃと台
座５内のアース電極２０の接続が、プリント基板３の整
合容量コンデンサ６の接続面、つまり上方から確認でき
ない部品面で半田付けされるため、作業中にその接続状
態を確認することは困難であった。
【００１０】また、整合容量コンデンサ６の半田付け部
分において短絡の原因となり、更に、半田量によっては
半田不良もしくは半田の量が多すぎるため他の部分にお
いて（例えば、整合容量コンデンサ６のフェライト板４
側で）短絡の原因となり、非可逆回路素子を構成する際
の作業工程上最も注意すべき点の一つとなっている。
分において短絡の原因となり、更に、半田量によっては
半田不良もしくは半田の量が多すぎるため他の部分にお
いて（例えば、整合容量コンデンサ６のフェライト板４
側で）短絡の原因となり、非可逆回路素子を構成する際
の作業工程上最も注意すべき点の一つとなっている。
【００１１】本発明の目的は、整合容量コンデンサ外側
面での短絡を回避し、プリント基板の中心導体アース電
極とケースのアース端子に接続されている台座アース電
極との接続を従来よりも簡素化し、容易に確認できる非
可逆回路素子を提供することにある。
面での短絡を回避し、プリント基板の中心導体アース電
極とケースのアース端子に接続されている台座アース電
極との接続を従来よりも簡素化し、容易に確認できる非
可逆回路素子を提供することにある。
【００１２】
【課題を解決するための手段】本発明者は、上述した課
題を解決するためには、中心導体プリント基板の外形寸
法を、フェライト板の外形より大きく、かつ各整合容量
コンデンサの電極を部分的に覆うよう最小限に形成する
事で、整合容量コンデンサ外側面での短絡を防止する事
が可能になることを見出した。また、プリント基板の中
心導体アース電極の接続を、プリント基板側面にサイド
カットスルーホールを用いたアース電極とすることで、
フェライト板から離れた部分で台座のアース電極と半田
付けし導通を確保する構成にする事で課題を解決できる
ことを見出した。
題を解決するためには、中心導体プリント基板の外形寸
法を、フェライト板の外形より大きく、かつ各整合容量
コンデンサの電極を部分的に覆うよう最小限に形成する
事で、整合容量コンデンサ外側面での短絡を防止する事
が可能になることを見出した。また、プリント基板の中
心導体アース電極の接続を、プリント基板側面にサイド
カットスルーホールを用いたアース電極とすることで、
フェライト板から離れた部分で台座のアース電極と半田
付けし導通を確保する構成にする事で課題を解決できる
ことを見出した。
【００１３】即ち、本発明によれば、互いに絶縁された
複数のストリップ導体からなる中心導体を両面プリント
基板で形成した中心導体プリント基板と、少なくとも１
枚のフェライト板を、略同一中心に配置し、永久磁石に
て直流磁界を印加してなる非可逆回路素子において、前
記中心導体プリント基板の外形が、入出力端子と同数の
整合容量コンデンサの電極面を部分的に覆い、前記フェ
ライト板の外形よりも大きく形成されていることを特徴
とする非可逆回路素子が得られる。
複数のストリップ導体からなる中心導体を両面プリント
基板で形成した中心導体プリント基板と、少なくとも１
枚のフェライト板を、略同一中心に配置し、永久磁石に
て直流磁界を印加してなる非可逆回路素子において、前
記中心導体プリント基板の外形が、入出力端子と同数の
整合容量コンデンサの電極面を部分的に覆い、前記フェ
ライト板の外形よりも大きく形成されていることを特徴
とする非可逆回路素子が得られる。
【００１４】また、本発明によれば、両面プリント基板
からなる中心導体のアース電極に、サイドカットスルー
ホールのアース電極を設けたことを特徴とする非可逆回
路素子が得られる。
からなる中心導体のアース電極に、サイドカットスルー
ホールのアース電極を設けたことを特徴とする非可逆回
路素子が得られる。
【００１５】
【作用】本発明によれば、プリント基板外形寸法を整合
容量コンデンサ電極面の一部分だけ覆う最小形状にして
いるので、従来確認が困難であった中心導体のアース接
続を確実に行うことができ、整合容量コンデンサの外側
面での短絡も解消される。
容量コンデンサ電極面の一部分だけ覆う最小形状にして
いるので、従来確認が困難であった中心導体のアース接
続を確実に行うことができ、整合容量コンデンサの外側
面での短絡も解消される。
【００１６】また、サイドカットスルーホールを用いて
中心導体のアース接続を行うので、より確実な半田付け
が可能であり、上面から容易に半田付けの確認を行うこ
とができる。
中心導体のアース接続を行うので、より確実な半田付け
が可能であり、上面から容易に半田付けの確認を行うこ
とができる。
【００１７】
【実施例】本発明の一実施例に係る非可逆回路素子を図
１、２及び３を参照して詳細に説明する。
１、２及び３を参照して詳細に説明する。
【００１８】図１は本実施例の非可逆回路素子の分解斜
視図である。
視図である。
【００１９】本実施例の非可逆回路素子においては、フ
ェライト板１０４は３個の整合容量コンデンサ１０６及
び終端抵抗１０７と同一面になるように台座１０５に収
納され、中心導体プリント基板１０３は面位置になった
台座１０５上面の必要な数カ所で半田付けされる。この
時点で、中心導体プリント基板１０３のアース電極１１
８ａ，１１８ｂ，１１８ｃの接続及び各整合容量コンデ
ンサ６側面における短絡の有無を確認することが可能で
ある。
ェライト板１０４は３個の整合容量コンデンサ１０６及
び終端抵抗１０７と同一面になるように台座１０５に収
納され、中心導体プリント基板１０３は面位置になった
台座１０５上面の必要な数カ所で半田付けされる。この
時点で、中心導体プリント基板１０３のアース電極１１
８ａ，１１８ｂ，１１８ｃの接続及び各整合容量コンデ
ンサ６側面における短絡の有無を確認することが可能で
ある。
【００２０】更に、本実施例の非可逆回路素子において
は、フェライト板１０４と台座１０５及び中心導体プリ
ント基板１０３等が一体になった組立体１２２は、入出
力端子１１１及びアース端子１１０を備えたケース１０
９内に収納され、かつ組立体１２２に直流磁界を印加す
るための永久磁石１０２，１０３を備え、閉磁路を構成
するための磁性ヨーク１０１，１１４を永久磁石１０
２，１１３の上下部に配置する構成を有している。尚、
本実施例では１０２，１０３の２つの永久磁石を設けて
いるが、上下どちらか一方のみ設けても良い。
は、フェライト板１０４と台座１０５及び中心導体プリ
ント基板１０３等が一体になった組立体１２２は、入出
力端子１１１及びアース端子１１０を備えたケース１０
９内に収納され、かつ組立体１２２に直流磁界を印加す
るための永久磁石１０２，１０３を備え、閉磁路を構成
するための磁性ヨーク１０１，１１４を永久磁石１０
２，１１３の上下部に配置する構成を有している。尚、
本実施例では１０２，１０３の２つの永久磁石を設けて
いるが、上下どちらか一方のみ設けても良い。
【００２１】ケース１０９に収納され、所用の導通を確
保する台座１０５は、中心導体プリント基板１０３の入
出力端が接続される入出力電極１２４を備え、入出力電
極１２４はスルーホールを介してケース１０９のケース
内入出力電極１２１に導通され、かつ入出力端子１１１
に導通されている。また、ケース１０９のアース端子１
１０はケース内アース面１１２と導通しており、台座１
０５の下方部のアース（図示せず）と導通する。
保する台座１０５は、中心導体プリント基板１０３の入
出力端が接続される入出力電極１２４を備え、入出力電
極１２４はスルーホールを介してケース１０９のケース
内入出力電極１２１に導通され、かつ入出力端子１１１
に導通されている。また、ケース１０９のアース端子１
１０はケース内アース面１１２と導通しており、台座１
０５の下方部のアース（図示せず）と導通する。
【００２２】尚、図１において、フェライト板は１個で
あるが２個の構成にしても良い。
あるが２個の構成にしても良い。
【００２３】図２に本実施例による中心導体プリント基
板１０３のアース面及び部品面の拡大図を示す。
板１０３のアース面及び部品面の拡大図を示す。
【００２４】中心導体プリント基板１０３は、図２に示
すように、整合容量コンデンサ１０６が半田付けされる
プリント基板１０３の部品面の入出力電極１７ａ，１７
ｂ，１７ｃと、それぞれと相対するアース電極１１８
ａ，１１８ｂ，１１８ｃから構成されており、入出力電
極１１７ａ，１１７ｂ，１１７ｃとアース端電極１１８
ａ，１１８ｂ，１１８ｃは、プリント基板１０３のアー
ス面及び部品面にそれぞれ等角度間隔に設けられた複数
のストリップ導体１９，１１９をスルーホール１１６を
介して中心導体として導通させ、アース電極１１５と
ｇ，ｈ，ｉ部のサイドカットスルーホールによって電気
的に接続されている。
すように、整合容量コンデンサ１０６が半田付けされる
プリント基板１０３の部品面の入出力電極１７ａ，１７
ｂ，１７ｃと、それぞれと相対するアース電極１１８
ａ，１１８ｂ，１１８ｃから構成されており、入出力電
極１１７ａ，１１７ｂ，１１７ｃとアース端電極１１８
ａ，１１８ｂ，１１８ｃは、プリント基板１０３のアー
ス面及び部品面にそれぞれ等角度間隔に設けられた複数
のストリップ導体１９，１１９をスルーホール１１６を
介して中心導体として導通させ、アース電極１１５と
ｇ，ｈ，ｉ部のサイドカットスルーホールによって電気
的に接続されている。
【００２５】中心導体プリント基板１０３は従来の基板
外形寸法と比べて、整合容量コンデンサ１０６の電極面
の一部分に接触するよう外形寸法を可能な限り縮小化さ
れているため、各整合容量コンデンサ１０６の外側面で
の短絡及び接続の有無を確認できるようになっている。
外形寸法と比べて、整合容量コンデンサ１０６の電極面
の一部分に接触するよう外形寸法を可能な限り縮小化さ
れているため、各整合容量コンデンサ１０６の外側面で
の短絡及び接続の有無を確認できるようになっている。
【００２６】尚、中心導体アース電極１１５のように、
短絡防止のため、基板側面から一定間隔の隙間１２３を
持つようにアース電極１１５を設計しても良い。
短絡防止のため、基板側面から一定間隔の隙間１２３を
持つようにアース電極１１５を設計しても良い。
【００２７】図３に組立体１２２と、中心導体プリント
基板１０３との中心を同じに配置した、本発明の他の実
施例に係る非可逆回路素子における中心導体プリント基
板１０３の一実装例を示す。
基板１０３との中心を同じに配置した、本発明の他の実
施例に係る非可逆回路素子における中心導体プリント基
板１０３の一実装例を示す。
【００２８】本実施例においては、中心導体プリント基
板１０３のアース電極１１８ａ，１１８ｂ，１１８ｃを
確実に台座１０５にあるアース電極１２０に半田付け接
続することができるため、その確認を上面から行うこと
ができ、各整合容量コンデンサ１０６の外側面における
短絡も解消し、その短絡の有無も容易に確認できる。
板１０３のアース電極１１８ａ，１１８ｂ，１１８ｃを
確実に台座１０５にあるアース電極１２０に半田付け接
続することができるため、その確認を上面から行うこと
ができ、各整合容量コンデンサ１０６の外側面における
短絡も解消し、その短絡の有無も容易に確認できる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
プリント基板外形寸法を整合容量コンデンサ電極面の一
部分だけ覆う最小形状にすることで、各整合容量コンデ
ンサの外側面における短絡を防止でき、その接続の状態
も容易に確認できる。
プリント基板外形寸法を整合容量コンデンサ電極面の一
部分だけ覆う最小形状にすることで、各整合容量コンデ
ンサの外側面における短絡を防止でき、その接続の状態
も容易に確認できる。
【００３０】従って、非可逆回路素子の組立作業の効率
を大幅に向上させることができる。
を大幅に向上させることができる。
【００３１】また、サイドカットスルーホールを用いて
中心導体のアース接続を行うことで、より確実な半田付
けが可能となり、上面から容易に半田付けの確認もでき
る。
中心導体のアース接続を行うことで、より確実な半田付
けが可能となり、上面から容易に半田付けの確認もでき
る。
【００３２】従って、非可逆回路素子の製造において、
不良品を削減することが可能となり、且つ作業工程を簡
素化することができるので、コスト削減にも役立つ。
不良品を削減することが可能となり、且つ作業工程を簡
素化することができるので、コスト削減にも役立つ。
【００３３】よって、作業工程の簡略化及び歩留まり向
上、コスト低減を可能にする非可逆回路素子を提供でき
る。
上、コスト低減を可能にする非可逆回路素子を提供でき
る。
【図１】本発明の一実施例に係る非可逆回路素子を示す
分解斜視図である。
分解斜視図である。
【図２】図１に示した非可逆回路素子に使用される中心
導体プリント基板のアース面と部品面の拡大図であり、
（イ）は中心導体プリント基板のアース面の拡大図、
（ロ）は中心導体プリント基板の部品面の拡大図であ
る。
導体プリント基板のアース面と部品面の拡大図であり、
（イ）は中心導体プリント基板のアース面の拡大図、
（ロ）は中心導体プリント基板の部品面の拡大図であ
る。
【図３】本発明の他の実施例に係る非可逆回路素子にお
ける中心導体プリント基板の実装方法を示す図である。
ける中心導体プリント基板の実装方法を示す図である。
【図４】従来の非可逆回路素子を示す分解斜視図であ
る。
る。
【図５】従来の非可逆回路素子に使用されていた中心導
体プリント基板のアース面と部品面の拡大図であり、
（イ）は中心導体プリント基板のアース面の拡大図、
（ロ）は中心導体プリント基板の部品面の拡大図であ
る。
体プリント基板のアース面と部品面の拡大図であり、
（イ）は中心導体プリント基板のアース面の拡大図、
（ロ）は中心導体プリント基板の部品面の拡大図であ
る。
１，１０１ 磁性ヨーク ２，１０２ 永久磁石 ３，１０３ プリント基板 ４，１０４ フェライト板 ５，１０５ 台座 ６，１０６ 整合容量コンデンサ ７，１０７ 終端抵抗 ８，１０８ 凹部 ９，１０９ ケース １０，１１０ アース端子 １１，１１１ 入出力端子 １２，１１２ アース面 １３，１１３ 永久磁石 １４，１１４ 磁性ヨーク １５，１１５ アース電極 １６，１１６ スルーホール １７，１１７ 入出力電極 １８，１１８ アース電極 １９，１１９ ストリップ導体 ２０，１２０ アース電極 ２１，１２１ 入出力電極 １２２ 組立体 ２３，１２３ 隙間 ２４，１２４ 入出力電極 ２５ スルーホール ｇ，ｈ，ｉ サイドカットスルーホール
Claims (2)
- 【請求項１】 互いに絶縁された複数のストリップ導体
からなる中心導体を両面プリント基板で形成した中心導
体プリント基板と、少なくとも１枚のフェライト板を、
略同一中心に配置し、永久磁石にて直流磁界を印加して
なる非可逆回路素子において、前記中心導体プリント基
板の外形が、入出力端子と同数の整合容量コンデンサの
電極面を部分的に覆い、前記フェライト板の外形よりも
大きく形成されていることを特徴とする非可逆回路素
子。 - 【請求項２】 請求項１記載の非可逆回路素子におい
て、両面プリント基板からなる中心導体のアース電極
に、サイドカットスルーホールのアース電極を設けたこ
とを特徴とする非可逆回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28202494A JPH08148908A (ja) | 1994-11-16 | 1994-11-16 | 非可逆回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28202494A JPH08148908A (ja) | 1994-11-16 | 1994-11-16 | 非可逆回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148908A true JPH08148908A (ja) | 1996-06-07 |
Family
ID=17647179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28202494A Withdrawn JPH08148908A (ja) | 1994-11-16 | 1994-11-16 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148908A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1013110A (ja) * | 1996-06-25 | 1998-01-16 | Murata Mfg Co Ltd | 非可逆回路素子 |
| KR100352489B1 (ko) * | 1999-12-16 | 2002-09-11 | 삼성전기주식회사 | 비가역 회로소자 |
-
1994
- 1994-11-16 JP JP28202494A patent/JPH08148908A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1013110A (ja) * | 1996-06-25 | 1998-01-16 | Murata Mfg Co Ltd | 非可逆回路素子 |
| KR100352489B1 (ko) * | 1999-12-16 | 2002-09-11 | 삼성전기주식회사 | 비가역 회로소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61208902A (ja) | Ｍｉｃ型誘電体フイルタ | |
| JPH055681Y2 (ja) | ||
| JP2001196260A (ja) | 端子付き電子部品 | |
| JP3539351B2 (ja) | 非可逆回路素子の製造方法 | |
| JPH08148908A (ja) | 非可逆回路素子 | |
| JP3204423B2 (ja) | 非可逆回路素子 | |
| JPH0191502A (ja) | 誘電体共振器 | |
| JPH07263917A (ja) | 非可逆回路素子 | |
| US6895665B2 (en) | Method of manufacturing a housing for electronic parts | |
| KR100340452B1 (ko) | 비가역 회로 소자 및 통신 장치 | |
| US6930566B2 (en) | Small nonreciprocal circuit element that can be easily wired | |
| JP3175303B2 (ja) | 非可逆回路素子 | |
| JP3705275B2 (ja) | 非可逆回路素子の製造方法及び通信機装置 | |
| JPH0336924A (ja) | アレスタ回路の実装構造 | |
| JP4189920B2 (ja) | 非可逆回路素子及びその製造方法 | |
| JP3660316B2 (ja) | 非可逆回路素子 | |
| JPH02182003A (ja) | チップ形インダクタ | |
| JPH03252202A (ja) | 非可逆回路素子 | |
| JPH0593106U (ja) | 非可逆回路素子 | |
| JPH03124103A (ja) | 非可逆回路素子 | |
| JPH08191205A (ja) | 非可逆回路素子 | |
| JPH0865013A (ja) | 集中定数型アイソレータ | |
| JPH0374901A (ja) | 非可逆回路素子 | |
| JPH0593107U (ja) | 非可逆回路素子 | |
| JPH06283905A (ja) | 誘電体フィルタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020205 |