JPH07336538A

JPH07336538A - 超鮮明印刷システム

Info

Publication number: JPH07336538A
Application number: JP7128208A
Authority: JP
Inventors: Douglas N Curry; エヌ．カリーダグラス
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1994-06-02
Filing date: 1995-05-26
Publication date: 1995-12-22
Anticipated expiration: 2021-11-08
Also published as: DE69516456T2; EP0685960B1; EP0685960A3; CA2147298A1; JP3842313B2; US5537223A; CA2147298C; DE69516456D1; EP0685960A2

Abstract

(57)【要約】【目的】ゼログラフィックプリンタのハーフトーン処
理忠実度を向上する。【構成】ハーフトーン回路70において、グレースケー
ルデータ入力197 は、メモリ190 の256 個のドット平面
のどれがアクセスされるかを決定する。アキュムレータ
194 、196 は、スクリーンの回転に使用されるスクリー
ンアドレスのｘ及びｙ成分を提供する。このアドレス情
報は、ｘ及びｙ平面におけるレーザスポット200 のポジ
ションを示す。各アキュムレータは、メモリ190 にｘ及
びｙアドレスとして最上位５ビットを提供すると共に、
ｘ及びｙにおいて周期的にロールオーバーし、それによ
りハーフトーンセルは全体の画像領域上で規則的な２次
元アレイ中に複製される。この一方で、強度が変化して
異なるドット層がアクセスされ、画像の濃度が変更され
る。D/A 変換回路は、得られたデータを基にハーフトー
ンドットのレンダリングに必要な強度をレーザスポット
に所有させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、埋込みデータを有する
ハーフトーン画像データをレンダリング（描画）するた
めの超鮮明（hyperacuity ）印刷システムに関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】理解さ
れるように、ハーフトーン処理は、バイナリー印刷技術
を用いて印刷されるトーンアート（色調）画像の陰影の
様相を保持するための重要な技術（ツール）である。光
学的にスクリーン処理されるリトグラフィックハーフト
ーン処理は、画像形成忠実度の、対抗意識を駆り立てる
基準を確立してきたが、その基準は、高ガンマの感光記
録媒体（即ち記録媒体は、急なスロープの露光対コント
ラスト特性を有する）上にハーフトーン画像を印刷する
ことにより達成されることができる。現在のゼログラフ
ィック（静電写真）プリンタは、リトグラフにより印刷
されるラインアートの忠実度に近いラインアート画像を
印刷するために、高ガンマの受光体（例えば感光体）を
使用する。しかしながらこれまで、ゼログラフィックプ
リンタでの使用に利用されてきた電子的ハーフトーン処
理は、ゼログラフィックプリンタを、忠実度の高いハー
フトーン画像の印刷においてリトグラフィック印刷処理
に効果的に対抗させるのに十分な画像形成忠実度を所有
しなかった。ゼログラフィック印刷は、そのコストの面
からの利点と画像形成忠実度の改良とのために、リトグ
ラフィック印刷市場にかなり侵入してきた。この傾向は
続くと思われるが、ハーフトーン画像の印刷に対してリ
トグラフィックプリンタに完全に代わり得ると容認され
るようになるために、ゼログラフィックプリンタの電子
的ハーフトーン処理の忠実度をさらに向上する必要があ
るのは、明らかである。

【０００３】本発明の目的は、ゼログラフィックプリン
タの電子的ハーフトーン処理の忠実度をさらに向上させ
ることである。

【０００４】

【課題を解決するための手段】本発明の一態様は、記録
媒体上にハーフトーン画像データをレンダリングする超
鮮明印刷システムであって；グレースケール入力画像デ
ータを供給するデータソースと；前記グレースケール入
力画像データを前記データソースから受け取ると共に、
前記グレースケール入力画像データをマルチビット値の
出力データに変換するハーフトーン処理回路であり、該
ハーフトーン処理回路が、前記マルチビット値の出力デ
ータを提供するルックアップテーブルを含み、前記マル
チビット値の出力データがハーフトーンドットを規定
し、該ハーフトーンドットが、前記グレースケール入力
画像データに対応する最低濃度値から最高濃度値までの
連続体として前記ルックアップテーブルに配置される、
ハーフトーン処理回路と；メモリ中に格納されるスクリ
ーンを規定する第１のアドレスライン集合と第２のアド
レスライン集合を提供するアドレッシング回路であり、
前記第１のアドレスライン集合と前記第２のアドレスラ
イン集合が、望ましいスクリーン角度により規定される
ｘアドレス値とｙアドレス値を提供し、前記アドレッシ
ング回路が回転回路を含み、前記回転回路が、前記ハー
フトーンドットが前記ルックアップテーブルから読み出
されている間に前記ｘアドレス値及び前記ｙアドレス値
を変更することにより前記ハーフトーンドットを回転
し、そしてそれが回転されたハーフトーンドットとな
る、アドレッシング回路と；前記ハーフトーン処理回路
から前記マルチビット値の出力データを受け取ると共
に、前記記録媒体に前記マルチビット値の出力データを
書き込む書込みデバイスにより直接的に使用されること
のできる形態に、前記マルチビット値の出力データを変
換する変調デバイスと；を含む。

【０００５】

【実施例】図１は、ラスタ走査パターンに従って回転ド
ラム上のゼログラフィック（静電写真）受光体１４上で
データ変調光ビーム１３を走査するためのフライングス
ポットＲＯＳ１２を有するゼログラフィックプリントエ
ンジン１１を示す。ＲＯＳ１２は、複数のファセット１
８を有するポリゴンスキャナ１７と共に、光ビーム１３
を発射するレーザダイオード１５を含む。

【０００６】スキャナ１７をその中心軸の回りで矢印２
２の方向に回転させるモータ２１が図示される。スキャ
ナ１７は、レーザ１５と受光体１４の間で光学的に位置
合わせされ、レーザビーム１３をスキャナファセット１
８から反射させ、ビーム１３を主走査方向において受光
体１４を横切るように掃引する。受光体１４は、主走査
方向と直交するプロセス方向においても同時に実質的に
一定の線形速度で前進され（矢印２３）、その結果レー
ザビーム１３が受光体１４を走査する。ＲＯＳ１２はま
た、プレスキャン光学系２５とポストスキャン光学系２
６とを含み、ポストスキャン光学系２６は、受光体１４
の近くで略円形の焦点にレーザビーム１３を合わせる。

【０００７】レーザビームの振幅、デューティサイク
ル、及び／又はパルス幅は、連続するマルチビットディ
ジタルデータ値に従って強度変調器２８により連続的に
変調される。これらのデータ値は、データクロックパル
スに応答してシリアルにバッファデータソース２３（通
常はグレーソースデータ）からクロック出力され、該デ
ータクロックパルスは、ラスタ走査パターン内でビット
マップロケーションからビットマップロケーションへと
走査される走査スポットの走査と時間同期される。従っ
て、主走査方向とプロセス方向において同一の解像度あ
るいは異なる解像度を用いて、あらゆる望ましい解像度
のサブピクセル精度によりラスタ走査パターンにデータ
をマッピングするように、データクロックの周波数が選
択されることができる。

【０００８】主走査方向とプロセス方向の両方向におい
てサブピクセル又はサブスキャン精度によりピクセルの
位置を調整することが重要な理由は、「超鮮明度（hype
racuity ）」のためであり、該超鮮明度とは、ビジュア
ルシステムの鮮明度（解像度）より１０〜６０倍精密に
エッジ配置の精度を感知するフューマンビジュアルシス
テムの能力である。しかしながらビットマップは、グレ
ーソースデータにより最良のインフォメーションが提供
されても、超鮮明度インフォメーションのソースとして
は乏しい。

【０００９】図２は、画像生成回路５１からのデータソ
ースを含むプリンタ５０を示す。画像生成器５１は、グ
レースケール画像生成回路５２、バイナリー画像生成回
路５４、及びグレースケール変換回路５６を含む。さら
にプリンタ５０は、ＦＩＦＯ（先入れ先出し）メモリ５
８、リサンプリング補間回路６０、セグメンテーション
回路６２、位相／解像度コントロール回路６６、ハーフ
トーン回路７０、Ｄ／Ａ変換回路７６、レーザダイオー
ド１５、直線性・位置合わせコントロール回路７８を含
む。リサンプリング補間回路６０、ハーフトーン回路７
０、しきい値回路６８、及びＤ／Ａ（ディジタル−アナ
ログ）変換回路７６は、レーザダイオード１５を介する
受光体への伝送のために、サンプリングされた表現を広
帯域幅で高解像度のビットストリームに変換する役目を
負う。

【００１０】図３は、２つのレーザダイオードを有する
２チャネル超鮮明プリンタの図である。図３のシステム
は、追加したインタレースフォーマッタ以外は、図２で
示されるシステムと同じ構成要素を含む。プリントシス
テムで使用される画像生成回路は、バイナリー又はグレ
ーであることが可能であると共に、特定の解像度又はグ
レー（マルチビット）深度に限定されない。図２で示さ
れるように、画像データは、ピクセルデータ毎にマルチ
ビットをＦＩＦＯ５８に提供するグレースケール画像生
成回路５２により供給され得る。又は画像データは、バ
イナリー画像生成回路５４によって、バイナリーフォー
マット（即ち１ピクセル当り１ビット）で提供され得
る。バイナリー画像生成回路５４からのこのバイナリー
データは次に、処理の前にグレースケール変換回路５６
によりグレースケールに変換されることができる。

【００１１】画像生成回路５１はまた、イメージャ（画
像形成装置）の特定的な特性と望ましい画像形成応答と
に適合されたハーフトーン処理（halftoning）及びしき
い値処理（thresholding）インフォメーションをダウン
ロードすることができる。このダウンロードファイルは
画像データではなく、ハーフトーン処理又はしきい値処
理に使用されるルックアップテーブルの内容である。

【００１２】ＦＩＦＯ５８は、マルチダイオード構成に
おける使用のためにデータを遅延させ、且つ補間のため
に２つの隣接する走査をアクセスするようにデータを遅
延させることのできるバファリングを提供する。図３の
ようなマルチチャネル構成におけるＦＩＦＯバッファの
制御は、位相／解像度コントローラ６６と協働するイン
タレースフォーマッタ８０の役目である。画像インフォ
メーションは、連続するラスタの形態で画像生成回路か
ら一度だけ送られるので、ＦＩＦＯは、レーザダイオー
ドによりプロセス方向においてスパンされるラスタ数を
バファリングする。

【００１３】画像生成回路と出力回路との間の電子経路
においてリサンプリング補間回路６０が存在することに
より、解像度変換を与える通常の使用だけでなく、デー
タの空間ポジションを、イメージャ及びその機械的プロ
セスの任意のミスアラインメントに電子的にマッピング
する独特の機会が許容される。データをエンジン及びレ
ーザスキャナの不完全性に等角マッピングするのに必要
なインフォメーションは、直線性・位置合わせコントロ
ール回路７８から得られると共に、位相／解像度コント
ロール回路６６を介して処理され、それはダイナミック
（動的）解像度制御と考えられることができる。正確に
測定が行われることのできるプラットフォームにおける
あらゆる不完全性は、等角的な電子的位置合わせのため
に電子的にサーボ制御されることが可能である。

【００１４】リサンプリング補間回路６０は、標準的な
画像処理ファンクションである補間を実行するが、補間
は、処理の単純化のために線形的な補間であることが可
能である。超鮮明プリンタ５０の場合、受光体上のスポ
ットは、電子的位置合わせの要求を考慮する適切な電子
回路により追跡される。

【００１５】リサンプリング補間回路６０からのスポッ
ト強度のリサンプルを得るために、ｘ（高速走査又は主
走査）及びｙ（低速走査又はプロセス）次元におけるア
ドレス可能度を単位として測定されるスポットの現ポジ
ションが決定される。補間回路は、４つの最近傍の強度
を補外するすることにより現ポジションにおけるサンプ
ル強度を評価するアルゴリズムを実行する。この算定の
最も単純な形態は、強度が線形的に変化すると仮定する
ものである。リサンプリング補間回路６０はまた、強度
の変化の局所変化率（スロープ）を計算すると共に、ラ
イン８５により示されるようにしきい値回路６８にこの
インフォメーションを渡す。このインフォメーションが
使用されて、ラインアート（線画）の露光強度がゼログ
ラフィックしきい値を越える場所を予測することが可能
となる。

【００１６】しきい値回路６８は、フォント及びライン
等のラインアートがレンダリングされる場合に、補間回
路６０からのリサンプリングされたインフォメーション
を、Ｄ／Ａ変換回路を駆動するグレーデータストリーム
に変換する。しきい値回路は、サンプリングされた表現
がゼログラフィックしきい値を越える場所を評価するこ
とにより、サンプリングされたデータをレンダリングし
ようとする。しきい値処理ファンクションを実行するハ
ードウェアの１つの形態は、ルックアップテーブルとし
て動作するキャッシュメモリである。しきい値回路６８
は、リサンプリング補間回路６０により生成された２次
元スロープインフォメーション即ちライン８５を使用し
て、サブピクセル精度により入力ファイルのしきい値超
過を予告する。

【００１７】ドット生成回路７２とスクリーン回路７４
とを含むハーフトーン回路７０は、ピクトリアル（絵
画）がレンダリングされる場合に、リサンプリング補間
回路６０からのリサンプリングされたインフォメーショ
ンをバイナリーマップに変換する。

【００１８】印刷される画像を適切にレンダリングする
ためには、ゼログラフィ及びオフセットリトグラフィ等
のバイナリー表現を使用する全てのディスプレイシステ
ムは、グレー画像［トーンアート（色調画像）又はピク
トリアル］と総合画像（テキスト及びラインを含むライ
ンアート）との差を見極めることができなければならな
い。このことは、セグメンテーション回路６２を介して
実行される。サンプリングされた表現を印刷する場合、
サンプルは、ハーフトーン回路７０（トーンアートの場
合）としきい値回路６８（ラインアートの場合）とを介
して同時に送られる。セグメンテーションビット又はタ
グビットとして知られる付加的なビット、即ちＦＩＦＯ
５８からのライン６３は、マルチビットサンプルピクセ
ルと共に運ばれるとともに、適切な時間遅延の後、セグ
メンテーション回路６２によりハーフトーン回路及びし
きい値回路に運ばれる。このビットは、ハーフトーン回
路からのトーンアートか、しきい値回路からのラインア
ートかのどちらがレンダリングされるべきかによって、
印刷中にこれら２つのデバイス間で（出力６４を介し
て）スイッチするように使用される。

【００１９】直線性・位置合わせコントロール回路７８
は、ライン８１を介して位相／解像度コントロール回路
にスポットエラーインフォメーションを送る。コントロ
ール回路７８はまた、ライン８３を介して圧縮解除電子
回路（ハーフトーン回路７０）にサンプルを適切に送
る。さらに、ｘ−ｙポジション位置合わせ、走査の直線
性修正、速度のサーボ制御、そして受光体のスキュー及
びランアウト（ふれ、ずれ）の修正が、電子的に実行さ
れることができる。

【００２０】図４は、ＦＩＦＯ５８と位相／解像度コン
トロール回路６６の図である。ＦＩＦＯ５８は、中に記
憶される画像データ上で２次元（２−Ｄ）ウィンドウ
［主走査（ｘ）次元及び低速走査（ｙ）次元］として使
用されるように構成されたメモリデバイスである。位相
／解像度コントロール回路６６及びインタレースフォー
マッタ８０は、その２−Ｄウィンドウにアドレスを提供
することを手助けする。

【００２１】ＦＩＦＯ５８は、多数のラスタが格納され
るメモリ８２を有する。セグメンテーションビットは、
ライン６３を介してセグメンテーション回路に運ばれる
と共に、ＦＩＦＯにおいてピクセルと共に格納され、ハ
ーフトーン処理又はしきい値処理アルゴリズムの適用に
おいて正確な時間遅延が保証される。メモリ８２は、ビ
ームの離間と、リサンプリング補間回路６０により使用
される１つのラスタの収容と、１つのラスタを書き込む
間に別のラスタを読み出すことを可能にするための１つ
又は２つのラスタの収容と、を補償するのに十分に大き
い。ＦＩＦＯ５８は、１つの書込みポートと２つの読出
しポートを有する３ポートメモリであるように構成され
る。メモリ８２がアドレス指定されると、画像生成回路
は、２つのラスタが処理のために読み出される時に、生
成されたラスタをＦＩＦＯの中にロードする。

【００２２】メモリ８２は、Ｘアドレスデマルチプレク
サ（X Address DEMUX ）８４によりｘ方向においてアド
レス指定される。位相／解像度コントロール回路６６
は、XAddress （Ｘアドレス）ライン１１１を介して１
４ビット数をデマルチプレクサ８４に供給し、それによ
りデマルチプレクサ８４はメモリ８２に格納されるラス
タに沿って２¹⁴個のピクセルをアドレス指定することが
できる。位相／解像度コントロール回路６６は、２⁴個
のアドレスを形成する Y Address（Ｙアドレス）ライン
９９を介して４ビット数を供給する。ｙ方向において
は、メモリ８２の読出しと書込みを同時に収容するため
にアドレス指定においてオフセットが生じる必要があ
る。ｙ方向のアドレス指定に対して必要なオフセットを
生成するために、全加算回路９２は、 Y Addressライン
９９に固定値を加算し、そしてそれが書込みポートのア
ドレス指定のためにＹアドレスデマルチプレクサ（Y Ad
dress DEMUX ）８６により使用される。同様に、全加算
回路９４は、２つの読出しポートのうちの１つに固定オ
フセットを供給する。メモリ８２中に格納される全ラス
タは同時に利用可能であるので、マルチプレクサ（ＭＵ
Ｘ）８８及びマルチプレクサ（ＭＵＸ）９０は、一度に
処理される全ラスタ中の２つのラスタを選択するように
使用される。ＭＵＸ８８からのデータは、Lastライン８
９として示され、一方ＭＵＸ９０からのデータはNextラ
イン９１として示される。

【００２３】位相／解像度コントロール回路６６は、Ｙ
アキュムレータ９６とＸアキュムレータ１０８を有す
る。Ｙアキュムレータ９６はレジスタ９８と全加算回路
１００を含む。レジスタ９８は１６ビットレジスタであ
るので、最も左の４ビットが整数部を示し、残りの１２
ビットが１６ビット数のうちの少数部を示す。整数部
は、 Y Addressライン９９として使用され、また少数部
は乗算ファクタライン Y Fract１０１として使用され
る。

【００２４】Ｘアキュムレータ１０８はレジスタ１１０
と全加算回路１１２を含む。レジスタ１１０は２４ビッ
トレジスタであるので、最も左の１４ビットが整数部を
示し、残りの１０ビットが２４ビット数のうちの少数部
を示す。整数部は、X Address ライン１１１として使用
され、一方少数部は乗算ファクタライン X Fract１１３
として使用される。

【００２５】各アキュムレータは、 INC（増分）レジス
タ１０２とロード可能な Start Phase（開始位相）レジ
スタ１０４と協働される。ページの開始時に、Ｙアキュ
ムレータ９６のレジスタ９８が Start Phase値をロード
される。各走査開始クロック信号 SOS CLKにより、Ｙア
キュムレータ９６は INCレジスタ１０２に格納された値
を増分される。この例では、レジスタ１０２及び１０４
はそれぞれ１３ビットである。走査開始時に、Ｘアキュ
ムレータ１０８のレジスタ１１０は、レジスタ１１６か
らの Start Phase値をロードされる。各システムクロッ
ク信号 SYS CLKにより、Ｘアキュムレータ１０８は INC
レジスタ１１４に格納された値を増分される。この例で
は、レジスタ１１４及び１１６はそれぞれ１１ビットで
ある。

【００２６】位相／解像度コントロール回路はインタレ
ースフォーマッタと共に、解像度変換、位置合わせ修
正、及びインタレース処理を容易にする。図５に関して
は、この例の２チャネルシステムにおいて、インタレー
スフォーマッタは、チャネルのビームポジションに等し
いデータ中のポイントにおいて各チャネルにＦＩＦＯの
ラスタデータをアクセスさせるために、オフセットを用
いて位相／解像度コントロール回路においてｙ成分を複
製する。 Start Phaseレジスタにロードされたオフセッ
トは、フォトダイオード同士間のビーム離間を供給す
る。チャネル同士間には接続（ライン９９）があり、該
接続は、両チャネルに対する書込みアドレスを維持し、
それにより両チャネルに対する書込みアドレスが同一で
あることが可能である。インタレースフォーマッタは、
メモリ中のデータを２つの位置において同時にアクセス
することを容易にし、自動的にインタレース処理を行
う。

【００２７】図５で示される２チャネルインタレースフ
ォーマッタには、マスターチャネル（チャネル０）とス
レーブチャネル（チャネル１）がある。図５では、Star
t Phase レジスタ１０４はチャネル０にあるため、０を
ロードされる。 Start Phaseレジスタ１０４’は、イン
タレース処理に必要とされるメモリへのオフセットをロ
ードされる。 INCレジスタ１０２、１０２’における値
は、１ファセット当り受光体がいくつのラスタを移動す
るかを示す。

【００２８】図６に関しては、リサンプリング補間回路
６０は、隣接するラスタデータの２つのライン、即ち適
切にラベルづけされたNextライン９１及びLastライン８
９をＦＩＦＯから受け取る。ラスタデータはまずＹ補間
回路１２０により処理され、次いでデータライン１２６
を介してＸ補間回路１２２に渡される。ラスタデータが
処理されているのと同時に、スロープインフォメーショ
ンがＹ補間回路１２０とＸ補間回路１２２により供給さ
れている。Ｙスロープインフォメーションは、スロープ
補間回路１２４により処理される。ラスタデータとスロ
ープデータの両方の処理を行う際、Ｙ補間回路１２０
は、Ｙアキュムレータ９６からのビット数のうちの少数
部即ち Y Fract１０１を使用する。同様に、Ｘ補間回路
１２２とスロープ補間回路１２４の両回路は、Ｘアキュ
ムレータ１０８からのビット数のうちの整数部である X
Fract１１３を使用する。リサンプリング補間回路６０
の出力は、補間されたラスタデータInterp Y Interp X
１２８と、対応するスロープインフォメーション Slope
X１３２と、補間されたスロープデータSlope Y Interp
X１３４である。

【００２９】図７では、Ｙ補間回路１２０、Ｘ補間回路
１２２、及びスロープ補間回路１２４の詳細図が示され
る。Nextライン９１及びLastライン８９の形態であるＦ
ＩＦＯからのラスタデータは、Ｙ補間回路１２０に供給
される。図示されるように、ラスタLastライン８９は全
加算回路１３６を用いてラスタNextライン９１から減算
される。減算は、２の補数演算により実行され、それに
より加算回路１３６のＢ入力上のバブル１３７は逆関数
を示し、Ｃ_IN入力上の＋１は２の補数演算を実行するの
に必要な＋１を加算する。この減算の結果得られた値は
次いで、Ｙアキュムレータ９６（図６）中に格納された
ビット数の少数部である Y Fract１０１を乗算される。
またこの減算の結果、対応するＹスロープインフォメー
ションはSlope Y ライン１３０として示される。乗算回
路１３８は、得られた値の最上位の８ビット（ライン１
３９）が全加算回路１４０に渡される８×８乗算を実行
する。全加算回路１４０は、乗算の結果得られた値とラ
スタLastライン８９を加算して、ｙの補間を完了し、得
られた値はラインInterp Y１２６である。Interp Y１２
６はｙの補間されたデータを示す。

【００３０】Ｘ補間回路１２２はＹ補間回路１２０の出
力を入力として受け取る。ラインInterp Y１２６は全加
算回路１４２へのＡ入力となる。また、ラインInterp Y
１２６は、レジスタ（REG ）１４１により１ピクセル遅
延される。この遅延の結果得られたLast Interp Y は、
バブル１４３により逆転され、次いで繰上げを行う加算
回路１４３のＢ入力に入力される。従って、２の補数演
算を用いて、Last Interp Y はInterp Yから減算され
る。この減算の結果、対応するＸスロープインフォメー
ション Slope X１３２が生成される。また、この減算の
結果得られた値は乗算回路１４４への入力となる。乗算
回路１４４は、Ｘアキュムレータ１０８（図６）中のビ
ット数の少数部に由来する X Fract１１３に加算回路１
４２の出力を乗算する。乗算の結果得られた値の最上位
８ビットは次に、加算回路１４６によりLast Interp Y
に加算され、その結果補間データInterp Y Interp X １
２８が得られる。

【００３１】スロープ補間回路１２４は、Ｙ補間回路１
２０からのＹスロープインフォメーションライン Slope
Y１３０を、加算回路１４８へのＡ入力として使用す
る。Slope Y １３０は、レジスタ（REG ）１４７により
１ピクセルクロック遅延され、Last Slope Yとなる。La
st Slope Yはバブル１４９を介して逆転され、それによ
り、繰上げを行う加算回路１４８のＢ入力に入力され
る。その結果得られる値は、Slope Y からLast Slope Y
を減算したものである。加算回路１４８の出力は次に、
乗算回路１５０により X Fract１１３を乗算される。乗
算回路１５０は５×５ビット乗算回路であり、それから
得られる値は、乗算の結果生じる最上位５ビットである
５ビット数である。最終的な演算において、乗算の結果
であるライン１５１は、加算回路１５２により Last Sl
ope Y に加算され、その結果Slope YInterp X ライン１
３４として示される対応する補間スロープインフォメー
ションが得られる。

【００３２】図８は、スロープしきい値回路のレンダリ
ングソフトウェアが、エッジを高精度で配置するため
に、補間回路により生成された２次元スロープインフォ
メーションと強度を如何に使用するかを示す。強度１５
３と、レーザスポットの現ポジションにおけるＸスロー
プ及びＹスロープは、補間回路により生成される。レン
ダリングソフトウェアは、強度１５３に垂直に位置する
と共に、強度１５３の可能な最大強度の５０％の公称高
さを有する平面１６５として、仮想ゼログラフィックし
きい値を構築する。

【００３３】ｘ（主走査）方向において、レンダリング
ソフトウェアは、Ｘスロープにより決定される角度１５
４を持たせて強度１５３の頂点から仮想レイ１５５を生
成する。この仮想レイ１５５は、標準のゼログラフィッ
クしきい値１６５と点１５６において交差する。ｙ（低
速走査）方向においては、レンダリングソフトウェア
は、Ｙスロープにより決定される角度１５７を持たせ
て、強度１５３の頂点から仮想レイ１５８を生成する。
この仮想レイ１５８は、標準のゼログラフィックしきい
値１６５と点１５９において交差する。このように点１
５６及び点１５９は生成され、スポットの現ポジション
においてレンダリングされるべき特徴エッジの見積りで
あるライン１６６を決定する。

【００３４】レンダリングされるべき特徴エッジが主走
査方向に主に垂直である場合には、タイミングが用いら
れてエッジがレンダリングされ、レンダリングアルゴリ
ズムは、可能な露光において最も急なスロープを実行す
るために中間的なグレー値を有さないオンからオフへの
切替え又はオフからオンへの切替えを使用する。レンダ
リングされるべき特徴エッジが主走査方向と主に並行で
ある場合には、エッジのサブスキャン精度を達成するた
めにグレーが用いられ、適切なグレー値がメモリのロケ
ーションに割り当てられる。

【００３５】図９に関しては、しきい値回路６８とＤ／
Ａ変換回路７６を含むブロック図が示される。しきい値
回路６８には、しきい値ファンクションブロック１６０
とシフトレジスタ１６２が含まれる。図示されるよう
に、しきい値ファンクション１６０は、補間データを表
すInterp Y Interp X １２８、Ｘスロープを表す Slope
X１３２、そして補間されたＹスロープを示すSlope Y
Interp X １３４といった３つの入力ラインを受け取
る。これらの入力値を用いて、しきい値ファンクション
ブロック１６０は次に、レーザダイオードにより使用さ
れるべきマルチビット強度値を与える。この値は、実時
間中に計算されたり、又はメモリブロックにより実行さ
れるルックアップテーブル中に格納されたりすることが
可能である。

【００３６】しきい値ファンクションブロック１６０が
ルックアップテーブルとして実行される場合、得られる
強度値Ｃは予め計算されてメモリブロックに格納され
る。実行時間動作中に、 Slope X１３２、Slope Y Int
erp X １３４、及びInterp Y Interp X １２８が使用さ
れて、入力に対応する強度値Ｃの値を求めてメモリブロ
ックをアドレス指定する。スロープ値は、絶対ページ座
標の代わりをして、アドレス指定を手助けする。従っ
て、各可能なアドレスの組合せに対して、各アドレスに
対応する予め計算された強度値がある。

【００３７】図１０は、ハーフトーンセル１７０［この
例では一辺が約０．１６９３mm（ 1/150インチ）であ
る］と、レンダリングされるべきハーフトーンドット１
７２を示す。この例ではスポット１８２は、約０．００
５３mm（1/4800インチ）のアドレス可能度の単位（ユニ
ット）マーカー１７６及び１７８により示されるよう
に、主走査方向及び低速走査方向の両方向においてセル
１７０内で約０．０４２３mm（1/600 インチ）という大
きさである。セル１７０の上及び左の波形は、レーザダ
イオードがハーフトーンドット１７２を書く時のレーザ
ダイオードの主走査及び低速走査露光プロファイルを示
す。主走査露光プロファイルは断面Ａ−Ａを介して得ら
れ、プロセス方向即ち低速走査方向露光プロファイル
は、セクションＢ−Ｂを介して得られる。ライン１７４
は、走査の軌道を示し、約０．０２１２mm（1/1200イン
チ）ずつ離間されている。これは、スキャナがオーバー
スキャンされることを意味し、それによりスポットが約
０．０２１２mm（1/1200インチ）である場合よりも強度
調整に対してエッジ配置のより線形的な応答が送られ
る。

【００３８】図１１〜図２６に関しては、その各々の図
が、対応する強度プロファイル１８０を用いてハーフト
ーンドット１７２を生成することにおけるステップを示
す。まず図１１には、第１の走査線、即ち強度２の第１
境界スキャンが示され、該第１の走査線は、主走査方向
において２つのアドレス可能度ユニットに対して存在す
る。次に図１２及び図１３は、いくつかの主走査クロッ
クに対して強度を３に増した境界走査を示し、そして次
に図１４では、いくつかの走査クロックに対して強度２
の走査に戻り、走査線１が終了する。次の走査線及び図
１５に進むと、境界走査の強度はレベル４即ちフルオン
（full on ）で始まり、図１６で示されるように走査線
の終了までそれが続く。走査線３及び４は、走査線２と
同様に描かれ、図１７、図１８、図１９、及び図２０に
より示される。図２１を参照すると走査線５は強度レベ
ル３で始まり、図２２及び図２３ではフルオンに達し、
そして図２４でレベル３の強度で終了する。最終的に、
ハーフトーンドット１７２は図２５及び図２６で示され
るように、走査線６が強度レベル１という値を描いて終
了する。

【００３９】図２７を参照すると、アドレス可能度の高
いハーフトーン回路７０のブロック図が示される。ハー
フトーン回路７０は、メモリブロック１９０（ドット生
成回路７２に相当する）と、アキュムレータ１９４及び
１９６（スクリーン生成回路７４に相当する）を有す
る。メモリブロック１９０は、アドレス可能度ユニット
１９２のアレイに分割される。メモリブロック１９０は
また、２５６個の異なるドット平面に分割され、その１
つ１つは各グレースケールデータレベルに対するもので
ある。矢印１９５で示される主走査方向におけるアドレ
ス可能度は約０．００５３mm（1/4800インチ）であり、
矢印２０４で示されるように低速走査方向における走査
離間は約０．０２１２mm（1/1200インチ) である。バイ
ナリー強度の代わりに４つのレベルの強度（０％、２５
％、５０％、７５％、１００％の５つの値により生成さ
れる）を使用することにより、低速走査方向におけるア
ドレス可能度が約０．００５３mm（1/4800インチ）であ
ることも許容される。

【００４０】メモリ１９０は、そのアドレスラインを３
つのセットに分けることによる３次元オブジェクト、即
ちｘ次元、ｙ次元、及び強度次元、のうちの強度次元を
通るスライスとして表される。これらのアドレスは、Ｘ
アドレスアキュムレータ１９４、Ｙアドレスアキュムレ
ータ１９６、及びグレースケールデータ入力ライン１９
７により提供される。Ｘ及びＹアドレスアキュムレータ
は、角度２０２で示されるように、スクリーンを回転す
るのに使用されるスクリーンアドレスのｘ及びｙ成分を
提供する。このアドレスインフォメーションは、ｘ及び
ｙ平面におけるレーザダイオードスポット２００のポジ
ションを表す。

【００４１】強度次元に関して言えば、補間回路からの
グレースケールデータ入力１９７は、２５６個のドット
平面（例えば平面２０６又は２０７）のうちのどれがア
クセスされるかを決定する。典型的には、この図の３次
元「弾丸」形状１９９で示されるように、グレースケー
ルデータ１９７の値が変化するにつれて、ハーフトーン
ドット変化の半径（又は他の濃度決定パラメータ）が変
化する。２５６個のハーフトーンドットのうち、メモリ
がスライスされた中間域における１つが、ドット平面２
０６におけるハーフトーンドットプロファイル１９８と
して示される。ハイライトドットがレンダリングされる
べき場合は、グレースケールデータ入力１９７は、例え
ば平面２０７におけるような小さい半径を持ったドット
プロファイルを有するドット平面を選択する。シャドー
ドットは、平面２０７から見て平面２０６とは別の側に
ある。

【００４２】ハーフトーンスクリーンは、全体的な画像
をカバーするドットポジションの正方形アレイである。
アキュムレータ１９４及び１９６は、ライン１９５で示
されるようなレーザスポット２００の軌道を追跡する。
その軌道は、矢印２０２で示されるスクリーン角度θを
有してメモリを通って移動する。アキュムレータの各々
からの５ビットは、グレースケール入力値１９７により
アドレス指定される２５６個のハーフトーンドットのう
ちの各々に対してハーフトーンドットを規定するために
３２×３２ポジションハーフトーンタイルを提供する。
従って、所与のハーフトーンドットを規定する各タイル
内には総計１０２４個のポジションがある。図２８に関
して述べられるように、アキュムレータ１９４及び１９
６は少数部で増大するが、メモリ１９０に対してX ADDR
及びY ADDRとして最上位５ビットを提供する。増大する
につれて、アキュムレータはｘ及びｙにおいて周期的に
ロールオーバーし、それによりハーフトーンセルが全体
の画像領域上で規則的な２次元アレイの中に複製され
る。このようなことが起こっている一方で、強度が変化
して、異なるドット層がアクセスされ、それによって画
像の濃度が変更される。各メモリロケーションにおいて
取り出されるデータは、図１０〜図２６において示され
たようにハーフトーンドットをレンダリングするのに必
要な強度をレーザスポットに所有させるためにＤ／Ａ変
換回路により要求される５つの値（０％、２５％、５０
％、７５％、又は１００％）のうちの１つである。

【００４３】図２８に関しては、Ｘアドレスアキュムレ
ータ１９４とＹアドレスアキュムレータ１９６両方の詳
細図が示される。Ｘアドレスアキュムレータは、５ビッ
トの整数部と１１ビットの少数部とを有する値をアキュ
ムレートするレジスタ２１０を有する。５ビットの整数
部は、ハーフトーン回路のメモリブロック１９０に対し
て信号X ADDR又はX Address を供給する。アキュムレー
タ１９４は全加算回路２１２とマルチプレクサ（ＭＵ
Ｘ）２１４を含む。マルチプレクサ２１４は、全加算回
路２１２への入力としてINC レジスタ２１６かレジスタ
２１８かのどちらかを選択する。レジスタ２１８は、５
ビットの整数部と１１ビットの少数部を有する値をアキ
ュムレートする。アキュムレータ１９４はさらに、全加
算回路２２０とマルチプレクサ２２４を含む。マルチプ
レクサ２２４は、全加算回路２２４への入力として、IN
C レジスタ２２６か Firstレジスタ２２８のどちらかを
選択する。

【００４４】Ｙアキュムレータ１９６のハードウェア
は、Ｘアキュムレータ１９４のものと同じである。理解
されるように、レジスタはスクリーン角度のｘ及びｙ成
分を示すので、違いはレジスタにロードされる値にあ
る。Ｙアドレスアキュムレータ１９６は、５ビットの整
数部と１１ビットの少数部とを有する値をアキュムレー
トするレジスタ２３０を有する。５ビットの整数部は、
ハーフトーン回路のメモリブロック１９０に信号 Y ADD
R 又は Y Addressを供給する。アキュムレータ１９６
は、全加算回路２３２とマルチプレクサ２３４を含む。
マルチプレクサ２３４は、全加算回路２３２への入力と
してINC レジスタ２３６かレジスタ２３８のどちらかを
選択する。レジスタ２３８は、５ビットの整数部と１１
ビットの少数部を有する値をアキュムレートする。アキ
ュムレータ１９６はさらに、全加算回路２４０とマルチ
プレクサ２４２を含む。マルチプレクサ２４２は、全加
算回路２４０への入力として、INC レジスタ２４４か F
irstレジスタ２４６のどちらかを選択する。

【００４５】動作上、Ｘアキュムレータ１９４において
３つ、そしてＹアキュムレータ１９６において３つの、
予めロードされなければならない６つのレジスタがあ
る。レジスタにおける値は、ページを印刷する前に利用
可能であると共に計算されなければならない。以下は、
それらそれぞれのレジスタに対する変数の割当である：
XFastStepINCは INCレジスタ２１６にロードされる；XS
lowBoLINC は INCレジスタ２２６にロードされる；XSlo
wBoLFIRST は Firstレジスタ２２８にロードされる；YF
astStepINCは INCレジスタ２３６にロードされる；YSlo
wBoLINC は INCレジスタ２４４にロードされる；YSlowB
oLFIRST は Firstレジスタ２４６にロードされる。

【００４６】図２９では、矢印２５０は、XFastStepINC
及びYFastStepINC両ベクトルを示す。同様に、矢印２５
２はXSlowBoLINC 及び YSlowBoLINC両ベクトルを示す。
矢印２５４は、０より大きいチャネル（ch）、この場合
にはチャネル１に対するXSlowBoLFIRST 及び YSlowBoLF
IRST両ベクトルを示す。矢印２５６は、矢印２５０を大
きさｎだけ延長したものを示し、ここでｎは１つのメモ
リアクセス上で取り出される値の数である。図２８に示
されるように１６ビットレジスタの場合には、（６進：
heximal ）少数点の上の５ビットは、小数点以下に１１
ビットを少数部として有するということに留意する。

【００４７】動作上、レジスタ２１６、２２６、２２
８、２３６、２４４及び２４６は予めロードされる。ペ
ージ印刷の開始時に、First レジスタ２２８に格納され
た値は、ＭＵＸ２２４を介する全加算回路２２０への入
力となる。同様に、First レジスタ２４６に格納された
値は、ＭＵＸ２４２を介する全加算回路２４０への入力
となる。ページが一旦開始すると、ＭＵＸ２２４は、全
加算回路２２０への入力が INCレジスタ２２６に格納さ
れる増分値であるようにスイッチする。同様に、ＭＵＸ
２４２は、 INCレジスタ２４４にスイッチする。レジス
タ２１８は、SOS（走査開始）CLK 信号毎に INCレジス
タ２２６からの値を増分される。レジスタ２３８もま
た、SOS CLK 信号毎に INCレジスタ２４４における値を
増分される。このようにして、ハーフトーンスクリーン
内の走査線に対する開始ポジションは、印刷が進行する
につれて計算される。

【００４８】各走査の開始時に、レジスタ２１８の値
は、ＭＵＸ２１４を介する加算回路２１２への入力とな
り、またレジスタ２３８における値はＭＵＸ２３４を介
する加算回路２３２への入力となる。ＭＵＸ２１４は次
に、 INCレジスタ２１６を加算回路２１２に接続するよ
うにスイッチし、またＭＵＸ２３４は INCレジスタ２３
６を加算回路２３２に接続するようにスイッチする。レ
ジスタ２１０は次いで、SYS CLK （システムクロック）
毎に INCレジスタ２１６からの値を増分される。レジス
タ２３０もまた、SYS CLK 毎に INCレジスタ２３６にお
ける値を増分される。この例の値を用いて定義すると、
SYS CLK は約０．００５３mm（1/4800インチ）毎に発生
する。このようにして、ハーフトーンスクリーン内のス
ポットの増分ポジションは、印刷が進行するにつれて計
算される。これらの値は次に、メモリのフェッチオペレ
ーションに対するメモリアドレスとして使用される。

【００４９】図２７のメモリ１９０に記憶されるインフ
ォメーションも、ページ印刷の前に予め計算されなけれ
ばならない。一般に、メモリへの各々の規定された強度
１９７の入力に対して、それに対応したハーフトーンド
ットが規定され、且つ平面２０６又は２０７等のメモリ
の平面に格納されなければならない。ハーフトーンドッ
トの形状及びサイズがメモリアレイのサイズに対して一
旦規定されると、各ドットはスケーリングされる必要が
なく、従って各ドットは、主走査方向ではSYSCLK 数と
して規定され、また低速走査方向ではレベル数として規
定される。最終的に、各ハーフトーンドットは、ハーフ
トーンドットを規定する各メモリロケーションが、レー
ザダイオードにより書かれる信号の強度に対応する値を
割り当てられるようにして、レンダリングされなければ
ならない。

【００５０】ハーフトーンルックアップテーブルに対す
る値を計算するために、いくつかのパラメータが規定さ
れなければならない。これらのパラメータは、主走査方
向及び低速走査方向の両方向におけるスクリーン角度及
びスクリーン周波数、主走査方向におけるモジュラス及
びアドレス可能度、低速走査方向における１走査当りの
レベル数、１インチ当りのファセット数、及び１ファセ
ット当りの走査数（Ｑ）である。

【００５１】図３０〜図３３では、複数のハーフトーン
ドットの例を有するハーフトーンドット平面を示す。前
述のように、ハーフトーンメモリに対して値を決定する
第１のステップは、２５６個のハーフトーンドットの各
々を成長又は規定することである。ドットは、ＴＲＣ
（トーン再生曲線）とドットの形状を考慮するアルゴリ
ズムを用いて成長されることが可能である。図３０〜図
３３は、このようなドットの４つの例を示す。ハーフト
ーンドットは多くの方法で成長し且つ多くの形状を有す
ることができるということが、理解される。

【００５２】まず図３０を参照すると、ハーフトーンド
ット平面２６０は、ハーフトーンドット２６１を規定す
る３２×３２ビットアドレス空間を示す。図に見るよう
に、ハーフトーンドット２６１は略円形であると共に、
ある濃度を示す。濃度が増すにつれて、ハーフトーンド
ットは図３１に見るように成長する。図３１は、対応す
るドット２６３を有するハーフトーンドット平面２６２
を示す。図３０と図３１の間には、ハーフトーンドット
の多くのレベルと多くのサイズがあるということが理解
されるべきである。ダイアモンド領域２６４も示され
る。ハーフトーンドットが成長する時に、ハーフトーン
ドットはダイアモンド領域２６４の境界に当たるまで円
形を保つ。次いで、ドットはダイアモンド領域一杯まで
放射状に成長し、そしてついに図３２で示されるように
ダイアモンド領域全体が満たされるようになる。図３２
は対応するドット２６７を有するドット平面２６６を示
す。ドット２６７はハーフトーンセルの５０％をブラッ
クとしてレンダリングしようとする試みを示すので、ド
ット２６７は、１２８に近い濃度レベルを示すことがで
きる。しかしながらプリンタのＴＲＣを考えると、この
５０％の被覆度は、強度レベル１２８と正確には一致し
得ない。図３３は、前と同じく放射状にダイアモンド領
域２６４の外部まで成長したドット２６９を有するハー
フトーンドットプレーン２６８を示す。しかしながら、
放射状に成長したものでないものの中心（複数）が、ド
ットセル２６８の角にある。セル２６８の角にある白い
半円形空間は、他のセルと一緒になってサイズの小さい
丸いスポットを形成する。想像することができるよう
に、ハーフトーンドットは、ドット平面が濃度レベル２
５５（図示せず）で完全に満たされるまで成長し続け
る。

【００５３】ハーフトーンメモリに対する値を決定する
次のステップは、成長したハーフトーンドットを、主走
査方向における SYS CLKと低速走査方向における強度レ
ベルとからなるプリンタ規定空間へスケーリングするこ
とである。主走査方向における距離の成分は、メモリロ
ケーション毎にSYS CLK の数を乗算される。同様に、低
速走査方向における距離の成分は、レベルにおいて距離
を生じるように、メモリロケーション毎にレベル数を乗
算される。最終的に、２６５個のハーフトーンドット平
面の各々における各エッジは、メモリロケーションに対
して強度値を割り当てることにより与えられる必要があ
る。

【００５４】図３４に関しては、可変モジュラスアドレ
スアキュムレータ２７０のブロック図が示される。アド
レスアキュムレータ２７０は、Ｘアドレスアキュムレー
タ１９４とＹアドレスアキュムレータ１９６（図２７及
び図２８）のどちらか一方又は両方の代わりに使用され
ることが可能である。アドレスアキュムレータ２７０を
使用することにより、より小さいメモリブロック又は異
なるサイズのハーフトーンセルを使用する機会が提供さ
れる。

【００５５】可変モジュラスアドレスアキュムレータ２
７０は、５ビット整数値 Addressライン２７４を提供す
るレジスタ２７２を含み、レジスタ２７２はハーフトー
ン回路のメモリブロックをアドレス指定することにおい
て使用される。 Addressライン２７４は、 X Addressラ
イン又は Y Addressラインの代わりに使用されることが
できる。アドレスアキュムレータ２７０はまた、ＭＵＸ
２７６、スタートブロック２７８、ＭＵＸ２８０、全加
算回路２８２、INC レジスタ２８４、及び減算回路２８
６を含む。

【００５６】スタートブロック２７８における構成要素
は、図２８で述べられた構成要素と同じであると共にそ
れと同じようにオペレートされる。詳細には、レジスタ
２９２はレジスタ２１８及び２３８に等しい。全加算回
路２９４は、加算回路２２０及び２４０に等しい。同様
に、ＭＵＸ２９６はＭＵＸ２２４及びＭＵＸ２４２と同
じであり、INC レジスタ２９８は INCレジスタ２２６及
びINC レジスタ２４４に等しい。 INCレジスタ２９８は
SlowBoLINC値をロードされ、ｘアドレスとして使用され
ている場合にはXSlowBoLINC 値を、そしてｙアドレスと
して使用されている場合にはYSlowBoLINC 値をロードさ
れる。最終的に Firstレジスタ２９９は、 Firstレジス
タ２２８及び Firstレジスタ２４６と同じであると共
に、XSlowBoLFIRST 値及びYSlowBoLFIRST 値をロードさ
れる。アドレスアキュムレータ２７０の他の構成要素を
アドレスアキュムレータ１９４及び１９６と比較する
と、レジスタ２７２はレジスタ２１０及びレジスタ２３
０と同じである。ＭＵＸ２７６は、ＭＵＸ２１４及びＭ
ＵＸ２３４と等しい。そして、加算回路２８２は加算回
路２１２及び加算回路２３２と同じである。

【００５７】アドレスアキュムレータ２７０の可変モジ
ュラスオペレーションに戻ると、望ましいモジュラス数
は減算回路２８６に供給される。 INCレジスタ２８４は
FastStepINC値を予めロードされる。加算回路２８２及
びレジスタ２７２が FastStepINC値の増分値をアキュム
レートする時に、減算回路２８６は、アキュムレートさ
れる値を評価して、その値がモジュラスライン２８８の
値よりも大きいかどうかを決定する。アキュムレート値
がモジュラス値より大きい場合には、減算回路２８６の
実行線２９０が、減算回路中の値をレジスタ２７２にロ
ードさせるようにＭＵＸ２８０をスイッチする。このス
イッチングは実質上、レジスタ２７２中のモジュラス値
を減算して５整数アドレスビットをクリアし、それはロ
ールオーバーに相当する。レジスタ２７２における値は
次に、再びアキュムレートし始めることができる。従っ
て Addressライン２７４上の値は、モジュラス値より決
して大きくはならないと共に、ハーフトーンメモリは、
セットされたモジュラスにおけるアドレスである。

【００５８】ハーフトーンドットの変換の目的は、レン
ダリングされるハーフトーンドットを介してハーフトー
ン画像にデータを埋め込む手段を提供することである。
ハーフトーンドットの回転を、図３５〜図４１に関して
以下に述べる。非回転対称のハーフトーンドットに対し
て印刷中に回転の様々な角度を適用することにより、多
様な形態の符号化データがハーフトーン構造の中に埋め
込まれることができる。さらに、このように変換を適用
することにより、スクリーン周波数、スクリーン角度、
又はハーフトーンドット濃度に影響を与えることなくハ
ーフトーンドットが回転される。

【００５９】図３５は、横方向の実数軸Ｒｅ及び垂直方
向の虚数軸Ｉｍと、角度θ₀に対すると共に半径ベクト
ルｒ₀を有する点ａ＋ｉｂと、を有する複素平面を示
す。図から、ａ＝ｒ₀・ cosθ₀、ｂ＝ｒ₀・ sinθ₀
である。点がユニットサークル上にあるようにｒ₀＝１
とすると、ａ＝ cosθ₀、及びｂ＝ sinθ₀である。

【００６０】半径ｒを有し且つ角度θに対する点ｘ＋ｉ
ｙを複素平面におけるあらゆる第２の点とする。目的
は、起点の回りで点ｘ＋ｉｙを角度θ₀だけ回転させた
後の点ｘ’＋ｉｙ’を見い出すことである。これは点ｘ
＋ｉｙが、

【００６１】

【外１】

【００６２】により表され得ると見ることにより実行さ
れ、またａ＋ｉｂは、

【００６３】

【外２】

【００６４】により表されることができ、その結果回転
後の点は、

【００６５】

【外３】により表される。

【００６６】よって、

【００６７】

【数１】である。

【００６８】よってｘ’＝ａｘ−ｂｙ、ｙ’＝ａｙ＋ｂ
ｘであり、新たな点は計θ＋θ₀回転されることとなる
と共に、前と同じ半径ｒを有することとなる。従って、
この変換を実行するためのハードウェアの目的は、ｘ’
＝ａｘ−ｂｙという式を実行することにより、変換後の
ｘアドレス（ｘ’）をメモリの中に提供することであ
る。同様に、ハードウェアはまた、ｙ’＝ａｙ＋ｂｘと
いう式を実行することにより、変換後のｙアドレス
（ｙ’）をメモリの中に提供する。

【００６９】図３６は、メモリ１９０中に格納される楕
円形のハーフトーンドットを回転するのに必要な一例の
付加的アドレッシング回路又はハードウェアのブロック
図を示す。メモリ１９０は、ドット生成回路７２（図２
及び図３）と同じであると共に、図３６で示される残り
の全ての構成要素は、ハーフトーン回路７０のスクリー
ン生成回路７４（図２及び図３）の別の実施例を構成す
るということを留意する。

【００７０】概して、第１のオペレーションは、ｘ及び
ｙ入力値からオフセット定数を減算することにより、回
転の中心を起点３０１から、起点から所定の位置にある
ハーフトーンドットの中心へと変換する。ｙオフセット
座標はレジスタ３０２に格納され、ｘオフセット座標は
レジスタ３０４に格納される。乗算回路及び加算回路は
次に、上記計算のように、ｘ座標に対する変換後の出力
（ａｘ−ｂｙ）とｙ座標に対する変換後の出力（ａｙ＋
ｂｘ）を提供するように構成される。最終的に、座標
は、最初に減算された同じ定数を加算することにより、
起点に変換し直される。ハーフトーンドットの中心の回
りでシフトすることを示したが、回転の中心点は、ハー
フトーンドットの中心である必要はないことを理解する
ことができる。

【００７１】この例を単純化する目的で、レジスタ３０
２及び３０４における値を０に等しいと仮定する。（こ
の明細書で、０でない値についても説明する。）ｙ’を
処理する場合、レジスタ３０２における値が減算回路３
０６により変数ｙ（これはｙアドレスアキュムレータ１
９６中にある）から減算される。レジスタ３０２におけ
る値はこの例では０であるので、減算の結果得られる値
は単純にｙである。この値ｙは次に、乗算回路３０８に
おける値ａを乗算され、その結果ａｙという値が得られ
る。

【００７２】式のｂｘ成分を計算する場合、減算回路３
１０によりレジスタ３０４中の値が変数ｘ（これはＸア
ドレスアキュムレータ１９４内にある）から減算され
る。レジスタ３０４における値はこの例では０であるの
で、減算の結果得られる値は単純にｘである。変数ｘは
次に、乗算回路３１２において変数ｂを乗算され、その
結果ｂｘが得られる。加算回路３１４は次に、ａｙとｂ
ｘを加算し、それによりａｙ＋ｂｘが得られる。次に加
算回路３１６は、レジスタ３０２に記憶される値をａｙ
＋ｂｙの式に再び加算する。レジスタ３０２における値
は０であるので、加算回路３１６の出力は、変換後のｙ
アドレス即ちｙ’に等しいａｙ＋ｂｘである。

【００７３】ｘ’を処理する場合、前述と同じく減算回
路３１０により、レジスタ３０４中の値が変数ｘから減
算される。この減算の結果得られる値即ちｘは、乗算回
路３１８において変数ａを乗算され、ａｘという値が得
られる。減算回路３２２は次いで、乗算回路３２０の出
力を、乗算回路３１８の出力から減算し、ａｘ−ｂｙと
いう値が得られる。加算回路３２４は、レジスタ３０４
中に記憶された値を再びａｘ−ｂｙという式に加算す
る。レジスタ３０４における値は０であるので、加算回
路３２４の出力はａｘ−ｂｙであり、これは変換後のｘ
アドレスｘ’に等しい。

【００７４】レジスタ３０２及びレジスタ３０４が０を
含む場合、回転は起点３０１の回りで行われる。これら
のレジスタが０でない値を含む場合、レジスタは回転の
中心の位置を変換するように作用する。ハーフトーンド
ットをその中心の回りで回転するために、レジスタ３０
２及び３０４は、ハーフトーンドットの中心の座標を含
むと共に、上記式と同じ式に数値を与える。従って、
ａ、ｂ、ｘ、及びｙという値を与えられれば、ハーフト
ーンドットは、上述の回転アドレッシング回路を用い
て、メモリから読み出されながら回転される。

【００７５】図３７は、ハーフトーンドット３００を回
転し、その後新たなロケーションにドットの中心をシフ
トするのに必要なアドッシング回路又はハードウェアを
示す。実質上、ハーフトーンドットの中心は、それがメ
モリ中に格納される場合、起点から或る所定の位置にあ
る。ドットが一旦回転されると、アドレッシング回路の
一部である追加的シフト回路を用いて、ドットはその所
定の位置からシフトされることができる。図示されるよ
うに、レジスタ３３２及び３３４は、ハーフトーンドッ
トが回転された後ハーフトーンドットのロケーションを
シフトすることにおいて使用されるように加えられた。
オフセット値がレジスタ３０２及び３０４に置かれて、
ドットの中心に回転の中心をシフトすることができる。
レジスタ３３２及び３３４中に格納されるシフト値は、
メモリ１９０をアクセスする直前に、回転されるドット
の中心を新たなロケーションにシフトするように使用さ
れることができる。ドットの中心位置をシフトすること
に関する１つの利点は、モアレ等の画像の歪みをなくす
ことである。レジスタ３３２及び３３４に対するランダ
ムな再配置オフセット値を生成するために白色ノイズを
用いて、ハーフトーンの配置及びグレー量子化のラウン
ドオフによりもたらされる体系的なエラーの影響を覆い
隠すことを助長することが可能である。理解されるよう
に、ハーフトーンドットの位置をシフトすることには、
円形又は対称的なドット、そしてさらには非回転対称の
ドットが用いられることができる。

【００７６】図３８〜図４１は、ドット平面３４０にお
ける楕円形のドット３４２の例としての種々の回転及び
配置を示す。図３８は、ドット平面３４０の中心に中心
を置く典型的な楕円形ドット３４２の例である。図３９
は、その中心の回りで回転されたドット３４２を示す。
図４０は、ドット平面３４０の中心からシフトされた、
回転されていない楕円形ドット４１を示す。そして最後
に図４１は、ドット平面３４０の中心からシフトされ
た、回転された楕円形ドット３４２を示す。

【００７７】

【発明の効果】以上説明したように、本発明によれば、
記録媒体上にハーフトーン画像データをレンダリングす
る超鮮明印刷システムが提供される。

【図面の簡単な説明】

【図１】本発明を実行する設備を備えたゼログラフィッ
クプリンタの単純化された概略図である。

【図２】本発明による単一チャネル型超鮮明画像形成サ
ブシステムのブロック図である。

【図３】本発明による２チャネル型超鮮明画像形成サブ
システムの図である。

【図４】図２及び図３で示されるＦＩＦＯ及び位相／解
像度コントロール回路に含まれる構成要素を示すブロッ
ク図である。

【図５】図３で示されるグレーインタレースフォーマッ
タに含まれる構成要素を示すブロック図である。

【図６】図２及び図３で示されるリサンプリング補間回
路及び位相／解像度コントロール回路に含まれる構成要
素を示すブロック図である。

【図７】図６で示されるＹ補間回路、Ｘ補間回路、及び
スロープ補間回路に含まれる構成要素を示すブロック図
である。

【図８】２次元におけるスロープしきい値処理の概念を
示す図である。

【図９】スロープしきい値回路の構成要素を示すブロッ
ク図である。

【図１０】ハーフトーンドットの完全な形成を示す概略
図である。

【図１１】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図１２】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図１３】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図１４】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図１５】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図１６】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図１７】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図１８】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図１９】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図２０】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図２１】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図２２】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図２３】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図２４】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図２５】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図２６】ハーフトーンドットの形成における１ステッ
プを示す概略図である。

【図２７】ハーフトーン回路のブロック図である。

【図２８】図２７のハーフトーン回路のＸ及びＹアキュ
ムレータのブロック図である。

【図２９】図２８のＸ及びＹアキュムレータにロードさ
れる値をグラフで示す図である。

【図３０】ハーフトーンドットのグラフ図である。

【図３１】ハーフトーンドットのグラフ図である。

【図３２】ハーフトーンドットのグラフ図である。

【図３３】ハーフトーンドットのグラフ図である。

【図３４】ハーフトーンメモリブロックをアドレス指定
するのに使用される可変モジュラスアキュムレータのブ
ロック図である。

【図３５】ハーフトーンドットの回転とそれに関連する
演算とを示すグラフ図である。

【図３６】本発明によるハーフトーン回路の変更実施例
を示すブロック図である。

【図３７】本発明によるハーフトーン回路の別の変更実
施例を示すブロック図である。

【図３８】起点に中心を有する、回転していない楕円形
のハーフトーンドットのグラフ図である。

【図３９】起点に中心を有する、回転された楕円形のハ
ーフトーンドットのグラフ図である。

【図４０】起点からオフセットされた所にその中心を有
する、回転していない楕円形のハーフトーンドットのグ
ラフ図である。

【図４１】起点からオフセットされた所にその中心を有
する、回転された楕円形のハーフトーンドットのグラフ
図である。

【符号の説明】

１１ゼログラフィックプリントエンジン１４受光体１５レーザダイオード２３データソース２８強度変調器５０プリンタ５１画像生成回路５２グレースケール画像生成回路５４バイナリー画像生成回路５６グレースケール変換回路５８ＦＩＦＯ６０リサンプリング補間回路６２セグメンテーション回路６６位相／解像度コントロール回路６８しきい値回路７０ハーフトーン回路７２ドット生成回路７４スクリーン生成回路７６Ｄ／Ａ変換回路７８直線性・位置合わせコントロール回路１９０メモリブロック１９４Ｘアドレスアキュムレータ１９６Ｙアドレスアキュムレータ

Claims

【特許請求の範囲】

【請求項１】記録媒体上にハーフトーン画像データを
レンダリングする超鮮明印刷システムであって、グレースケール入力画像データを供給するデータソース
と、前記グレースケール入力画像データを前記データソース
から受け取ると共に、前記グレースケール入力画像デー
タをマルチビット値の出力データに変換するハーフトー
ン処理回路であり、該ハーフトーン処理回路が、前記マ
ルチビット値の出力データを提供するルックアップテー
ブルを含み、前記マルチビット値の出力データがハーフ
トーンドットを規定し、該ハーフトーンドットが、前記
グレースケール入力画像データに対応する最低濃度値か
ら最高濃度値までの連続体として前記ルックアップテー
ブルに配置される、ハーフトーン処理回路と、メモリ中に格納されるスクリーンを規定する第１のアド
レスライン集合と第２のアドレスライン集合を提供する
アドレッシング回路であり、前記第１のアドレスライン
集合と前記第２のアドレスライン集合が、望ましいスク
リーン角度により規定されるｘアドレス値とｙアドレス
値を提供し、前記アドレッシング回路が回転回路を含
み、前記回転回路が、前記ハーフトーンドットが前記ル
ックアップテーブルから読み出されている間に前記ｘア
ドレス値及び前記ｙアドレス値を変更することにより前
記ハーフトーンドットを回転し、そしてそれが回転され
たハーフトーンドットとなる、アドレッシング回路と、前記ハーフトーン処理回路から前記マルチビット値の出
力データを受け取ると共に、前記記録媒体に前記マルチ
ビット値の出力データを書き込む書込みデバイスにより
直接的に使用されることのできる形態に、前記マルチビ
ット値の出力データを変換する変調デバイスと、を含む超鮮明印刷システム。